JP2006099209A - スレーブ回路の動作周波数が変化するシステム - Google Patents

Abstract

【課題】 スレーブ回路の動作周波数が変化するシステムにおいて、簡易な構成で、マスター回路がスレーブ回路とデータを交換することができるようにする技術を提供する。
【解決手段】 このシステム１は、可変の動作周波数ｆａで動作するスレーブ回路３０，４０と、基準周波数ｆ０で動作するマスター回路２２と、基準クロック信号Ｓｆ０を生成してマスター回路に供給し、ローカルクロック信号Ｓｆａを生成してスレーブ回路３０，４０に供給するクロック信号生成部１０と、を備える。クロック信号生成部１０は、マスター回路２２からの指示に応じて動作周波数ｆａを変えてローカルクロック信号Ｓｆａを生成する。また、クロック信号生成部１０は、動作周波数ｆａの情報を含むスレーブ動作信号ｒｅｑｅｎ１，ａｃｋｅｎ１を生成して、マスター回路２２に供給する。マスター回路２２は、スレーブ動作信号に従って、スレーブ回路とデータの受け渡しを行う。
【選択図】 図１

Description

この発明は、スレーブ回路の動作周波数が変化するシステムにおいて、マスター回路がスレーブ回路とデータを交換する技術に関する。

従来より、スレーブ回路の動作周波数が変化するシステムが存在する。特許文献１においては、各スレーブの動作周波数とシステムクロックとの間の調整を行うブリッジブロック回路を、スレーブ（ＩＰ）に設けることによって、マスター回路がスレーブ回路とデータを交換することを可能としている。

特開２００２−１４９１４号公報

しかし、特許文献１の技術においては、複数のスレーブのそれぞれに周波数を調整するための回路（ブリッジブロック回路）を設ける必要があり、回路構成が複雑となる。

本発明は、上記の課題の少なくとも一部を取り扱うためになされたものであり、スレーブ回路の動作周波数が変化するシステムにおいて、簡易な構成で、マスター回路がスレーブ回路とデータを交換することができるようにする技術を提供することを目的とする。

上記目的を達成するために、本発明は、スレーブ回路の動作周波数が変化するシステムにおいて、以下のような処理を行う。このシステムは、可変の動作周波数で動作するスレーブ回路と、基準周波数ｆ０で動作しスレーブ回路とデータの受け渡しを行うマスター回路と、基準周波数ｆ０の基準クロック信号を生成してマスター回路に供給し、動作周波数のローカルクロック信号を生成してスレーブ回路に供給するクロック信号生成部と、を備える。そのようなシステムにおいて、クロック信号生成部は、マスター回路からの指示に応じて動作周波数を変えてローカルクロック信号を生成する。また、クロック信号生成部は、動作周波数の情報を含むスレーブ動作信号を生成して、マスター回路に供給する。一方、マスター回路は、スレーブ動作信号に従って、スレーブ回路とデータの受け渡しのタイミングを調整する。

このような態様とすれば、マスター回路は、スレーブ回路の動作周波数を考慮した適切なタイミングでスレーブ回路とデータを交換することができる。そして、各スレーブ回路にタイミング調整のための回路を設ける必要がないため、システムの構成を簡易なものとすることができる。

なお、スレーブ動作信号は、マスター回路がスレーブ回路に対してデータの送受信を行うことができるタイミングを表した信号とすることができる。

また、スレーブ動作信号は、周波数が動作周波数に等しい信号を含むことが好ましい。このような態様とすれば、マスター回路は、スレーブ動作信号の周波数と等しいスレーブ回路の動作周波数に合わせたタイミングで、スレーブ回路とデータを交換することができる。

なお、スレーブ動作信号は、マスター回路がスレーブ回路に対してデータの送受信を行うことができる許可期間として、ローカルクロック信号の波長の１／２以下の期間を各周期に有することが好ましい。そして、ローカルクロック信号の１周期の開始のタイミングが許可期間内となる位相を有する信号を含むことが好ましい。このような態様とすれば、マスター回路は、スレーブ回路の動作のタイミングに合わせて、スレーブ回路に対してデータの送受信をすることができる。

なお、クロック信号生成部は、動作周波数がｆ０／ｎであるローカルクロック信号（ｎは正の整数）を生成し、マスター回路からの指示に応じてｎの値を変えてローカルクロック信号を生成する態様とすることができる。このような態様とすれば、簡易に各スレーブ回路の動作周波数を下げることができる。

なお、本発明は、以下のような態様とすることもできる。すなわち、マスター回路は、スレーブ回路にデータの受け渡しを要求するリクエスト信号をスレーブ回路に送信する。スレーブ回路は、リクエスト信号を受け取って、リクエスト信号の受信を表すアクノリッジ信号をマスター回路に送信する。また、スレーブ動作信号は、マスター回路がリクエスト信号を送信することができるタイミングを表すリクエスト許可信号と、マスター回路がアクノリッジ信号を確認することができるタイミングを表すアクノリッジ許可信号と、を含む。そのような態様において、マスター回路は、リクエスト許可信号に従って、スレーブ回路にリクエスト信号を送信する。また、マスター回路は、アクノリッジ許可信号に従ってアクノリッジ信号を確認した後、スレーブ回路のデータを読み出し、またはスレーブ回路にデータを書き込む。

このような態様とすれば、マスター回路は、リクエスト許可信号とアクノリッジ許可信号とにしたがって、適切なタイミングでスレーブ回路とデータを受け渡しすることができる。

なお、本発明は、さらに、以下のような態様とすることもできる。この態様のシステムは、それぞれ独立な動作周波数で動作する複数のスレーブ回路を有する。そして、 クロック信号生成部は、マスター回路からの指示に応じて、それぞれ独立な動作周波数を有するローカルクロック信号を生成して各スレーブ回路に供給する。また、クロック信号生成部は、マスター回路からの指示に応じて、各動作周波数をそれぞれ独立に変えて各ローカルクロック信号を生成する。さらに、クロック信号生成部は、各スレーブ回路にそれぞれ対応する複数のリクエスト許可信号と、各スレーブ回路にそれぞれ対応する複数のアクノリッジ許可信号と、を生成して、マスター回路に供給する。

一方、マスター回路は、各スレーブ回路に対応するリクエスト許可信号に基づいて、各スレーブ回路にリクエスト信号を送信する。各スレーブ回路は、リクエスト信号を受け取って、アクノリッジ信号をマスター回路に送信する。そして、マスター回路は、各スレーブ回路に対応するアクノリッジ許可信号に基づいてアクノリッジ信号を確認した後、各スレーブ回路のデータを読み出し、または各スレーブ回路にデータを書き込む。このような態様とすれば、それぞれ独人動作周波数で動作するスレーブ回路に対して、マスター回路は、適切なタイミングでデータを送受信することができる。

なお、本発明は、種々の形態で実現することが可能であり、例えば、信号またはデータの送受信方法、信号またはデータの送受信の管理方法、ならびに、それらの方法を実現するための装置や、システム等の形態で実現することができる。

次に、本発明の実施の形態を実施例に基づいて以下の順序で説明する。
Ａ．発明の概要：
Ｂ．実施例：
Ｂ１．システムの構成：
Ｂ２．ローカルクロックがシステムクロックの１／２であるときの動作：
Ｂ３．ローカルクロックがシステムクロックの１／４であるときの動作：
Ｂ４．他のスレーブ回路：
Ｃ．変形例

Ａ．発明の概要：
図１のシステム１において、クロックジェネレータ１０が、ＣＰＵ２０にシステムクロック信号Ｓｆ０を供給し、ＤＭＡコントローラ３０、タイマ４０などのスレーブ回路に、ローカルクロック信号Ｓｆａ，Ｓｆｂを供給する。各スレーブ回路３０，４０に供給されるローカルクロック信号の周波数ｆａ，ｆｂは、それぞれシステムクロックｆ０の１／２や、１／４、１／８等の値である。各スレーブ回路３０，４０は、それぞれ供給されるローカルクロック信号の周波数に従って、独自の動作周波数ｆａ，ｆｂで動作する。各スレーブ回路３０，４０に供給されるローカルクロック信号の周波数ｆａ，ｆｂは、さらに、マスター回路であるバスコントロールユニット（ＢＣＵ）２２の指示により、ｆ０の１／２からｆ０の１／４へ変動したり、ｆ０の１／４からｆ０の１／８へ変動したりする。

ＢＣＵ２２は、各スレーブ回路３０，４０に供給されているローカルクロック信号の周波数ｆａ，ｆｂに対応したリクエストイネーブル信号ｒｅｑｅｎ１，ｒｅｑｅｎ２、アクノリッジイネーブル信号ａｃｋｅｎ１，ａｃｋｅｎ２をクロックジェネレータ１０タから受け取っている。ＢＣＵ２２は、それらの信号に応じて、スレーブ回路３０，４０にデータ要求信号ｒｅｑ１，ｒｅｑ２を送信し、スレーブ回路３０，４０からアクノリッジ信号ａｃｋ１，ａｃｋ２を受け取って確認し、スレーブ回路３０，４０に対するデータの読み出しや書き込みを行う。このようにすることで、状況に応じて変動する独自の動作周波数ｆａ，ｆｂで動作している各スレーブ回路３０，４０に対して、マスター回路であるＢＣＵ２２は、適切なタイミングでデータの受け渡しを行うことができる。そして、独自の動作周波数ｆａ，ｆｂで動作する各スレーブ回路３０，４０に、マスター回路２２とのデータ受け渡しのためにクロックを調整するブリッジブロックを設ける必要がない。

Ｂ．実施例：
Ｂ１．システムの構成：
図１は、実施例のシステム１を示すブロック図である。システム１は、システム１を構成する各回路の動作周波数を規定するクロック信号を生成するクロックジェネレータ１０と、システム１を構成する各回路を制御するＣＰＵ２０と、ＣＰＵ２０を介さずに行われる入出力装置とメモリ間のデータをやりとりを制御するＤＭＡ（Direct Memory Access）コントローラ３０と、システム１を構成する各回路に時間のデータを提供するタイマ４０と、を備えている。なお、図１においては、システム１が備える他の回路については、図示を省略している。また、以下の説明では、図１に示されていない回路の動作に関する信号の送受信については、言及しない。

ＣＰＵ２０は、クロックジェネレータ１０からシステムクロック信号Ｓｆ０を受け取って、システムクロック信号Ｓｆ０の周波数ｆ０で動作する。ＣＰＵ２０は、バスコントロールユニット（ＢＣＵ）２２を備えており、このＢＣＵ２２を介して、ＤＭＡコントローラ３０、タイマ４０とデータの受け渡しを行う。ＢＣＵ２２と、ＤＭＡコントローラ３０、タイマ４０は、バス１００でつながれており、互いにバス１００を介してデータの受け渡しが行われる。なお、本明細書においては、コマンドなどの信号の送信および受信を含めて「データの受け渡し」と表現することがある。

ＢＣＵ２２は、たとえば、ＤＭＡコントローラ３０にデータの読み出しを要求するリクエスト信号ｒｅｑ１を送信する。そして、リクエスト信号ｒｅｑ１を受け取ったＤＭＡコントローラ３０は、アクノリッジ信号ａｃｋ１をＢＣＵ２２に送信する。アクノリッジ信号ａｃｋ１の受信を確認したＢＣＵ２２は、ＤＭＡコントローラ３０からデータを読み出し、または、ＤＭＡコントローラ３０にデータを送信する。実施例においては、ＢＣＵ２２がマスター回路であり、ＤＭＡコントローラ３０とタイマ４０がスレーブ回路である。

なお、本明細書においては、ある回路が相手の回路に送信している信号をＬｏｗ（非アクティブ）からＨｉｇｈ（アクティブ）に変えること、または、その信号を、ＯＦＦを表している状態からＯＮを表している状態に変えることを「信号を送信する」と表記することがある。そして、ある回路が相手から受け取っている信号がＨｉｇｈであること、またはその信号がＯＮを表している状態にあることを確認することを「信号を受信する」と表記することがある。

ＤＭＡコントローラ３０は、クロックジェネレータ１０からローカルクロック信号Ｓｆａを受け取って、ローカルクロック信号Ｓｆａの周波数ｆａで動作する。タイマは、クロックジェネレータ１０からローカルクロック信号Ｓｆｂを受け取って、ローカルクロック信号Ｓｆｂの周波数ｆｂで動作する。

クロックジェネレータ１０は、ＢＣＵ２２からの指示に応じて、周波数ｆａ、ｆｂを変えてローカルクロック信号Ｓｆａ，Ｓｆｂを生成する。具体的には、周波数ｆａ、ｆｂは、以下の式を満たす。

ｆａ＝ｆ０／ｎａ ・・・ （１）
ｆｂ＝ｆ０／ｎｂ ・・・ （２）

ここで、ｎａ，ｎｂは、２以上の整数である。クロックジェネレータ１０は、ＢＣＵ２２からの指示に応じて、ｎａ，ｎｂの値を変えてローカルクロック信号Ｓｆａ，Ｓｆｂを生成する。ＤＭＡコントローラ３０、タイマ４０は、それぞれローカルクロック信号Ｓｆａ，Ｓｆｂに従って、変動する動作周波数ｆａ，ｆｂで動作する。

また、クロックジェネレータ１０は、システムクロック信号Ｓｆ０をＢＣＵ２２に供給している。さらに、クロックジェネレータ１０は、ＢＣＵ２２がＤＭＡコントローラ３０に対してリクエスト信号ｒｅｑ１を送信することができるタイミングを表すリクエストイネーブル信号ｒｅｑｅｎ１と、ＢＣＵ２２がタイマ４０に対してリクエスト信号ｒｅｑ２を送信することができるタイミングを表すリクエストイネーブル信号ｒｅｑｅｎ２と、を生成し、ＢＣＵ２２に供給している。また、クロックジェネレータ１０は、ＢＣＵ２２がＤＭＡコントローラ３０から受け取るアクノリッジ信号ａｃｋ１を確認することができるタイミングを表すアクノリッジイネーブル信号ａｃｋｅｎ１と、ＢＣＵ２２がタイマ４０から受け取るアクノリッジ信号ａｃｋ２を確認することができるタイミングを表すアクノリッジイネーブル信号ａｃｋｅｎ２と、を生成し、ＢＣＵ２２に供給している。

図２は、ＢＣＵ２２とＤＭＡコントローラ３０がそれぞれ送受信する信号のタイミングチャートである。以下では、システムクロックｆ０の１／２のローカルクロックｆａで動作するＤＭＡコントローラ３０と、システムクロックｆ０で動作するＢＣＵ２２と、の間の信号の受け渡しを例に、システム１の各回路の動作の概要を説明する。

バス１００（図１参照）の動作周波数は、システムクロック信号Ｓｆ０の周波数ｆ０である。ＤＭＡコントローラ３０とタイマ４０は、それぞれ変動する独自の動作周波数ｆａ，ｆｂで動作し、その動作周波数ｆａ，ｆｂに従って、バス１００に対してアクノリッジ信号ａｃｋ１，２などの信号を渡す（図２参照）。バス１００は、動作周波数ｆａやｆｂ、すなわち、ｆ０／ｎａやｆ０／ｎｂのタイミングで信号を受け取り（上記式（１）、（２））、ＢＣＵ２２にデータを渡す。

ＢＣＵ２２は、動作周波数ｆ０で動作する。よって、ＢＣＵ２２は、動作周波数ｆ０でバス１００からの信号を確認し、また、バス１００に信号を送信することができる。ただし、ＢＣＵ２２がＤＭＡコントローラ３０からのアクノリッジ信号ａｃｋ１を確認することができるのは、アクノリッジイネーブル信号ａｃｋｅｎ１がＨｉｇｈである時間区間中である（図２参照）。そして、ＢＣＵ２２がタイマ４０からのアクノリッジ信号ａｃｋ２を確認することができるのは、アクノリッジイネーブル信号ａｃｋｅｎ２がＨｉｇｈである時間区間中である。

また、ＢＣＵ２２が、ＤＭＡコントローラ３０にリクエスト信号ｒｅｑ１を送信することができるのは、リクエストイネーブル信号ｒｅｑｅｎ１がＨｉｇｈである時間区間中である。そして、ＢＣＵ２２が、タイマ４０にリクエスト信号ｒｅｑ２を送信することができるのは、リクエストイネーブル信号ｒｅｑｅｎ２がＨｉｇｈである時間区間中である。すなわち、ＢＣＵ２２のバス１００を介したスレーブ回路との信号の受け渡しは、アクノリッジ信号ａｃｋ１，２、リクエストイネーブル信号ｒｅｑｅｎ１，２によって制限される。以下で、各回路の動作について、より詳細に説明する。

Ｂ２．ローカルクロックがシステムクロックの１／２であるときの動作：
（１）信号：

図２の例では、ローカルクロック信号Ｓｆａの周波数ｆａは、ｆ０／２である。図２において破線Ｂ１，Ｂ６で示すように、ローカルクロック信号ＳｆａがＬｏｗからＨｉｇｈに変わるタイミングは、システムクロック信号Ｓｆ０がＬｏｗからＨｉｇｈに変わるタイミングと一致している。

図２において、ｒｅｑ１は、ＢＣＵ２２がＤＭＡコントローラ３０にデータの読み出しを要求するリクエスト信号である。リクエスト信号ｒｅｑ１は、ＢＣＵ２２からＤＭＡコントローラ３０に送られる（図１参照）。リクエスト信号ｒｅｑ１がＨｉｇｈであることが、ＤＭＡコントローラ３０に対してデータの受け渡しが要求されていることを意味する。

図２において、ｒｅｑｅｎ１は、ＢＣＵ２２がＤＭＡコントローラ３０にリクエスト信号ｒｅｑ１を送信することができるタイミングを表すリクエストイネーブル信号である。リクエストイネーブル信号ｒｅｑｅｎ１がＨｉｇｈである時間区間中に、ＢＣＵ２２は、ＤＭＡコントローラ３０にリクエスト信号ｒｅｑ１を送信することができる。リクエストイネーブル信号ｒｅｑｅｎ１は、クロックジェネレータ１０からＢＣＵ２２に送られる（図１参照）。

リクエストイネーブル信号ｒｅｑｅｎ１の周波数は、ＤＭＡコントローラ３０のローカルクロック周波数ｆａと同じである。また、リクエストイネーブル信号ｒｅｑｅｎ１がＨｉｇｈである時間区間は、システムクロック周波数ｆ０の１波長分である。そして、リクエストイネーブル信号ｒｅｑｅｎ１の位相は、図２において破線Ｂ１，Ｂ３，Ｂ６で示すように、リクエストイネーブル信号ｒｅｑｅｎ１がＨｉｇｈである時間区間内において、ＤＭＡコントローラ３０のローカルクロック信号ＳｆａがＬｏｗからＨｉｇｈになるような位相である。

図２において、ａｃｋ１は、ＢＣＵ２２から送られてきたリクエスト信号ｒｅｑ１をＤＭＡコントローラ３０が受信したことを示すアクノリッジ信号である。アクノリッジ信号ａｃｋ１は、ＤＭＡコントローラ３０からＢＣＵ２２に送られる（図１参照）。アクノリッジ信号ａｃｋ１がＨｉｇｈであることが、リクエスト信号ｒｅｑ１がＤＭＡコントローラ３０に受信されたことを意味する。

図２において、ａｃｋｅｎ１は、ＢＣＵ２２がＤＭＡコントローラ３０からのアクノリッジ信号ａｃｋ１を確認することができるタイミングを表すアクノリッジイネーブル信号である。アクノリッジイネーブル信号ａｃｋｅｎ１がＨｉｇｈである時間区間中に、ＢＣＵ２２は、アクノリッジ信号ａｃｋ１がＨｉｇｈであることを確認することができる。アクノリッジイネーブル信号ａｃｋｅｎ１は、クロックジェネレータ１０からＢＣＵ２２に送られる（図１参照）。

アクノリッジイネーブル信号ａｃｋｅｎ１の周波数は、ＤＭＡコントローラ３０のローカルクロック周波数ｆａと同じである。また、アクノリッジイネーブル信号ａｃｋｅｎ１がＨｉｇｈである時間区間は、システムクロック周波数ｆ０の１波長分である。そして、アクノリッジイネーブル信号ａｃｋｅｎ１の位相は、図２において破線Ｂ６で示すように、アクノリッジイネーブル信号ａｃｋｅｎ１がＨｉｇｈである時間区間内において、ＤＭＡコントローラ３０のローカルクロック信号ＳｆａがＬｏｗからＨｉｇｈになるような位相である。

より具体的には、アクノリッジイネーブル信号ａｃｋｅｎ１の位相は、ローカルクロック信号ＳｆａがＬｏｗからＨｉｇｈとなった後、すぐにアクノリッジイネーブル信号ａｃｋｅｎ１が、ＨｉｇｈからＬｏｗとなるような位相である（図２参照の破線Ｂ６参照）。たとえば、アクノリッジイネーブル信号ａｃｋｅｎ１の位相は、ローカルクロック信号ＳｆａがＬｏｗからＨｉｇｈになるタイミングが、アクノリッジイネーブル信号ａｃｋｅｎ１がＨｉｇｈである時間区間のうち、後ろから１／５よりも後のタイミングとなるような位相とすることができる。なお、アクノリッジイネーブル信号ａｃｋｅｎ１の位相は、ローカルクロック信号ＳｆａがＬｏｗからＨｉｇｈになるタイミングが、アクノリッジイネーブル信号ａｃｋｅｎ１がＨｉｇｈである時間区間のうち、後ろから１／１０よりも後のタイミングとなるような位相であることがより好ましい。

（２）システムの動作：
次に、ＢＣＵ２２とＤＭＡコントローラ３０の間の信号の受け渡しを時間を追って説明する。

まず、ＢＣＵ２２が、リクエストイネーブル信号ｒｅｑｅｎ１がＨｉｇｈである時間区間内において、システムクロック信号Ｓｆ０がＬｏｗからＨｉｇｈになるタイミングで（図２の破線Ｂ１参照）、リクエスト信号ｒｅｑ１をＨｉｇｈにする（図２の矢印Ａ１参照）。

ＤＭＡコントローラ３０は、リクエスト信号ｒｅｑ１がＨｉｇｈとなった後、最初にローカルクロック信号ＳｆａがＬｏｗからＨｉｇｈになるタイミングで（図２の破線Ｂ３参照）、リクエスト信号ｒｅｑ１がＨｉｇｈであることを確認する。そして、アクノリッジ信号ａｃｋ１をＨｉｇｈとする（図２の矢印Ａ２参照）。

前述のように、リクエストイネーブル信号ｒｅｑｅｎ１の周波数はローカルクロック信号Ｓｆａと同じｆａである。そして、リクエストイネーブル信号ｒｅｑｅｎ１の位相は、リクエストイネーブル信号ｒｅｑｅｎ１がＨｉｇｈである時間区間内においてローカルクロック信号ＳｆａがＬｏｗからＨｉｇｈになるような位相である。このため、ＢＣＵ２２は、ＤＭＡコントローラ３０がリクエスト信号ｒｅｑ１がＨｉｇｈであることを確認するまでに十分な時間的余裕が与えられるようなタイミングで（図２のＴ１参照）、リクエスト信号ｒｅｑ１をＨｉｇｈにすることができる。

より詳細に説明すると、ＢＣＵ２２は、ローカルクロック信号ＳｆａがＬｏｗからＨｉｇｈになるタイミングで（図２の破線Ｂ１参照）、リクエスト信号ｒｅｑ１をＨｉｇｈにする処理を開始する（図２の矢印Ａ１参照）。このため、リクエスト信号ｒｅｑ１は、ローカルクロック信号ＳｆａがＬｏｗからＨｉｇｈになるタイミングからわずかに遅れたタイミングで（図２の破線Ｂ２参照）、Ｈｉｇｈとなる。そして、その次に、最も早くローカルクロック信号ＳｆａがＬｏｗからＨｉｇｈになるタイミングは、図２において破線Ｂ３で示すタイミングである。このため、ＤＭＡコントローラ３０が、リクエスト信号ｒｅｑ１がＨｉｇｈであることを確認するタイミングＢ３は、リクエスト信号ｒｅｑ１がＨｉｇｈとなってからローカルクロック信号Ｓｆａの１波長に近い時間Ｔ１の後である。よって、ＤＭＡコントローラ３０は、リクエスト信号ｒｅｑ１がＬｏｗからＨｉｇｈに移行した後、十分な時間Ｔ１が経過してから、信号が安定した状態でリクエスト信号ｒｅｑ１がＨｉｇｈであることを確認することができる。

アクノリッジ信号ａｃｋ１がＨｉｇｈとなった後、ＢＣＵ２２は、アクノリッジイネーブル信号ａｃｋｅｎ１がＨｉｇｈである時間区間中に、最初にシステムクロック信号Ｓｆ０がＬｏｗからＨｉｇｈになるタイミングで（図２の破線Ｂ６参照）、アクノリッジ信号ａｃｋ１がＨｉｇｈであることを確認する。そして、リクエスト信号ｒｅｑ１をＨｉｇｈからＬｏｗとする（図２の矢印Ａ３，Ａ４参照）。また、ＤＭＡコントローラ３０からのデータの読み出しを開始する（図２の矢印Ａ５，Ａ６参照）。

前述の通り、アクノリッジイネーブル信号ａｃｋｅｎ１の周波数はｆａである。また、アクノリッジイネーブル信号ａｃｋｅｎ１がＨｉｇｈである時間区間はシステムクロック信号Ｓｆ０の１波長である。そして、アクノリッジイネーブル信号ａｃｋｅｎ１の位相は、リクエストイネーブル信号ｒｅｑｅｎ１がＨｉｇｈである時間区間内において、ローカルクロック信号ＳｆａがＬｏｗからＨｉｇｈになるような位相である。このため、ＢＣＵ２２は、アクノリッジ信号ａｃｋ１がＨｉｇｈとなってからデータの読み出し開始までに十分な時間的余裕ができるタイミングで（図２のＴ３参照）、アクノリッジ信号ａｃｋ１がＨｉｇｈであることを確認することができる。

より詳細に説明すると、ＤＭＡコントローラ３０は、ローカルクロック信号ＳｆａがＬｏｗからＨｉｇｈになるタイミングで（図２の破線Ｂ３参照）、アクノリッジ信号ａｃｋ１をＬｏｗからＨｉｇｈとする処理を開始する（図２の矢印Ａ２参照）。このため、アクノリッジ信号ａｃｋ１は、ローカルクロック信号ＳｆａがＬｏｗからＨｉｇｈになるタイミングからわずかに遅れたタイミングで（図２の破線Ｂ４参照）、ＬｏｗからＨｉｇｈになる。そのタイミングにおいては、アクノリッジイネーブル信号ａｃｋｅｎ１はＬｏｗである。そして、次にアクノリッジイネーブル信号ａｃｋｅｎ１がＨｉｇｈとなるのは、システムクロック信号Ｓｆ０の１波長に近い時間Ｔ２の後である（図２の破線Ｂ５参照）。さらに、アクノリッジイネーブル信号ａｃｋｅｎ１がＨｉｇｈである時間区間内で、最も早くシステムクロック信号Ｓｆ０がＬｏｗからＨｉｇｈになるタイミングは、図２において破線Ｂ６で示すタイミングである。すなわち、ＢＣＵ２２がアクノリッジ信号ａｃｋ１がＨｉｇｈであることを確認するタイミングは、アクノリッジ信号ａｃｋ１がＨｉｇｈとなってからローカルクロック信号Ｓｆａの１波長に近い時間Ｔ３の後である（図２の破線Ｂ６参照）。このため、ＢＣＵ２２は、ＤＭＡコントローラ３０が、アクノリッジ信号ａｃｋ１をＬｏｗからＨｉｇｈとした後、十分な時間Ｔ３が経過た後に、安定した状態でリードデータｒｄｔ１の読み出しを開始することができる。

以上で説明したように、図２の例においては、ローカルクロック信号Ｓｆａの周波数ｆａは、ｆ０／２であり、リクエストイネーブル信号ｒｅｑｅｎ１とアクノリッジイネーブル信号ａｃｋｅｎ１の周波数も、ｆａ＝ｆ０／２である。そして、リクエストイネーブル信号ｒｅｑｅｎ１とアクノリッジイネーブル信号ａｃｋｅｎ１は、各周期において、ローカルクロック信号Ｓｆａの１波長の時間区間だけＬｏｗとなり、その間、ＢＣＵ２２がリクエスト信号ｒｅｑ１をＨｉｇｈとすること、およびアクノリッジ信号ａｃｋ１を確認することを禁じている。このため、ＢＣＵ２２は、自己とは異なる独自の動作周波数ｆａ（＝ｆ０／２）で動作しているＤＭＡコントローラ３０に対して、適切なタイミングでデータを要求し、読み出すことができる。

なお、ここでは、データの読み出しを行う場合について説明したが、データの書き込みを行う場合もライトイネーブル信号ｗｒｅｎ１がリクエスト信号ｒｅｑ１と同じ動きをして、同様に書き込み動作が行われる。

Ｂ３．ローカルクロックがシステムクロックの１／４であるときの動作：
（１）信号：
図３は、ＤＭＡコントローラ３０の動作周波数がｆ０／４であるときの、ＢＣＵ２２とＤＭＡコントローラ３０がそれぞれ送受信する信号のタイミングチャートである。図３の符号の表記は、図２と同じである。以下では、各信号について、図２との相違点について説明する。各信号の他の点は、図２の対応する信号と同じである。

図３の例において、ローカルクロック信号Ｓｆａの周波数ｆａは、ｆ０／４であり（式（１）参照）、Ｈｉｇｈである時間区間は、システムクロック周波数ｆ０の２波長分である。

図３の例においても、リクエストイネーブル信号ｒｅｑｅｎ１の周波数は、ＤＭＡコントローラ３０のローカルクロック周波数ｆａと同じである。また、リクエストイネーブル信号ｒｅｑｅｎ１がＨｉｇｈである時間区間は、システムクロック周波数ｆ０の１波長分である。そして、リクエストイネーブル信号ｒｅｑｅｎ１の位相は、図３において破線Ｂ１１，Ｂ１３，Ｂ１６で示すように、リクエストイネーブル信号ｒｅｑｅｎ１がＨｉｇｈである時間区間内において、ＤＭＡコントローラ３０のローカルクロック信号ＳｆａがＬｏｗからＨｉｇｈになるような位相である。

図３の例において、アクノリッジイネーブル信号ａｃｋｅｎ１の周波数は、ＤＭＡコントローラ３０のローカルクロック周波数ｆａと同じである。また、アクノリッジイネーブル信号ａｃｋｅｎ１がＨｉｇｈである時間区間は、システムクロック周波数ｆ０の１波長分である。そして、アクノリッジイネーブル信号ａｃｋｅｎ１の位相は、図３において破線Ｂ１６で示すように、アクノリッジイネーブル信号ａｃｋｅｎ１がＨｉｇｈである時間区間内において、ＤＭＡコントローラ３０のローカルクロック信号ＳｆａがＬｏｗからＨｉｇｈになるような位相である。

より具体的には、アクノリッジイネーブル信号ａｃｋｅｎ１の位相は、ローカルクロック信号ＳｆａがＬｏｗからＨｉｇｈとなった後、すぐにアクノリッジイネーブル信号ａｃｋｅｎ１が、ＨｉｇｈからＬｏｗとなるような位相である（図３の破線Ｂ１６参照）。たとえば、アクノリッジイネーブル信号ａｃｋｅｎ１の位相は、ローカルクロック信号ＳｆａがＬｏｗからＨｉｇｈになるタイミングが、アクノリッジイネーブル信号ａｃｋｅｎ１がＨｉｇｈである時間区間のうち、後ろから１／５よりも後のタイミングとなるような位相とすることができる。なお、アクノリッジイネーブル信号ａｃｋｅｎ１の位相は、ローカルクロック信号ＳｆａがＬｏｗからＨｉｇｈになるタイミングが、アクノリッジイネーブル信号ａｃｋｅｎ１がＨｉｇｈである時間区間のうち、後ろから１／１０よりも後のタイミングとなるような位相であることがより好ましい。

（２）システムの動作：
次に、図３の例におけるＢＣＵ２２とＤＭＡコントローラ３０の間の信号の受け渡しについて、図２の例との相違点を説明する。図３の例の各信号の変化の他の点は、図２の例と同じである。

まず、ＢＣＵ２２が、リクエストイネーブル信号ｒｅｑｅｎ１がＨｉｇｈである時間区間内において、システムクロック信号Ｓｆ０がＬｏｗからＨｉｇｈになるタイミングで（図３の破線Ｂ１１参照）、リクエスト信号ｒｅｑ１をＨｉｇｈにする（図３の矢印Ａ１１参照）。

ＤＭＡコントローラ３０は、リクエスト信号ｒｅｑ１がＨｉｇｈとなった後、最初にローカルクロック信号ＳｆａがＬｏｗからＨｉｇｈになるタイミングで（図３の破線Ｂ１３参照）、リクエスト信号ｒｅｑ１がＨｉｇｈであることを確認する。そして、アクノリッジ信号ａｃｋ１をＨｉｇｈとする（図３の矢印Ａ１２参照）。

リクエストイネーブル信号ｒｅｑｅｎ１が上述のように生成されているため、図２の例と同様に、ＢＣＵ２２は、ＤＭＡコントローラ３０がリクエスト信号ｒｅｑ１がＨｉｇｈであることを確認するまでに十分な時間的余裕が与えられるようなタイミングで（図３のＴ１１参照）、リクエスト信号ｒｅｑ１をＨｉｇｈにすることができる。

アクノリッジ信号ａｃｋ１がＨｉｇｈとなった後、ＢＣＵ２２は、アクノリッジイネーブル信号ａｃｋｅｎ１がＨｉｇｈである時間区間中に、最初にシステムクロック信号Ｓｆ０がＬｏｗからＨｉｇｈになるタイミングで（図３の破線Ｂ１６参照）、アクノリッジ信号ａｃｋ１がＨｉｇｈであることを確認する。そして、リクエスト信号ｒｅｑ１をＨｉｇｈからＬｏｗとする（図３の矢印Ａ１３，Ａ１４参照）。また、ＤＭＡコントローラ３０からのリードデータｒｄｔ１の読み出しを開始する（図３の矢印Ａ１５，Ａ１６参照）。

アクノリッジイネーブル信号ａｃｋｅｎ１が上述のように生成されているため、図２の例と同様に、ＢＣＵ２２は、ＤＭＡコントローラ３０が、アクノリッジ信号ａｃｋ１をＬｏｗからＨｉｇｈとした後、十分な時間Ｔ１３が経過た後で、安定した状態でデータの読み出しを開始することができる。

以上で説明したように、図３の例においても、リクエストイネーブル信号ｒｅｑｅｎ１とアクノリッジイネーブル信号ａｃｋｅｎ１の周波数は、ローカルクロック信号Ｓｆａの周波数ｆａと等しい。そして、リクエストイネーブル信号ｒｅｑｅｎ１とアクノリッジイネーブル信号ａｃｋｅｎ１は、各周期において、ローカルクロック信号Ｓｆａの１波長の時間区間を除いてＬｏｗとなり、その間、ＢＣＵ２２がリクエスト信号ｒｅｑ１をＨｉｇｈとすること、およびアクノリッジ信号ａｃｋ１を確認することを禁じている。このため、ＢＣＵ２２は、自己とは異なる独自の動作周波数ｆａ（＝ｆ０／４）で動作しているＤＭＡコントローラ３０に対して、適切なタイミングでデータを要求し、読み出すことができる。

なお、データの書き込みを行う場合もライトイネーブル信号ｗｒｅｎ１がリクエスト信号ｒｅｑ１と同じ動きをして、同様に書き込み動作が行われる。

Ｂ４．他のスレーブ回路：
図４は、クロックジェネレータ１０からタイマ４０に与えられるローカルクロック信号Ｓｆｂと、クロックジェネレータ１０からＢＣＵ２２に与えられるリクエストイネーブル信号ｒｅｑｅｎ２と、アクノリッジイネーブル信号ａｃｋｅｎ２を示す図である。図２および図３では、ローカルクロック周波数ｆａで動作するＤＭＡコントローラ３０とＢＣＵ２２との間の信号を例にして、システム１の動作を説明した。しかし、一方で、ＢＣＵ２２は、ＤＭＡコントローラ３０以外に他のスレーブ回路としてのタイマ４０との間においても信号の送受信を行う。

クロックジェネレータ１０からタイマ４０に供給されるローカルクロック信号Ｓｆｂの周波数ｆｂは、図４に示すように、ｆ０／６とすることができる（式（２）参照）。そして、ローカルクロック信号ＳｆｂがＨｉｇｈである時間区間は、システムクロック周波数ｆ０の３波長分とすることができる。

図４の例においても、リクエストイネーブル信号ｒｅｑｅｎ２とアクノリッジイネーブル信号ａｃｋｅｎ２の周波数は、ローカルクロック周波数ｆｂと同じである。また、リクエストイネーブル信号ｒｅｑｅｎ２とアクノリッジイネーブル信号ａｃｋｅｎ２がＨｉｇｈである時間区間は、システムクロック周波数ｆ０の１波長分である。

リクエストイネーブル信号ｒｅｑｅｎ２の位相は、図４において破線Ｂ２１，Ｂ２２で示すように、リクエストイネーブル信号ｒｅｑｅｎ２がＨｉｇｈである時間区間内において、ローカルクロック信号ＳｆｂがＬｏｗからＨｉｇｈになるような位相である。また、アクノリッジイネーブル信号ａｃｋｅｎ２の位相も、アクノリッジイネーブル信号ａｃｋｅｎ２がＨｉｇｈである時間区間内において、ローカルクロック信号ＳｆｂがＬｏｗからＨｉｇｈになるような位相である。

クロックジェネレータ１０は、図４に示したようなローカルクロック信号Ｓｆｂをタイマ４０に供給している（図１参照）。そして、図４に示したようなリクエストイネーブル信号ｒｅｑｅｎ２とアクノリッジイネーブル信号ａｃｋｅｎ２を、ＢＣＵ２２に供給している。たとえば、ＤＭＡコントローラ３０の動作周波数ｆａがｆ０／２からｆ０／４に変化している間、タイマ４０は、一定のローカルクロック信号Ｓｆｂ、たとえば周波数ｆ０／６のローカルクロック信号Ｓｆｂをクロックジェネレータ１０から受け取り、動作周波数ｆ０／６で動作することができる。ＢＣＵ２２とタイマ４０との間でデータが受け渡される際の、各信号の動作は、図２、図３の例と同様である。

実施例のシステム１は、各スレーブ回路３０，４０の動作周波数がそれぞれ独自に変化しても、マスターであるＢＣＵ２２と各スレーブ回路３０，４０との間で適切にデータの受け渡しを行うことができる。そして、独自の動作周波数ｆａ，ｆｂで動作する各スレーブ回路３０，４０に、マスターであるＢＣＵ２２の基準動作周波数ｆ０と各スレーブ回路３０，４０の動作周波数ｆａ，ｆｂとの間で周波数の調整を行うブリッジブロック回路を設ける必要がない。

Ｃ．変形例：
なお、この発明は上記の実施例や実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。

Ｃ１．変形例１：
上記実施例では、リクエストイネーブル信号とアクノリッジイネーブル信号とは、ともにシステムクロック信号Ｓｆ０の１波長分の時間区間だけＨｉｇｈであり、他の期間はＬｏｗであった。リクエストイネーブル信号とアクノリッジイネーブル信号がＨｉｇｈである期間が、マスター回路にリクエスト信号の送信を許可する期間、および、アクノリッジ信号の受信の確認を許可する期間であった。しかし、マスター回路にリクエスト信号の送信を許可する期間、そして、アクノリッジ信号の受信の確認を許可する期間は、マスター回路の動作周波数を与えるシステムクロック信号Ｓｆ０の１波長分の時間よりも長い時間、または短い時間とすることができる。ただし、リクエストイネーブル信号とアクノリッジイネーブル信号とがＨｉｇｈである時間区間は、対応するスレーブ回路のローカルクロック信号の１／２波長以下であることが好ましい。

Ｃ２．変形例２：
上記実施例では、各スレーブ回路に対応するリクエストイネーブル信号とアクノリッジイネーブル信号とは、ほぼ同じ位相を有していた。しかし、リクエストイネーブル信号とアクノリッジイネーブル信号とは、互いにずれた位相を有していてもよい。ただし、各信号の位相は、それらの信号がＨｉｇｈ（アクティブ）である期間中に、ローカルクロック信号の１周期の開始のタイミングが存在することが好ましい。なお、「信号の１周期の開始のタイミング」は、その信号がＬｏｗ（非アクティブ）からＨｉｇｈ（アクティブ）になるタイミングである。

Ｃ３．変形例３：
上記実施例では、マスター回路に対してリクエスト信号の送信を許可または禁止するリクエストイネーブル信号と、マスター回路に対してアクノリッジ信号の受信の確認を許可または禁止するアクノリッジイネーブル信号とは、別の信号であった。しかし、これらの信号は１の信号とすることもできる。ただし、その信号は、対応するスレーブ回路のローカルクロック周波数の情報を含むことが好ましく、スレーブ回路のローカルクロック周波数と同じ周波数を有することがさらに好ましい。ただし、その周波数は、ローカルクロック周波数以外の周波数であってもよい。すなわち、各スレーブ回路に対応する一つずつの信号が、いずれも対応するスレーブ回路の整数倍の周波数を有している態様とすることもでき、いずれも対応するスレーブ回路の整数分の一の周波数を有している態様とすることもできる。そのような態様においても、マスター回路は、各スレーブ回路の動作周波数を特定することができ、それらの動作周波数に合わせてスレーブ回路とデータの受け渡しをすることができる。すなわち、マスター回路に送信され、スレーブ回路の動作を表す信号は、何らかの形で対応するスレーブ回路のローカルクロック周波数の情報を含んでいればよい。

Ｃ４．変形例４：
上記実施例では、各スレーブ回路の動作周波数ｆａ，ｆｂは、基準周波数ｆ０の１／２，１／４，１／６であった。しかし、各スレーブ回路の動作周波数は、他の値とすることもできる。ただし、各スレーブ回路の動作周波数は、基準周波数ｆ０の１／ｎとすることが好ましい。ここで、ｎは、正の整数である。信号を生成するための処理を単純なものとすることができるからである。また、ｎは２以上であることがより好ましい。各スレーブの消費電力を低くすることができるためである。また、ｎが大きいほど、実質的にバスのデータ転送速度を低くすることができるため、バスにおけるスキューによるエラーの発生の可能性を低減することができる。

Ｃ５．変形例５：
上記実施例において、ハードウェアによって実現されていた構成の一部をソフトウェアに置き換えるようにしてもよく、逆に、ソフトウェアによって実現されていた構成の一部をハードウェアに置き換えるようにしてもよい。

実施例のシステムを示すブロック図である。 ＢＣＵ２２とＤＭＡコントローラ３０がそれぞれ送受信する信号のタイミングチャートである。 ＢＣＵ２２とＤＭＡコントローラ３０がそれぞれ送受信する信号のタイミングチャートである。 タイマ４０に与えられるローカルクロック信号Ｓｆｂと、ＢＣＵ２２に与えられるリクエストイネーブル信号ｒｅｑｅｎ２と、アクノリッジイネーブル信号ａｃｋｅｎ２を示す図である。

符号の説明

１…システム
１０…クロックジェネレータ
２０…ＣＰＵ
２２…ＢＣＵ（バスコントロールユニット）
３０…ＤＭＡコントローラ
４０…タイマ
１００…バス
Ａ１…矢印
Ａ１１…矢印
Ａ１２…矢印
Ａ１３…矢印
Ａ１５…矢印
Ａ２…矢印
Ａ３…矢印
Ａ５…矢印
Ｂ１…破線
Ｂ１１…破線
Ｂ１３…破線
Ｂ１６…破線
Ｂ２…破線
Ｂ２１…破線
Ｂ３…破線
Ｂ４…破線
Ｂ５…破線
Ｂ６…破線
Ｓｆ０…システムクロック信号
Ｓｆａ…ローカルクロック信号
Ｓｆｂ…ローカルクロック信号
Ｔ１…リクエスト信号ｒｅｑ１がＨｉｇｈに移行した後、ＤＭＡコントローラ３０によって確認されるまでの時間
Ｔ２…アクノリッジ信号ａｃｋ１がＨｉｇｈとなってから、アクノリッジイネーブル信号ａｃｋｅｎ１がＨｉｇｈとなるまでの時間
Ｔ３…アクノリッジ信号ａｃｋ１がＨｉｇｈとなってから、ＢＣＵ２２によって確認されるまでの時間
ａｃｋ１…ＤＭＡコントローラ３０からＢＣＵ２２に送られるアクノリッジ信号
ａｃｋ２…タイマ４０からＢＣＵ２２に送られるアクノリッジ信号
ａｃｋｅｎ１…ＤＭＡコントローラ３０用のアクノリッジイネーブル信号
ａｃｋｅｎ２…タイマ４０用のアクノリッジイネーブル信号
ｆ０…システムクロック周波数（基準周波数）
ｆａ…ＤＭＡコントローラ３０のローカルクロック周波数
ｆｂ…タイマ４０のローカルクロック周波数
ｒｅｑ１…ＢＣＵ２２からＤＭＡコントローラ３０に送られるリクエスト信号
ｒｅｑ２…ＢＣＵ２２からタイマ４０に送られるリクエスト信号
ｒｅｑｅｎ１…ＤＭＡコントローラ３０用のリクエストイネーブル信号
ｒｅｑｅｎ２…タイマ４０用のリクエストイネーブル信号
ｗｒｅｎ１…ＢＣＵ２２からＤＭＡコントローラ３０に送られるライトイネーブル信号

Claims (8)

1. スレーブ回路の動作周波数が変化するシステムであって、
   可変の動作周波数で動作するスレーブ回路と、
   基準周波数ｆ０で動作し前記スレーブ回路とデータの受け渡しを行うマスター回路と、
   前記基準周波数ｆ０の基準クロック信号を生成して前記マスター回路に供給し、前記動作周波数のローカルクロック信号を生成して前記スレーブ回路に供給するクロック信号生成部と、を備え、
   前記クロック信号生成部は、
   前記マスター回路からの指示に応じて前記動作周波数を変えて前記ローカルクロック信号を生成し、
   前記動作周波数の情報を含むスレーブ動作信号を生成して、前記マスター回路に供給し、
   前記マスター回路は、前記スレーブ動作信号に従って、前記スレーブ回路とデータの受け渡しのタイミングを調整する、システム。
2. 請求項１記載のシステムであって、
   前記スレーブ動作信号は、前記マスター回路が前記スレーブ回路に対してデータの送受信を行うことができるタイミングを表す信号である、システム。
3. 請求項２記載のシステムであって、
   前記スレーブ動作信号は、周波数が前記動作周波数に等しい信号を含む、システム。
4. 請求項３記載のシステムであって、
   前記スレーブ動作信号は、
   前記マスター回路が前記スレーブ回路に対してデータの送受信を行うことができる許可期間として、前記ローカルクロック信号の波長の１／２以下の期間を各周期に有し、
   前記ローカルクロック信号の１周期の開始のタイミングが前記許可期間内となる位相を有する信号を含む、システム。
5. 請求項１記載のシステムであって、
   前記クロック信号生成部は、
   前記動作周波数がｆ０／ｎである前記ローカルクロック信号（ｎは正の整数）を生成し、
   前記マスター回路からの指示に応じて前記ｎの値を変えて前記ローカルクロック信号を生成する、システム。
6. 請求項１記載のシステムであって、
   前記マスター回路は、前記スレーブ回路にデータの受け渡しを要求するリクエスト信号を前記スレーブ回路に送信し、
   前記スレーブ回路は、前記リクエスト信号を受け取って、前記リクエスト信号の受信を表すアクノリッジ信号を前記マスター回路に送信し、
   前記スレーブ動作信号は、
   前記マスター回路が前記リクエスト信号を送信することができるタイミングを表すリクエスト許可信号と、
   前記マスター回路が前記アクノリッジ信号を確認することができるタイミングを表すアクノリッジ許可信号と、を含み、
   前記マスター回路は、
   前記リクエスト許可信号に従って、前記スレーブ回路に前記リクエスト信号を送信し、
   前記アクノリッジ許可信号に従って前記アクノリッジ信号を確認した後、前記スレーブ回路のデータを読み出し、または前記スレーブ回路にデータを書き込む、システム。
7. 請求項６記載のシステムであって、
   それぞれ独立な動作周波数で動作する複数の前記スレーブ回路を有し、
   前記クロック信号生成部は、
   前記マスター回路からの指示に応じて、それぞれ独立な前記動作周波数を有する前記ローカルクロック信号を生成して前記各スレーブ回路に供給し、
   前記マスター回路からの指示に応じて、前記各動作周波数をそれぞれ独立に変えて前記各ローカルクロック信号を生成し、
   前記各スレーブ回路にそれぞれ対応する複数の前記リクエスト許可信号と、前記各スレーブ回路にそれぞれ対応する複数の前記アクノリッジ許可信号と、を生成して、前記マスター回路に供給し、
   前記マスター回路は、前記各スレーブ回路に対応する前記リクエスト許可信号に基づいて、前記各スレーブ回路に前記リクエスト信号を送信し、
   前記各スレーブ回路は、前記リクエスト信号を受け取って、前記アクノリッジ信号を前記マスター回路に送信し、
   前記マスター回路は、前記各スレーブ回路に対応する前記アクノリッジ許可信号に基づいて前記アクノリッジ信号を確認した後、前記各スレーブ回路のデータを読み出し、または前記各スレーブ回路にデータを書き込む、システム。
8. スレーブ回路の動作周波数が変化するシステムにおいて、マスター回路と前記スレーブ回路との間でデータの受け渡しを行う方法であって、
   （ａ）基準周波数ｆ０の基準クロック信号を生成して前記マスター回路に供給する工程と、
   （ｂ）可変の前記動作周波数のローカルクロック信号を生成して前記スレーブ回路に供給する工程と、
   （ｃ）前記マスター回路からの指示に応じて前記動作周波数を変えて前記ローカルクロック信号を生成する工程と、
   （ｄ）前記動作周波数の情報を含むスレーブ動作信号を生成して、前記マスター回路に供給する工程と、
   （ｅ）前記マスター回路が、前記スレーブ動作信号に従って、前記スレーブ回路とデータの受け渡しを行う工程と、を有する方法。

Images