JP2006099062A - Ｍｅｍｓディスプレイ素子へデータを書き込む方法及びシステム - Google Patents

Abstract

【課題】ＭＥＭＳディスプレイ素子を安定的に表示する駆動方法を提供する。
【解決手段】電荷的にバランスしたディスプレイデータの書き込み方法は、選択されたフレーム更新期間の間、逆極性の書き込みサイクル及び保持サイクルを用いて書込み、所定のディスプレイ素子が、アクチュエートされた状態においてスタックする機会を減らすために、リリースサイクル駆動を行う。
【選択図】図７

Description

微小電気機械システム（ＭＥＭＳ）は、微小機械素子、アクチュエータ、及びエレクトロニクスを含む。微小機械素子は、堆積、エッチング、及びその他のマイクロマシニング処理を用いて生成される。このマイクロマシニング処理は、基板及び／又は堆積した材料層の部分をエッチングにより分離したり、又は、層を加えて、電子装置及び電気機械装置を形成する。ＭＥＭＳ装置の一つのタイプは、干渉変調器と呼ばれる。干渉変調器は、一対の伝導性プレートからなる。この片方あるいは両方は、全体又は部分的に透過性及び／又は反射性であり、適切な電子信号が加えられると、関連する動作を行うことができる。一方のプレートは、基板上に堆積された固定層からなり、他方のプレートは、エアギャップによって固定層から分離された金属膜を備えている。そのような装置は、幅広い範囲の応用を持ち、これらのタイプの装置の特性を利用及び／又は変形することは、当該技術分野において有益であろう。これによって、これら特徴が、既存の製品の改良や、未だ開発されていない新たな製品の創造に活用できるようになる。
米国公開出願２００４／００５１９２９号

本発明のシステム、方法、及び装置は、それぞれ幾つかの局面を持ち、そのうちの１つが単独で、望ましい特性をもたらしているのではない。本発明の範囲を制限することなく、そのより顕著な特徴が手短に説明される。この説明を考慮した後、特に、発明を実施するための最良の形態を読んだ後に、本発明の特徴が、どのように他のディスプレイ装置よりも有利な点を備えているかを理解するであろう。

一つの実施例では、ＭＥＭＳディスプレイ素子をアクチュエートさせる方法が提供される。ここでは、ＭＥＭＳディスプレイ素子は、ＭＥＭＳディスプレイ素子のアレイの一部からなっている。この方法は、ディスプレイ書き込み処理の第一の部分の間、ディスプレイデータを、第一の極性の電位差を用いてＭＥＭＳディスプレイ素子に書き込むことと、ディスプレイ書き込み処理の第二の部分の間、前記ディスプレイデータを、前記第一の極性と逆の極性を持つ電位差を用いて前記ＭＥＭＳディスプレイ素子に再び書き込むこととを含む。引き続き、ディスプレイ書き込み処理の第三の部分の間、前記第一の極性を持つ第一のバイアス電位が、前記ＭＥＭＳディスプレイ素子に印加され、ディスプレイ書き込み処理の第四の部分の間、前記逆の極性を持つ第二のバイアス電位が、前記ＭＥＭＳディスプレイ素子に印加される。

別の実施例では、ＭＥＭＳディスプレイ素子のアレイ上のディスプレイデータのフレームを維持する方法は、少なくともディスプレイデータのフレームがディスプレイシステムによって取得されるレートの逆数によって少なくとも部分的に定義された時間の期間の間、逆極性のほぼ等しいバイアス電位をＭＥＭＳディスプレイ素子に交互に印加することを含む。時間の期間の各々は、１／（２ｆ）又は１／（４ｆ）に実質的に等しい。ここでｆは、定義されたフレームリフレッシュサイクルの頻度である。

別の実施例では、ディスプレイデータのフレームを、ＭＥＭＳディスプレイ素子のアレイに、定義されたフレーム更新期間毎に１フレームの割合で書き込む方法は、ディスプレイデータを、複数のＭＥＭＳディスプレイ素子に書き込むことを含む。ここで前記書き込むことは、前記フレーム更新期間よりも短い時間を要する。またこの方法は、極性を交互に変えながらバイアス電位のシリーズを、フレーム更新期間の残りについて、ＭＥＭＳディスプレイ素子に印加することを含む。

また、ディスプレイ装置が提供される。一つの実施例では、ＭＥＭＳディスプレイ装置が、フレーム更新レートで画像を表示するように構成される。ここでフレーム更新レートは、フレーム更新期間を定義している。このディスプレイ装置は、極性バランスしたバイアス電圧のシーケンスを、少なくとも１フレーム更新期間の部分に対してＭＥＭＳディスプレイアレイの実質的に全ての列に印加するように構成された行列ドライバ回路を含んでいる。ここで、前記部分は、第一のフレームに対するフレーム書き込み処理を完了することと、次に続くフレームに対するフレーム書き込み処理を開始することとの間の残り時間によって定義される。

以下の詳細記載は、本発明のある具体的な実施例に向けられている。しかしながら、本発明は、複数の別の方法でも具体化することができる。この記述では、図面が参照される。ここでは、同一部位が、全体を通じて同一符号で示されている。以下の記述から明らかになるように、本発明は、動画（例えばビデオ）あるいは固定画（例えば、静止画像）、及びテキストあるいは写真であろうとも、画像を表示するように構成された任意の装置内で実現される。更に詳しくは、本発明は、限定される訳ではないが、例えば、移動電話、無線装置、パーソナルデータアシスタント（ＰＤＡ）、ハンドヘルドあるいはポータブルコンピュータ、ＧＳＰ受信機／ナビゲータ、カメラ、ＭＰＳプレーヤ、カムコーダ、ゲームコンソール、腕時計、時計、計算機、テレビモニタ、フラットパネルディスプレイ、コンピュータモニタ、自動車ディスプレイ（例えば、走行距離ディスプレイ等）、コクピットコントロール及び／又はディスプレイ、カメラビューのディスプレイ（例えば、自動車の後方ビューカメラのディスプレイ）、電子写真、電子広告板又はサイン、プロジェクタ、建築構造、パッケージ、及び美的構造（例えば、宝石片の画像のディスプレイ）において、又はこれら種々の電子装置と関連して実現される。ここで記載されたものと同様の構造のＭＥＭＳ装置はまた、例えば電子切換装置のようなディスプレイではないアプリケーションに使用されることも可能である。

干渉ＭＥＭＳディスプレイ素子を備えた一つの干渉変調器ディスプレイの実施例が、図１に示されている。これら装置では、ピクセルが、明るい状態、あるいは暗い状態かの何れかにある。明るい（「オン」または「オープンな」）状態では、ディスプレイ素子が、入射可視光の大部分をユーザに反射する。暗い（「オフ」または「クローズな」）状態では、ディスプレイ素子が、入射可視光をほとんどユーザに反射しない。この実施例によれば、「オン」「オフ」からなる光反射特性状態が逆転されうる。ＭＥＭＳピクセルは、選択された色を主に反射するように構成されている。これによって、黒と白だけではなく、カラー表示が可能となる。

図１は、ビジュアルディスプレイの一連のピクセル中の隣接した２つのピクセルを示す等測図である。ここでは、各ピクセルが、ＭＥＭＳ干渉変調器を備えている。いくつかの実施例では、干渉変調器ディスプレイは、これら複数の干渉変調器の行／列アレイからなる。各干渉変調器は、互いに可変であり制御可能な距離に位置した一対の反射層を含み、少なくとも一つの可変寸法を持つ共鳴光学キャビティを形成する。一つの実施例では、反射層の一方が、２つの位置の間を移動することができる。リリース状態とここで称する第一の位置では、可動層が、固定された部分反射層から比較的離れた距離に位置される。第二の位置では、可動層が、部分反射層により近くに隣接するように位置している。この２つの層から反射する入射光は、可動反射層の位置に依存して、強めあうように又は弱めあうように干渉する。これによって、各ピクセルについて、全体的に反射性となるか、あるいは非反射性となるかの何れかとなる。

図１のピクセルアレイの図示された部分は、２つの隣接する干渉変調器１２ａ，１２ｂを含む。左側の干渉変調器１２ａでは、可動の高反射性層１４ａは、固定された部分反射層１６ａから予め定めた距離であるリリース位置にあるように示されている。右側の干渉変調器１２ｂでは、可動の高反射性層１４ｂは、固定された部分反射層１６ｂに隣接したアクチュエートされた位置にあるように示されている。

固定された層１６ａ，１６ｂは、電導性であり、部分的に透過性であり、部分的に反射性である。そして、例えば、各々がクロムと、インジウム−錫−酸化物とからなる一つ又は複数の層を、透明基板２０上に堆積することによって製造される。これら層は、平行なストリップにパターニングされ、以下に記述するようにディスプレイ装置内の行電極を形成する。可動層１４ａ，１４ｂは、支柱１８の頂上及び複数の支柱１８の間に介在する犠牲材料上に堆積された（行電極１６ａ，１６ｂに直交する）１層の堆積された金属層又は複数の層の一連の平行なストリップとして形成されることができる。犠牲材料がエッチされて除去されるときに、変形可能な金属層は、決められたエアギャップ１９だけ固定金属層から分離される。アルミニウムのように非常に電導性があり反射性の材料が、変形可能な層として使用されることができ、そして、これらのストリップは、ディスプレイ装置において列電極を形成できる。

印加電圧がないと、キャビティ１９は、２つの層１４ａ，１６ａの間に維持され、変形可能な層は、図１のピクセル１２ａに図示されたように機械的に緩和された状態にある。しかしながら、電位差が、選択された行及び列に印加されると、対応するピクセルにおける行電極及び列電極の交点に形成されたキャパシタは、充電され、静電力がこれら電極を強制的に引きつける。電圧が十分に高ければ、可動層は、変形され、図１に右のピクセル１２ｂにより図示されたように、固定層に対して押し付けられる（短絡を防止し、分離距離を制御するために、この図に図示されていない誘電材料が、固定層上に堆積されうる）。この動きは、印加された電位差の極性に拘わらず同じである。このように、反射ピクセル状態対非反射ピクセル状態を制御できる行／列アクチュエーションは、従来のＬＣＤ及びその他のディスプレイ技術において使用される多くの方法に類似している。

図２から図５は、ディスプレイ応用において干渉変調器のアレイを使用するための一つの典型的な処理及びシステムを示している。図２は、本発明の局面を組み込むことができる電子装置の１実施例を示すシステムブロック図である。典型的な実施例において、電子装置は、プロセッサ２１を含む。このプロセッサ２１は、例えば、ＡＲＭ，Ｐｅｎｔｉｕｍ（登録商標）、Ｐｅｎｔｉｕｍ ＩＩ（登録商標）、Ｐｅｎｔｉｕｍ ＩＩＩ（登録商標）、Ｐｅｎｔｉｕｍ ＩＶ（登録商標）、Ｐｅｎｔｉｕｍ（登録商標） Ｐｒｏ、８０５１、ＭＩＰＳ（登録商標）、Ｐｏｗｅｒ ＰＣ（登録商標）、ＡＬＰＨＡ（登録商標）のような任意の汎用シングルチップ又はマルチチップのマイクロプロセッサであるか、又は例えばディジタルシグナルプロセッサ、マイクロコントローラ、プログラマブルゲートアレイのような特殊用途マイクロプロセッサでありうる。当該技術分野において従来からあるように、プロセッサ２１は、一つ又は複数のソフトウェアモジュールを実行するように構成されうる。オペレーティングシステムを実行することに加えて、プロセッサは、ウェブブラウザ、電話アプリケーション、電子メールプログラム、若しくはいずれかのその他のソフトウェアアプリケーションを含む一つ又は複数のソフトウェアアプリケーションを実行するように構成されうる。

一つの実施例では、プロセッサ２１は、アレイコントローラ２２と通信するようにも構成されている。一つの実施例では、このアレイコントローラ２２は、ピクセルアレイ３０に信号を供給する行ドライバ回路２４及び列ドライバ回路２６を含む。図１に図示されたアレイの断面は、図２内の線１−１により示される。ＭＥＭＳ干渉変調器に関して、行／列アクチュエーションプロトコルは、図３に説明されたこれらの装置のヒステリシス特性を利用することができる。例えば、リリースされた状態からアクチュエートされた状態へと可動層を変形させるために、１０ボルトの電位差を必要とするかもしれない。しかしながら、電圧がその値から減少する場合、この電圧が、１０ボルトより下にドロップバックするので可動層はその状態を維持する。図３に示す典型的な実施例では、可動層は、電圧が２ボルトより下に降下するまで完全にはリリースされない。したがって、図３で説明された例では、約３から７Ｖの電圧の範囲に、装置がリリースされた状態又はアクチュエートされた状態のいずれかで安定である印加電圧のウィンドウが存在する。これは、「ヒステリシスウィンドウ」、または「安定性ウィンドウ」と称される。図３のヒステリシス特性を有するディスプレイアレイに関して、行／列アクチュエーションプロトコルは、行ストローブの間、アクチュエートされるべきストローブされた行におけるピクセルが、約１０ボルトの電圧差を受け、リリースされるべきピクセルは、零ボルトに近い電圧差を受けるように設計することができる。ストローブの後、ピクセルは、約５ボルトの定常状態電圧差を受け、その結果、ピクセルは、行ストローブが行ったどんな状態にでもとどまることができる。書き込まれた後、各ピクセルは、この例では電位差が３−７ボルトの「安定ウィンドウ」の範囲内であると判断する。この特徴は、事前に存在するアクチュエート状態、又はリリース状態かのいずれかに同様に印加された電圧条件の下で、図１に説明されたピクセル設計を安定にさせる。アクチュエートされた状態又はリリースされた状態であるかに拘わらず、干渉変調器の各ピクセルは、本質的には、固定反射層と移動反射層とにより形成されたキャパシタであるので、この安定状態は、ほとんど電力消費なしにヒステリシスウィンドウの範囲内の電圧に保持されることができる。印加された電位が一定であるならば、基本的に電流は、ピクセルに流れ込まない。

代表的なアプリケーションでは、ディスプレイフレームは、第１行内のアクチュエートされたピクセルの所望のセットにしたがって列電極のセットを示すことによって生成される。行パルスは、その後、行１の電極に印加され、示された列ラインに対応するピクセルをアクチュエートする。列電極の示されたセットは、その後、第２行内のアクチュエートされたピクセルの所望のセットに対応するように変更される。パルスは、その後、行２の電極に印加され、示された列電極にしたがって行２内の適切なピクセルをアクチュエートする。行１ピクセルは、行２パルスに影響されず、行１パルスの間に設定された状態にとどまる。これが、連続した方式で一連の行全体に対して繰り返され、フレームが生成される。一般に、１秒当たり所望数のフレームにおいてこの処理を連続的に繰り返すことにより、フレームは、新たなディスプレイデータでリフレッシュ及び／又は更新される。ディスプレイフレームを生成するためにピクセルアレイの行電極及び列電極を駆動するための広範なプロトコルもまた周知であり、本発明とともに使用されうる。

図４及び図５は、図２の３×３アレイでディスプレイフレームを生成するための一つの可能なアクチュエーションプロトコルを示している。図４は、列電圧レベル及び行電圧レベルの可能なセットを示している。このセットは、図３のヒステリシス曲線を表すピクセルのために使用されうる。図４の実施例では、ピクセルをアクチュエートすることは、適切な列を−Ｖ_ｂｉａｓに、適切な行＋ΔＶに設定することを含む。これらはそれぞれ−５Ｖ及び＋５Ｖかもしれない。ピクセルをリリースさせることは、適切な列を＋Ｖ_ｂｉａｓに、適切な行を同じ＋ΔＶに設定することにより達成され、これによって、ピクセル間で零ボルトの電位差を生成する。行電圧が零ボルトに保持される行では、列が＋Ｖ_ｂｉａｓ又は−Ｖ_ｂｉａｓであるかに拘らず、ピクセルが元々どの状態にあろうとも、ピクセルはその状態で安定である。図４にも示すように、上述したものとは異なる逆の極性の電圧が用いられることも認められよう。例えば、ピクセルをアクチュエートさせることは、適切な列を＋V_ｂｉａｓに設定し、適切な行を−ΔＶに設定することを含むことができる。この実施例では、ピクセルをリリースすることは、適切な列を−Ｖ_ｂｉａｓに設定し、適切な行を同じ−ΔＶに設定することによって達成される。これによって、ピクセル間の零ボルト電位差を生成する。

図５Ｂは、図２の３×３アレイに印加される一連の行及び列信号を示すタイミング図である。図２の３×３アレイは、結果的に、アクチュエートされたピクセルが非反射性である図５Ａに示すディスプレイ配列となる。図５Ａに示すフレームを書き込む前に、ピクセルは、任意の状態であることができ、この例では、全ての行が０ボルトであり、全ての列が＋５ボルトである。これらの印加電圧で、全てのピクセルは、自身の現在のアクチュエートされた状態又はリリースされた状態で安定である。

図５Ａのフレームでは、ピクセル（１，１）、（１，２）、（２，２）、（３，２）及び（３，３）がアクチュエートされている。これを実現するために、行１に対する「ライン時間」の間に、列１及び２は、−５ボルトに設定され、列３は、＋５ボルトに設定される。全てのピクセルが３−７ボルトの安定ウィンドウの中に留まるため、これは、どのピクセルの状態も変化させない。行１は、その後、０から５ボルトまで上がり、零に戻るパルスでストローブされる。これは、（１，１）及び（１，２）ピクセルをアクチュエートし、（１，３）ピクセルをリリースする。アレイ中のその他のピクセルは、影響されない。望まれるように行２を設定するために、列２は、−５ボルトに設定され、そして列１及び３は、＋５ボルトに設定される。行２に印加された同じストローブは、その後、ピクセル（２，２）をアクチュエートし、ピクセル（２，１）及び（２，３）をリリースする。再び、アレイのその他のピクセルは、影響されない。行３は、列２及び列３を−５ボルトに、そして列１を＋５ボルトに設定することより同様に設定される。行３ストローブは、図５Ａに示されたように行３ピクセルを設定する。フレームを書き込んだ後、行電位は零に、そして列電位は＋５又は−５ボルトのいずれかに留まることができ、ディスプレイは、その後、図５Ａの配列で安定である。同じ手順が数十から数百の行及び列のアレイに対して採用されることができることが認識されるであろう。しかも、行及び列アクチュエーションを実行するために使用された電圧のタイミング、シーケンス、及びレベルが、上記に概要を示された一般的な原理の範囲内で広範囲に変形でき、そして、上記の例は、具体的な例だけであり、任意のアクチュエーション電圧方法は、本発明とともに使用されることができることが認識されるであろう。

上記に説明された原理にしたがって動作する干渉変調器の構造の詳細は、広範に変化できる。例えば、図６Ａ乃至図６Ｃは、移動鏡構造の３つの異なる実施例を図示する。図６Ａは、図１の実施例の断面であり、金属材料１４のストリップが、直角に延びている支柱１８上に堆積されている。図６Ｂでは、可動反射材料１４は、連結部３２上に、コーナにおいてのみ支柱に取り付けられる。図６Ｃでは、可動反射材料１４は、変形可能な層３４から吊り下げられる。反射材料１４に使用される構造的な設計及び材料が光学的特性に関して最適化されることができ、かつ、変形可能な層３４に使用される構造的な設計及び材料が所望の機械的特性に関して最適化できるため、この実施例は、利点を有する。種々のタイプの干渉装置の製造は、例えば、米国公開出願２００４／００５１９２９（特許文献１）を含む種々の公開された文書に記載されている。多種多様な周知の技術が、一連の材料堆積、パターニング、及びエッチング工程を含む上述された構造を製造するために使用されることができる。

特に、常に同じ方向にある電場によって装置がアクチュエートされ、アクチュエートされた状態に保持されたとき、装置の層間の誘電体上に電荷を蓄積できることが、上述した装置の一つの局面である。例えば、安定性の外部閾値よりも大きな値を持つ電位によって装置がアクチュエートされたとき、移動層が、固定層に比べて常に高い電位であれば、両層間の誘電体上にゆっくりと増加する電荷蓄積は、装置のヒステリシス曲線をシフトし始める。これは望ましいことではない。なぜなら、それは時間にわたってディスプレイ性能を変化させ、時間にわたって別の方法でアクチュエートされた異なるピクセルに対して別の方法でディスプレイ性能を変化させるからである。図５Ｂの例を見て分かるように、所定のピクセルは、アクチュエーション中１０ボルト差を考えておりこの例では毎回、行電極は、列電極よりも１０Ｖ電位が高い。アクチュエーションの間、プレート間の電場は、行電極から列電極へ向かって常に一方向を示す。

この問題は、ディスプレイ書き込み処理の第一の部分の間、第一の極性の電位差を用いてＭＥＭＳディスプレイ素子をアクチュエートさせ、ディスプレイ書き込み処理の第２の部分の間、第１の極性と逆の極性を持つ電位差を用いてＭＥＭＳディスプレイ素子をアクチュエートさせることによって低減することができる。この基本的な原理は、図７、図８Ａ、及び図８Ｂに示されている。

図７には、ディスプレイデータの２つのフレームがフレームＮ、及びフレームＮ＋１で連続して書かれている。この図では、列のデータは、行１ライン時間の間、行１に対して有効（すなわち、行１のピクセルの所望の状態に依存して＋５又は−５かのいずれか）となり、行２ライン時間の間、行２に対して有効となり、行３ライン時間の間、行３に対して有効となる。図５Ｂに示すように、ここで正極と称されるように、ＭＥＭＳ装置アクチュエーションの間、列電極上の行電極１０Ｖを用いて書き込まれる。アクチュエーションの間、列電極は−５Ｖであり、行におけるスキャン電圧は、この例では＋５Ｖである。従って、フレームＮに対するディスプレイ素子のアクチュエーションとリリースとは、上記した図４の中央行に従って実行される。

フレームＮ＋１は、図４の最下行に従って書き込まれる。フレームＮ＋１では、スキャン電圧が−５Ｖであり、列電圧はアクチュエートのために＋５Ｖ、リリースのために−５Ｖに設定される。従って、フレームＮ＋１では、列電圧は、行電圧上の１０Ｖであり、ここで負の極性と呼ばれる。ディスプレイが連続的にリフレッシュ及び／又は更新されると、極性はフレーム間で交互に変わる。このとき、フレームＮ＋２は、フレームＮと同じ方法で書き込まれ、フレームＮ＋３は、フレームＮ＋１と同じ方法で書き込まれ、以下このように同様に書き込まれる。このように、ピクセルのアクチュエーションは、両極性において起こる。この原理に従う実施例では、逆の極性の電位が、定義された時間において、定義された時間持続について所定のＭＥＭＳ素子にそれぞれ印加される。定義された時間持続は、アレイのＭＥＭＳ素子に画像データが書き込まれるレートに依存する。そして、逆電位差が、所定のディスプレイ使用期間にわたった時間の量におおよそ等しく印加される。これは、時間にわたって誘電体上に蓄積した電荷を減らすことに役立つ。

このスキームの多種多様な変形を実施することが可能である。例えば、フレームＮとフレームＮ＋１とは、異なるディスプレイデータからなることができる。あるいは、逆の極性を持つアレイに２度書かれた同一のディスプレイデータとすることもできる。同一のデータが、逆の極性の信号を用いて２度書かれた具体的な実施例は、図８に更に詳しく示されている。

この図では、フレームＮ更新期間及びフレームＮ＋１更新期間が示されている。これら更新期間は一般に、選択されたフレーム更新レートの逆数である。このレートは、ディスプレイデータの新たなフレームが、ディスプレイシステムによって取得されるレートによって定義される。例えば、このレートは、１５Ｈｚ、３０Ｈｚ、又は表示されている画像データの性質に依存するその他の周波数である。

フレーム更新レートによって定義される更新期間よりも短い時間期間内に、データのフレームが一般にディスプレイ素子のアレイに書き込むことができることは、ここで記述したディスプレイ素子の一つの特徴である。図８の実施例では、フレーム更新期間は、４０、４２、４４、４６と示された４つの部分即ち間隔に分割される。図８は、例えば図５Ａに示すように、３つの行からなるディスプレイについてのタイミング図を示す。フレーム更新期間の第一の部分４０の間、フレームは、第一の極性の変調器素子間の電位差を用いて書き込まれる。例えば、行及び列に印加された電圧は、図４及び図５Ｂの中央行によって示される極性に従う。図７に示すように、図８では、列電圧は個別には示されていないが、マルチ導電体バスとして示されている。ここでは、列電圧は、期間５０の間、行１に対して有効であり、期間５２の間、行２に対して有効であり、期間５４の間、行３に対して有効である。ここで、「有効」とは、選択された電圧であり、この電圧は、書き込まれる列内のディスプレイ素子の所望の状態に依存して変わる。図５Ｂの例では、各列は、所望のディスプレイ素子状態に依存して＋５又は−５の電位を仮定することができる。既に説明したように、行パルス５１は、所望する行１ディスプレイ素子の状態を設定し、行パルス５３は、所望する行２ディスプレイ素子の状態を設定し、行パルス５５は、所望する行３ディスプレイ素子の状態を設定する。フレーム更新期間の第２の部分４２の間、同じデータが、ディスプレイ素子に印加された逆の極性を用いてアレイに書き込まれる。この期間の間、列上に存在する電圧は、第一の部分４０の間にあったものと逆である。もしも、例えば、時間期間５０の間、電圧が列上の＋５ボルトであったならば、時間期間６０の間、−５ボルトとなるであろう。この逆もまた同様であろう。同じことは、列に対するディスプレイデータのセットのシーケンシャルなアプリケーションに対しても当てはまる。例えば、期間６２の間の電位は、期間５２の間の電位の逆である。また、期間６４の間の電位は、時間期間５４の間に印加された電位の逆である。フレーム更新期間の第一の部分４０の間に提供されたものと逆の極性の行ストローブ６１，６３，６５は、部分４０の間に書き込まれるように、第二の部分４２の間に同一のデータをアレイに再書き込みするが、ディスプレイ素子間に印加された電圧の極性は反転される。

図８に示す実施例では、第１の期間４０及び第２の期間４２ともに、フレーム更新期間の終了前に完了する。この実施例では、交互に変わる一対の保持期間４４，４６によって時間期間が、満たされる。一例として、図３乃至図５のアレイを用いると、第一の保持期間４４の間、行は全て０ボルトに保持され、列は全て＋５Ｖとされる。第２の保持期間４６の間、行は０ボルトを維持し、列は全て−５Ｖとされる。従って、フレームＮのアレイ書き込みの後であるが、フレームＮ＋１のアレイ書き込みの前の期間の間、逆の極性のバイアス電位が、アレイの素子にそれぞれ印加される。これらの期間の間、アレイ素子の状態は変わらないが、ディスプレイ素子に蓄積された電荷を最小にするために逆の極性の電位が印加される。

フレームＮ＋１のための次のフレーム更新期間の間、図８に示すように、この処理は繰り返される。この方法全体の種々の変形が、有利な効果のために利用されることが認められよう。例えば、２より多い保持期間が、提供されうる。図９は、逆の極性における書き込みが、フレーム毎のベースではなく、行毎のベースでなされる実施例を示す。この実施例では、図８における時間期間４０，４２がインタリーブされる。更に、変調器は、他の極性よりも一つの極性のチャージにより影響され易い。従って、本質的には、正確に等しい正及び負の書き込み時間及び保持時間が通常は最も有利である。しかしながら、ある場合においては、正及び負の極性アクチュエーション及び保持の相対的な時間期間を僅かに歪ませることが有益であるかもしれない。従って、一つの実施例では、書き込みサイクルと保持サイクルの時間は、電荷がバランスアウトできるように調整することができる。典型的な実施例では、純粋に例示及び計算の容易さのために選択された値を用いて、電極材料が、負極の充電速度よりも２倍速い正極の充電速度を持つことができる。もしも正極書き込みサイクルｗｒｉｔｅ+が１０ｍｓであれば、負極書き込みサイクルｗｒｉｔｅ−は、補償のために２０ｍｓでありうる。従って、ｗｒｉｔｅ＋サイクルは、合計書き込みサイクルの１／３となり、ｗｒｉｔｅ−サイクルは、合計書き込みサイクルの２／３となる。同様に、保持サイクルも同様な時間比率を持つことができる。別の実施例では、電場の変化が、非線形であるかもしれない。これによって、充電又は放電の速度が時間にわたって変わりうる。この場合、サイクル時間は、非線形の充電速度及び放電速度に基づいて調整されうる。

いくつかの実施例では、ＤＣ電気中性及び一貫したヒステリシスウィンドウを保証するために、幾つかのタイミング変数が、独立してプログラムされることが可能である。これらのタイミング設定は、限定される訳ではないが、ｗｒｉｔｅ＋サイクル時間及びｗｒｉｔｅ−サイクル時間、正の保持サイクル時間及び負の保持サイクル時間、行ストローブ時間を含む。

ここで議論されたフレーム更新サイクルが、ｗｒｉｔｅ＋，ｗｒｉｔｅ−，ｈｏｌｄ＋，及びｈｏｌｄ−のセットを持つ一方、この順序を変更することが可能である。別の実施例では、サイクルの順序を、任意に置き換えることができる。また別の実施例では、別の表示更新期間に対して、異なるサイクルと、異なるサイクルの置き換えとを使用することができる。例えば、フレームＮは、ｗｒｉｔｅ＋サイクル、ｈｏｌｄ+サイクル、及びｈｏｌｄ−サイクルのみを含む一方、次のフレームＮ＋１は、ｗｒｉｔｅ−サイクル、ｈｏｌｄ＋サイクル、及びｈｏｌｄ−サイクルのみを含むことができる。別の実施例は、一つのフレーム又はフレームのシリーズについてｗｒｉｔｅ＋，ｈｏｌｄ+，ｗｒｉｔｅ−，ｈｏｌｄ−を使用し、次の一つのフレーム又は次のフレームのシリーズについてｗｒｉｔｅ−，ｈｏｌｄ−，ｗｒｉｔｅ＋，ｈｏｌｄ＋を使用できる。正極及び負極の保持サイクルの順序は、各列について独立して選択されることが可能であることも認められるであろう。この実施例では、ある列が、先ずｈｏｌｄ＋、次にｈｏｌｄ−とサイクルする一方、他の列は、先ずｈｏｌｄ−に行き、次にｈｏｌｄ＋に行く。この例では、列ドライバ回路の構成に依存して、第一の保持サイクル４４において列の半分を−５Ｖに、半分を＋５Ｖに設定し、その後、第二の保持サイクル４６において全ての列極性を、前半部に対しては＋５Ｖに、後半部に対しては−５Ｖに切り換える。

ＭＥＭＳディスプレイ素子のために定期的にリリースサイクルを含むことが有利であることも発見された。フレーム更新サイクルの幾つかの間に、一つ又は複数の行について、このリリースサイクルを実行することは有利である。このリリースサイクルは、例えば１００，０００又は１，０００，０００フレーム更新毎、あるいはディスプレイ動作の１時間毎又は数時間毎のように比較的頻繁にならないように一般に与えられる。全て又は実質的に全てのピクセルについてのこの定期的なリリースの目的は、表示されている画像の性質によって長い期間の間、連続して作動されているＭＥＭＳディスプレイ素子が、アクチュエートされた状態においてスタックする機会を減らすことである。図８に示す実施例では、例えば、期間５０は、行１の全てのディスプレイ素子を、１００，０００フレーム更新毎にリリース状態に書き込むｗｒｉｔｅ＋サイクルでありうる。期間５２、５４及び／又は６０，６２，６４に関しても、ディスプレイの全ての行に対して同じことがなされうる。これはさほど頻繁ではなく、短い期間に起こるので、リリースサイクルは、時間において広く分布し（例えば、１００，０００以上のフレーム更新毎、又はディスプレイ動作の１時間又はそれ以上毎）、ディスプレイの異なる行にわたって異なる時間に分布する。これによって、通常の観察者に対するディスプレイの視覚的外見についての知覚可能なあらゆる影響を取り除くことができる。図１０は、別の実施例を示す。ここでは、フレーム書き込みが、可変量のフレーム更新期間をとり、保持サイクル期間が、１フレームに対するディスプレイ書き込み処理の完了と、次のフレームに対するディスプレイ書き込み処理の開始との間の時間を埋めるために長さが調整される。この実施例では、例えば期間４０，４２のようなデータのフレームを書き込むための時間は、データのフレームが、先行するフレームからどのように異なるかに依存して変化しうる。図１０では、フレームＮが、完全なフレーム書き込み動作を必要としている。ここでは、アレイの全ての行がストローブされている。両方の極性においてこれを行うためには、図８及び図９に示すような時間期間４０，４２が必要となる。フレームＮ＋１の場合、この例では、アレイの行の幾つかについて画像データが同じあるので、幾つかの行のみが更新を必要とする。不変の行（例えば、図１０に示す行１と行Ｎ）は、ストローブされない。従って、行のうちのほんの幾つかしかストローブされる必要がないので、新たなデータをアレイに書き込むことは、より短い期間７０，７２しか必要としない。フレームＮ＋１の場合、保持サイクル４４，４６は、フレームＮ＋２を書き込むことが始まる前の残りの時間を埋めるように拡張される。この例では、フレームＮ＋２は、フレームＮ＋１から変わっていない。そのとき、書き込みサイクルは必要ではなく、フレームＮ＋２のための更新期間は、保持サイクル４４，４６で完全に埋められる。上述したように、例えば４サイクル、８サイクル等のように、２を超える保持サイクルを使用することができる。

図１１Ａ及び１１Ｂは、ディスプレイ装置２０４０の実施形態を説明するシステムブロック図である。ディスプレイ装置２０４０は、例えば、セルラ又は携帯電話機でありうる。しかしながら、ディスプレイ装置２０４０の同じ構成要素又はそのわずかな変形も、例えばテレビ及び携帯型メディアプレーヤのような種々のタイプのディスプレイ装置を示している。

ディスプレイ装置２０４０は、ハウジング２０４１、ディスプレイ２０３０、アンテナ２０４３、スピーカ２０４５、入力装置２０４８、及びマイクロフォン２０４６を含む。ハウジング２０４１は、一般に当業者に周知の各種の製造技術のいずれかから形成され、射出成型、及び真空形成を含む。その上、ハウジング２０４１は、限定される訳ではないが、プラスチック、金属、ガラス、ゴム、及びセラミックス、又はこれらの組み合わせを含む種々の材料から形成されることができる。一つの実施例では、ハウジング２０４１は、取り外し可能部分（図示せず）を含む。この部分は、異なる色からなるか、又は異なるロゴ、絵柄、又はシンボルを含む別の取り外し可能部品と交換することができる。

典型的なディスプレイ装置２０４０のディスプレイ２０３０は、ここに説明されたように、双安定ディスプレイを含む種々のディスプレイのうちの何れかでありうる。その他の実施例では、当該技術分野における熟練者に対して周知であるように、ディスプレイ２０３０は、上記に説明したように、例えばプラズマ、ＥＬ、ＯＬＥＤ、ＳＴＮ ＬＣＤ、又はＴＦＴ ＬＣＤのようなフラットパネルディスプレイ、若しくはＣＲＴ又はその他の真空管装置のような、非フラットパネルディスプレイを含む。しかしながら、本実施例を説明する目的のために、ディスプレイ２０３０は、ここに説明されたように、干渉変調器ディスプレイを含む。

典型的なディスプレイ装置２０４０の１つの実施例の構成要素が、図１１Ｂに模式的に図示される。図示された典型的なディスプレイ装置２０４０は、ハウジング２０４１を含む。ハウジング２０４１は、少なくとも部分的にその中に閉じ込められた付加的な構成要素を含むことができる。例えば、１つの実施例では、典型的なディスプレイ装置２０４０は、トランシーバ２０４７に接続されたアンテナ２０４３を含むネットワークインターフェース２０２７を含む。トランシーバ２０４７は、プロセッサ２０２１に接続され、プロセッサ２０２１は調整ハードウェア２０５２に接続される。調整ハードウェア２０５２は、信号を調整する（例えば、信号をフィルタする）ように構成されうる。調整ハードウェア２０５２は、スピーカ２０４５及びマイクロフォン２０４６に接続される。プロセッサ２０２１も、入力装置２０４８及びドライバコントローラ２０２９に接続される。ドライバコントローラ２０２９は、フレームバッファ２０２８に接続、及びアレイドライバ２０２２に接続される。また、アレイドライバ２０２２は、ディスプレイアレイ２０３０にも接続されている。電源２０５０は、特定の典型的なディスプレイ装置２０４０設計によって必要とされるように、全ての構成要素に電力を供給する。

ネットワークインターフェース２０２７は、アンテナ２０４３及びトランシーバ２０４７を含んでいる。これによって、典型的なディスプレイ装置２０４０は、ネットワークを介して１又は複数の装置と通信することができる。１つの実施例では、ネットワークインターフェース２０２７は、プロセッサ２０２１の要求を軽減させるためにある種の処理能力を持つことができる。アンテナ２０４３は、信号を送受信するために当該技術分野における熟練者に公知の何れかのアンテナである。１つの実施例では、アンテナは、ＩＥＥＥ８０２．１１（ａ），（ｂ），又は（ｇ）を含む、ＩＥＥＥ８０２．１１規格にしたがってＲＦ信号を送信し、受信する。他の１つの実施例では、アンテナは、ブルートゥース（BLUETOOTH）規格にしたがってＲＦ信号を送信し、受信する。セルラ電話機の場合、アンテナは、ＣＤＭＡ、ＧＳＭ、ＡＭＰＳ若しくは無線セル電話ネットワーク内で通信するために使用されるその他の公知の信号を受信するように設計される。トランシーバ２０４７は、アンテナ２０４３から受信された信号を前処理する。これによって、信号が受信され、プロセッサ２０２１によってさらに操作されるようになる。トランシーバ２０４７は、また、プロセッサ２０２１から受信された信号を処理する。これによって、信号はアンテナ２０４３を経由して、典型的なディスプレイ装置２０４０から送信されるようになる。

代替実施例では、トランシーバ２０４７は、受信機によって置き換えることが可能である。更に別の代替実施例では、ネットワークインターフェース２０２７は、画像ソースによって置き換えられることができる。画像ソースは、プロセッサ２０２１に送られるべき画像データを記憶又は生成することができる。例えば、画像ソースは、画像データを含むディジタルビデオディスク（ＤＶＤ）又はハードディスクドライブであるか、あるいは画像データを生成するソフトウェアモジュールでありうる。

プロセッサ２０２１は、典型的なディスプレイ装置２０４０の全体動作を制御する。プロセッサ２０２１は、ネットワークインターフェース２０２７又は画像ソースからの圧縮画像データのようなデータを受信し、このデータを、そしてデータを、生の画像データ、又は生の画像データに用意に処理できるフォーマットに処理する。プロセッサ２０２１は、その後、この処理されたデータをドライバコントローラ２０２９へ、又は記憶するためにフレームバッファ２０２８へ送る。生のデータは、一般に、画像の内の各位置における画像特性を識別する情報を称する。例えば、そのような画像特性は、色彩、彩度、及びグレースケールレベルを含むことができる。

１つの実施例では、プロセッサ２０２１は、マイクロコントローラ、ＣＰＵ、若しくは論理ユニットを含み、典型的なディスプレイ装置２０４０の動作を制御する。調整ハードウェア２０５２は、スピーカ２０４５に信号を送信するために、及びマイクロフォン２０４６から信号を受信するために、増幅器及びフィルタを含む。調整ハードウェア２０５２は、典型的なディスプレイ装置２０４０内部のディスクリートな構成要素、若しくは、プロセッサ２０２１又はその他の構成要素の内部に組み込まれることができる。

ドライバコントローラ２０２９は、プロセッサ２０２１により発生された生の画像データをプロセッサ２０２１から直接又はフレームバッファ２０２８からのいずれかで取得し、アレイドライバ２０２２への高速送信に適切であるように生の画像データを再フォーマット化する。具体的には、ドライバコントローラ２０２９は、生の画像データを、ラスタ状のフォーマットを有するデータフローに再フォーマットする。これによって、データフローは、ディスプレイアレイ２０３０全体をスキャニングするために適した時間順を有するようになる。そして、ドライバコントローラ２０２９は、フォーマットされた情報をアレイドライバ２０２２へ送る。ＬＣＤコントローラのような、ドライバコントローラ２０２９が、スタンドアローンの集積回路（ＩＣ）としてシステムプロセッサ２０２１に良く関連付けられるが、そのようなコントローラは、多くの方法で実現することができる。これらは、ハードウェアとしてプロセッサ２０２１に搭載されたり、ソフトウェアとしてプロセッサ２０２１に搭載されたり、あるいはアレイドライバ２０２２を備えたハードウェアに完全に統合されうる。

一般に、アレイドライバ２０２２は、フォーマット化された情報をドライバコントローラ２０２９から受信し、ディスプレイのピクセルのｘ−ｙ行列から到来する数百本、ときには数千本のリード線に毎秒何回も適用される波形のパラレルセットに、ビデオデータを何度も再フォーマットする。

１つの実施例では、ドライバコントローラ２０２９、アレイドライバ２０２２、及びディスプレイアレイ２０３０は、ここに説明されたいずれのタイプのディスプレイに対しても適切である。例えば、１つの実施例では、ドライバコントローラ２０２９は、従来型のディスプレイコントローラ又は双安定ディスプレイコントローラ（例えば、干渉変調器コントローラ）である。別の実施例では、アレイドライバ２０２２は、従来型のドライバ又は双安定ディスプレイドライバ（例えば、干渉変調器ディスプレイ）である。１つの実施例では、ドライバコントローラ２０２９は、アレイドライバ２０２２と統合される。そのような実施例は、例えば携帯電話、時計、及びその他の小面積ディスプレイのような高度に集積されたシステムにおいて一般的である。更に別の実施例では、ディスプレイアレイ２０３０は、典型的なディスプレイアレイ又は双安定ディスプレイアレイ（例えば、干渉変調器のアレイを含んでいるディスプレイ）である。

入力装置２０４８は、典型的なディスプレイ装置２０４０の動作をユーザが制御することを可能にする。１つの実施例では、入力装置２０４８は、クワーティ（ＱＷＥＲＴＹ）キーボード又は電話キーパッドのようなキーパッド、ボタン、スイッチ、接触感応スクリーン、感圧又は感熱膜を含む。１つの実施例では、マイクロフォン２０４６は、典型的なディスプレイ装置２０４０のための入力装置である。マイクロフォン２０４６がこの装置にデータを入力するために使用される時、典型的なディスプレイ装置２０４０の動作を制御するために、ユーザによって音声命令が与えられる場合がある。

電源２０５０は、当該技術分野において周知のような各種のエネルギー貯蔵装置を含むことができる。例えば、１つの実施例では、電源２０５０は、例えばニッケル−カドミウム電池又はリチウムイオン電池のような、充電可能な電池である。別の実施例では、電源２０５０は、キャパシタ、若しくはプラスチック太陽電池、及びソーラーセル塗料を含む太陽電池や、キャパシタ、あるいは回復可能なエネルギー源である。別の実施例では、電源２０５０は、壁のコンセントから電力を受け取るように構成される。

いくつかの実施では、上述したように、制御プログラム能力が、電子表示システム内の幾つかの位置に配置することができるドライバコントローラ内に常駐する。いくつかの場合では、制御プログラム能力が、アレイドライバ２０２２内に常駐する。当該技術における熟練者であれば、上述した最適化が、任意の数のハードウェア及び／又はハードウェア構成要素の中に、種々の構成で実施されうることを認識するであろう。当該技術分野における熟練者であれば、多くのかつ種々の変形が、本発明の精神から逸脱することなくなされうることが理解されよう。従って、本発明の態様は、説明のみのものであり、本発明の範囲を制限することを意図していないことが明確に理解されるべきである。

図１は、干渉変調器ディスプレイの一つの実施例の一部を示す等測図であり、第一の干渉変調器の可動反射層がリリース位置にあり、第二の干渉変調器の可能反射層がアクチュエートされた位置にある。 図２は、３×３の干渉変調器ディスプレイを組み込んだ電子装置の一つの実施例を示すシステムブロック図である。 図３は、図１に示す干渉変調器の一つの典型的な実施例における印加電圧に対する可動ミラー位置の図である。 図４は、干渉変調器ディスプレイを駆動するために使用される行電圧と列電圧のセットを示す図である。 図５Ａは、ディスプレイデータのフレームを、図２に示す３×３干渉変調器ディスプレイに書き込むために使用される行信号及び列信号のための一つの典型的なタイミング図を示す。 図５Ｂは、ディスプレイデータのフレームを、図２に示す３×３干渉変調器ディスプレイに書き込むために使用される行信号及び列信号のための一つの典型的なタイミング図を示す。 図６Ａは、図１に示す装置の断面図である。 図６Ｂは、干渉変調器の代替実施例を示す断面図である。 図６Ｃは、干渉変調器の別の代替実施例を示す断面図である。 図７は、異なるディスプレイデータのフレームへの逆の書き込み極性の印加を示すタイミング図である。 図８は、本発明の第一の実施例におけるフレーム更新期間の間の書き込みサイクル及び保持サイクルを示すタイミング図である。 図９は、本発明の第一の実施例におけるフレーム更新期間の間の書き込みサイクル及び保持サイクルを示すタイミング図である。 図１０は、フレーム更新期間の間の可変長書き込みサイクル及び保持サイクルを示すタイミング図である。 図１１Ａは、複数の干渉変調器を備えたビジュアルディスプレイ装置の実施例を示すシステムブロック図である。 図１１Ｂは、複数の干渉変調器を備えたビジュアルディスプレイ装置の実施例を示すシステムブロック図である。

Claims (50)

1. ＭＥＭＳディスプレイ素子をアクチュエートさせる方法であって、前記ＭＥＭＳディスプレイ素子は、ＭＥＭＳディスプレイ素子のアレイの一部からなっており、前記方法は、
   ディスプレイ書き込み処理の第一の部分の間、第一の極性の電位差を用いて、ディスプレイデータを、前記ＭＥＭＳディスプレイ素子に書き込むことと、
   前記ディスプレイ書き込み処理の第二の部分の間、前記第一の極性と逆の極性を持つ電位差を用いて、前記ディスプレイデータを、前記ＭＥＭＳディスプレイ素子に再び書き込むことと、
   前記ディスプレイ書き込み処理の第三の部分の間、前記第一の極性を持つ第一のバイアス電位を、前記ＭＥＭＳディスプレイ素子に印加することと、
   前記ディスプレイ書き込み処理の第四の部分の間、前記逆の極性を持つ第二のバイアス電位を、前記ＭＥＭＳディスプレイ素子に印加することと
   を備える。
2. 請求項１に記載の方法において、前記ディスプレイ書き込み処理の前記第一の部分は、ディスプレイデータの第一のフレームを、前記ＭＥＭＳディスプレイ素子のアレイに書き込むことを含み、前記ディスプレイ書き込み処理の前記第二の部分は、ディスプレイデータの前記第一のフレームを、前記ＭＥＭＳディスプレイ素子のアレイに再び書き込むことを含む。
3. 請求項２に記載の方法において、前記ディスプレイ書き込み処理の前記第三及び第四の部分は、前記再び書き込むことの後に、ディスプレイデータの前記第一のフレームを保持することを含む。
4. 請求項３に記載の方法において、前記書き込むこと、再び書き込むこと、第一のバイアス電圧を印加すること、及び第二のバイアス電圧を印加することを用いて、ディスプレイデータの第二のフレームを書き込むことを更に備える。
5. 請求項１に記載の方法において、前記ディスプレイ書き込み処理の前記第一の部分は、ディスプレイデータの第一の行を、前記ＭＥＭＳディスプレイ素子のアレイに書き込むことを含み、前記ディスプレイ書き込み処理の前記第二の部分は、ディスプレイデータの前記第一の行を、前記ＭＥＭＳディスプレイ素子のアレイに再び書き込むことを含む。
6. 請求項５に記載の方法において、前記ディスプレイ書き込み処理の前記第三及び第四の部分は、前記再び書き込むことの後に、ディスプレイデータの前記第一の行を保持することを備える。
7. 請求項６に記載の方法において、前記書き込むこと、再び書き込むこと、第一のバイアス電圧を印加すること、及び第二のバイアス電圧を印加することを用いて、ディスプレイデータの第二の行を書き込むことを更に備える。
8. 請求項１に記載の方法において、前記ディスプレイ書き込み処理の前記第一、第二、第三、及び第四の部分はそれぞれ、ディスプレイデータのフレームがディスプレイシステムによって取得されるレートの逆数によって定義される時間期間のおおよそ１／４からなる。
9. 請求項１に記載の方法において、前記第一の部分と前記第二の部分とは合わせて、ディスプレイデータのフレームがディスプレイシステムによって取得されるレートの逆数によって定義される時間期間の１／２未満である。
10. 請求項１に記載の方法において、前記第一の部分は、第一の時間期間続き、前記第二の部分は、第二の時間時間続く。
11. 請求項１０に記載の方法において、前記第１の時間期間と前記第２の時間期間とは異なっている。
12. 請求項１１に記載の方法において、前記第１及び第２の時間期間は、極性に依存する誘電体充電レートに少なくとも部分的に基づいて決定される。
13. ＭＥＭＳディスプレイ素子のアレイ上のディスプレイデータのフレームを維持する方法であって、ディスプレイデータのフレームがディスプレイシステムによって取得されるレートの逆数によって少なくとも部分的に定義された時間期間の間、ほぼ等しい逆極性のバイアス電圧を前記ＭＥＭＳディスプレイ素子に交互に印加することを備える。
14. 請求項１３に記載の方法において、前記時間の期間の各々は、１／（２ｆ）に実質的に等しく、ｆは、定義されたフレームリフレッシュサイクルの頻度である。
15. 請求項１３に記載の方法において、前記時間の期間の各々は、１／（４ｆ）に実質的に等しく、ｆは、定義されたフレームリフレッシュサイクルの頻度である。
16. ディスプレイデータのフレームを、ＭＥＭＳディスプレイ素子のアレイに、定義されたフレーム更新期間毎に１フレームの割合で書き込む方法であって、
    ディスプレイデータを前記ＭＥＭＳディスプレイ素子に書き込むことであって、前記書き込むことには、前記フレーム更新期間よりも短い時間を要することと、
    極性を交互に変えながらバイアス電位のシリーズを、前記フレーム更新期間の残りについて、前記ＭＥＭＳディスプレイ素子に印加することと
    を備える。
17. 請求項１６に記載の方法において、前記シリーズは、前記フレーム更新期間の残りのおおよそ半分の間、第一の極性を加えることと、前記フレーム更新期間のおおよそ半分の間、第二の逆の極性を加えることとからなる。
18. フレーム更新レートで画像を表示するように構成されたＭＥＭＳディスプレイ装置であって、前記フレーム更新レートはフレーム更新期間を定義しており、前記ディスプレイ装置は、極性バランスしたバイアス電圧のシーケンスを、少なくとも１フレーム更新期間の部分についてＭＥＭＳディスプレイアレイの実質的に全ての列に印加するように構成された列ドライバ回路を備え、前記部分は、第一のフレームに対するフレーム書き込み処理を完了することと、次に続くフレームに対するフレーム書き込み処理を開始することとの間の残り時間によって定義される。
19. 請求項１８に記載のＭＥＭＳディスプレイ装置において、前記ドライバ回路は、前記フレーム更新期間の部分の間、前記ディスプレイアレイの実質的に全ての列に同じ電圧を印加するように構成されている。
20. 請求項１８に記載の装置において、
    ディスプレイと、
    前記ディスプレイと電気的に通信するプロセッサであって、画像データを処理するように構成されたプロセッサと、
    前記プロセッサと電気的に通信するメモリ装置と
    を更に備える。
21. 請求項２０に記載の装置において、前記ドライバ回路は、少なくとも一つの信号を前記ディスプレイに送るように構成されている。
22. 請求項２１に記載の装置において、
    前記画像データの少なくとも一部を前記ドライバ回路に送るように構成されたコントローラを更に備える。
23. 請求項２０に記載の装置において、
    前記画像データを前記プロセッサに送るように構成された画像ソースモジュールを更に備える。
24. 請求項２３に記載の装置において、前記画像ソースモジュールは、受信機、トランシーバ、及び送信機のうちの少なくとも一つを備える。
25. 請求項２０に記載の装置において、
    入力データを受信し、前記入力データを前記プロセッサに通信するように構成された入力装置を更に備える。
26. ＭＥＭＳディスプレイを駆動する方法であって、前記ディスプレイの実質的に全てのピクセルを定期的にリリースすることを備え、前記定期的にリリースすることは、通常の観察者に対する前記ディスプレイの視覚的外見についての知覚可能な影響がないように、頻繁ではないレートで各ピクセルに対して行われる。
27. 請求項２６に記載の方法において、前記頻繁ではないレートは、１時間のディスプレイ使用毎に１回よりも遅いレートである。
28. 請求項２６に記載の方法において、前記頻繁ではないレートは、画像データが１００，０００回表示されたフレーム毎に１回よりも遅いレートである。
29. ＭＥＭＳディスプレイ装置であって、
    複数のピクセルを有する画像を表示する手段と、
    前記表示する手段の実質的に全てのピクセルを定期的にリリースする手段とを備え、前記定期的にリリースすることは、通常の観察者に対する前記表示する手段の視覚的外見についての知覚可能な影響がないように、頻繁ではないレートで各ピクセルに対して行われる。
30. 請求項２９に記載のＭＥＭＳディスプレイ装置において、前記表示する手段は、複数の行と列内に配置されたディスプレイ素子のアレイを備える。
31. 請求項３０に記載のＭＥＭＳディスプレイ装置において、前記アレイは、干渉変調器を備える。
32. 請求項３０に記載のＭＥＭＳディスプレイ装置において、前記リリースする手段は、極性バランスしたバイアス電圧のシーケンスを、前記アレイの実質的に全ての列に印加するように構成された列ドライバ回路を備える。
33. 請求項３２に記載のＭＥＭＳディスプレイ装置において、前記頻繁ではないレートは、１時間のディスプレイ使用毎に１回よりも遅いレートである。
34. 請求項３２に記載のＭＥＭＳディスプレイ装置において、前記頻繁ではないレートは、画像データが１００，０００回表示されたフレーム毎に１回よりも遅いレートである。
35. 請求項３２に記載のＭＥＭＳディスプレイ装置において、
    前記アレイと電気的に通信するプロセッサであって、画像データを処理するように構成されたプロセッサと、
    前記プロセッサと電気的に通信するメモリ装置と
    を更に備える。
36. 請求項３５に記載のＭＥＭＳディスプレイ装置において、
    前記画像データの少なくとも一部を前記ドライバ回路に送るように構成されたコントローラを更に備える。
37. 請求項３５に記載のＭＥＭＳディスプレイ装置において、
    前記画像データを前記プロセッサに送るように構成された画像ソースモジュールを更に備える。
38. 請求項３７に記載のＭＥＭＳディスプレイ装置において、前記画像ソースモジュールは、受信機、トランシーバ、及び送信機のうちの少なくとも一つを備える。
39. 請求項３５に記載のＭＥＭＳディスプレイ装置において、
    入力データを受信し、前記入力データを前記プロセッサに通信するように構成された入力装置を更に備える。
40. フレーム更新レートで画像を表示するように構成されたＭＥＭＳディスプレイ装置であって、前記フレーム更新レートはフレーム更新期間を定義しており、前記ディスプレイ装置は、
    画像を表示する手段と、
    極性バランスしたバイアス電圧のシーケンスを、少なくとも１フレーム更新期間の部分に対して前記表示する手段に印加する手段とを備え、前記部分は、第一のフレームに対するフレーム書き込み処理を完了することと、次に続くフレームに対するフレーム書き込み処理を開始することとの間の残り時間によって定義される。
41. 請求項４０に記載のＭＥＭＳディスプレイ装置において、前記表示する手段は、複数の行と列内に配置されたＭＥＭＳ素子のアレイを備える。
42. 請求項４１に記載のＭＥＭＳディスプレイ装置において、前記アレイは干渉変調器を備える。
43. 請求項４１に記載のＭＥＭＳディスプレイ装置において、前記印加する手段は、ドライバ回路である。
44. 請求項４１に記載のＭＥＭＳディスプレイ装置において、前記印加する手段は、プロセッサである。
45. 請求項４３に記載のＭＥＭＳディスプレイ装置において、前記ドライバ回路は、前記フレーム更新期間の部分の間、前記アレイの実質的に全ての列に同じ電圧を印加するように構成されている。
46. 請求項４３に記載のＭＥＭＳディスプレイ装置において、
    前記アレイと電気的に通信するプロセッサであって、画像データを処理するように構成されたプロセッサと、
    前記プロセッサと電気的に通信するメモリ装置と
    を更に備える。
47. 請求項４６に記載のＭＥＭＳディスプレイ装置において、
    前記画像データの少なくとも一部を前記ドライバ回路に送るように構成されたコントローラを更に備える。
48. 請求項４６に記載のＭＥＭＳディスプレイ装置において、
    前記画像データを前記プロセッサに送るように構成された画像ソースモジュールを更に備える。
49. 請求項４８に記載のＭＥＭＳディスプレイ装置において、前記画像ソースモジュールは、受信機、トランシーバ、及び送信機のうちの少なくとも一つを備える。
50. 請求項４６に記載のＭＥＭＳディスプレイ装置において、
    入力データを取得し、前記入力データを前記プロセッサに通信するように構成された入力装置を更に備える。

Images