JP2006086262A - プリント配線板 - Google Patents

Abstract

【課題】ＩＣ／ＬＳＩの動作安定、ノイズ抑制、実装面積等において最適なバイパスコンデンサの構成決定の手法を提供する。
【解決手段】各電源端子に対し、バイパスコンデンサをＣ１，Ｃ２，Ｃ３の３つを配置し、Ｃ１は用意できる最大の容量値のものに決定し、又、ＩＣ／ＬＳＩの電源端子から見たＩＣ／ＬＳＩの内部のインピーダンス特性において極小点となる共振周波数と、ＩＣ／ＬＳＩの電源端子から見た、概略バイパスコンデンサの定数とバイパスコンデンサの自己インダクタンスと電源ピンからバイパスコンデンサまでの配線によって概略決まるプリント配線板上の給電回路のインピーダンス特性における共振周波数を一致させるようにＣ２，Ｃ３容量値を確定することで、試行錯誤的な給電回路の最適化作業の負荷を低減させる。
【選択図】図２

Description

本発明は、プリント配線板に搭載されるＩＣ／ＬＳＩへの給電回路の設計手法及び回路設計ツールに関するものである。

従来から、プリント配線板上に実装されるＩＣ／ＬＳＩには、動作安定、ノイズ削減のためにバイパスコンデンサ等で構成された給電回路が用いられていた。

しかしながら、近年の動作速度の高速化等によって、容易に信号波形品質が劣化して所望の動作が達成できない、ＩＣ／ＬＳＩを搭載した電子機器から発生する放射ノイズが規格レベルを超えてしまい機器の出荷ができない等の問題が発生し得る状況になっている。そのため、給電回路の詳細且つ慎重な設計が重要になっている。

実際の給電回路の設計は、始めに、プリント配線板上にＩＣ／ＬＳＩの電源端子近傍にバイパスコンデンサを搭載できるランドを複数用意しておき、デフォルトとして０．１μＦのバイパスコンデンサを一個実装する。次に、デフォルト０．１μＦのバイパスコンデンサが実装された状態で実際に動作させ、例えば放射ノイズの測定において規格を超えるような周波数が観測されれば、その周波数近辺のノイズを狙って容量の小さいｐＦオーダのバイパスコンデンサをデフォルト０．１μＦのバイパスコンデンサに並列に実装する。このときの具体的な容量値の値は、バイパスコンデンサを付け替えては放射ノイズを測定する作業を所望の特性が出るまで試行錯誤的に繰り返し行うことが多かった。

従来行われることが多かった、このような試行錯誤的なバイパスコンデンサ定数決定等の給電回路設計は、非常に作業負荷が大きく、効率的な製品開発の妨げになっていた。このような課題を解決するためには、試行錯誤的ではない明確な給電回路の設計方法が必要である。

特許文献１には、給電回路における複数のバイパスコンデンサと配線をπ型フィルタとして捉え、そのバイパスコンデンサ容量と配線長とをフィルタの透過特性として評価し設計を行う手法が開示されいる。

この公報はバイパスコンデンサをフィルタとして捉えて、フィルタ特性として良好な特性を持つ構成を示すものであるが、回路構成が大きくプリント配線板上の実装面積を占有するという問題がある。波源であるＬＳＩの特性も考慮してフィルタ特性を決定すれば、所望の特性をより小さな構成で達成できる可能性がある。

又、特許文献２には、複数の電源端子を持つＩＣへの給電回路ついて、各電源端子の近傍にバイパスコンデンサを配置し、各バイパスコンデンサ間の配線間のインダクタンスは各バイパスコンデンサと電源ピン間のインダクタンスに比べて大きくなるように設計する方法が開示されている。

特開２００１−１６０７２７号公報 特開平９−０５４７８８号公報

しかしながら、この公報は、各電源端子に近接させるバイパスコンデンサの数や定数については規定していない。

そこで、本発明は、効率的な製品開発を可能にするという課題に対し、放射ノイズ低減、動作安定、配線収容性考慮した給電回路の設計手法を提供することを目的とする。

上記目的を達成するため、請求項１記載の発明は、プリント配線板上に実装された複数の電源端子を有するＬＳＩの給電回路において、各電源端子に３つのバイパスコンデンサを実装することを特徴。

請求項２記載の発明は、請求項１記載の発明において、前記３つのバイパスコンデンサは、０．１μＦ以上の容量を持つバイパスコンデンサ１つと１０００ｐＦ以下の容量を持つバイパスコンデンサ２つから成ることを特徴とする。

請求項３記載の発明は、請求項１又は２記載の発明において、ＩＣ／ＬＳＩの外部ＣＬＫ入力端子にそれぞれハイとロウの電位を与えたときに、各電源端子から見たＩＣ／ＬＳＩの内部電源のインピーダンス特性に現れる共振周波数とＩＣ／ＬＳＩの各電源端子から見た給電回路のインピーダンス特性に現れる共振周波数が、インピーダンスピークが３ｄＢ減少周波数幅以内で一致するように第２、第３のバイパスコンデンサの容量をそれぞれ決定することを特徴とする。

請求項１記載の発明は、バイパスコンデンサの３つの働きに対してそれぞれ１つバイパスコンデンサを実装することを意味している。第１の働きは、ＬＳＩの出力端子に繋がる容量性負荷やＬＳＩ内部の容量に電荷を供給するもので、この働きを担うバイパスコンデンサが１つ必要である。又、第２の働きは、ＬＳＩの放射ノイズのピーク周波数を抑制するもので、この放射ノイズピークは、ＬＳＩの電源内部インピーダンスの共振周波数に起因して発生し、又、放射ノイズの主要因である内部のクロック系回路のハイ出力時とロウ出力時の動作状態によって共振周波数も２つに変化するため、それぞれのピークに対応した２つのバイパスコンデンサが必要になる。

一般に 上記第２の働きを担うバイパスコンデンサは一個実装されることが多く、２つのピークが発生するところを１つのバイパスコンデンサで抑制しようとするために、２つのピークを同時に抑制する解に到達するまでに多くの作業負荷が発生するが、それぞれのピークに対してバイパスコンデンサを用意することで作業負荷が低減される。又、先願例で挙げた特開平９−０５４７８８号公報において、ＬＳＩが複数の電源端子を有し、各電源端子と接続される電源パターンに複数のバイパスコンデンサが実装されているが、この形態はバイパスコンデンサ間の配線のインダクタンスが大きいため、任意の電源端子からは、１つのバイパスコンデンサが実装された形態に見え、本発明の形態と異なる。

又、請求項２記載の発明によれば、バイパスコンデンサの第１の働きは、ＬＳＩの等価内部容量と各出力端子に接続された容量に電荷を供給するものであるから、第１の働きのバイパスコンデンサが必要とする容量値はそれらの合計値よりも十分に大きければ良く、一般に０．１μＦ以上であれば良いためである。又、上記第２の働きのバイパスコンデンサは、バイパスコンデンサのインピーダンスが極小となる共振を利用するものであり、一般にバイパスコンデンサの自己インダクタンスと配線インダクタンスの合計が数ｎＨであり、又、放射が問題となる周波数において共振周波数を持つためには１０００ｐＦ以下の容量値に限定される。以上のようにバイパスコンデンサの値を定めることで作業負荷の低減を図るものである。

更に、請求項３記載の発明によれば、ＬＳＩ電源端子から見た給電回路のインピーダンス特性に現れる共振周波数を、電源端子から見たＬＳＩ内部電源インピーダンスに現れる共振周波数と一致するようにバイパスコンデンサの値を定めることで、作業負荷の低減を図ることができる。

以下に本発明に係る実施の形態について図面を参照しながら説明する。

＜実施の形態１＞
図１は本発明に係る給電回路の概略の設計フローを示したものであり、このフローに沿って説明を行う。

第一の工程では、本発明が給電回路を設計すべきＬＳＩや他の部品を実装したプリント配線板を用意する。給電回路以外のＬＳＩや他の部品を実装できるようなプリント配線板の具体的な設計方法は一般的な方法によるものであるため、説明は省略する。

図２にプリント配線板の部分拡大図を示す。

本発明が対象とするＬＳＩ２０２と該ＬＳＩ２０２への給電回路を構成する各電源配線２１３，２１４と３つのバイパスコンデンサを実装するランド２０５，２０６を示している。実装ランドはバイパスコンデンサとして用いるセラミックチップコンデンサのサイズを想定して構成している。電源ラインは、ＬＳＩ電源端子２０４からバイパスコンデンサのランドを経過した後は、プリント配線板の給電システムにおけるプリント配線板内層又は表層の基幹電源配線に接続されているが、それぞれの電源端子間のインダクタンスが大きいため、バイパスコンデンサの実装ランド２０５に実装されるバイパスコンデンサと実装ランド２０６に実装されるバイパスコンデンサは電気的には分離されていると考えられ、それぞれ異なる電源端子にされていると考えられる。又、各電源端子に近傍に実装される３つのバイパスコンデンサは、電源端子に最も近い位置に最も容量値の小さいものを実装し、以下容量が大きくなるに従い遠くランドに実装するのが望ましい。本発明は、ＣＬＫ同期動作するＬＳＩを対象としているものであるため、外部ＣＬＫ入力端子２１２を有している。ＬＳＩからは信号配線２０７，２０８，１０９，２１０も引き出されており、他のＩＣ／ＬＳＩ２０３やケーブルに接続されている。

第二の工程では、外部ＣＬＫ入力端子２１２をハイ電位に固定する。ＬＳＩの外部クロックは、通常、クロックジェネレータ又は水晶発振子を用いて供給する。クロックジェネレータを用いた場合、クロックジェネレータの出力からＬＳＩのクロック入力端子までの間にダンピング抵抗を実装することが多い、又、水晶発振子においても、発振回路を構成する抵抗を実装するランドが設けられる。何れのＣＬＫ給電方法においても、図２に示す実装ランド２１１が存在し、これを利用しＣＬＫ入力端子をハイ又はロウ電位に固定可能である。ハイ電位にするために外部から電圧を供給し、又はプリント配線板上の電源システムからジャンパーで供給することが可能である。

第三、第四の工程では、第二の工程で外部ＣＬＫ入力端子をハイ電位に固定したときの、ＬＳＩの各電源端子から見た内部電源系のインピーダンス特性を測定する。第一の工程によるプリント配線板の設計において、ＬＳＩの電源端子には、バイパスコンデンサを実装するためのランド２０５，２０６が実装されており、この電源側とＧＮＤ側のランド間にインピーダンスアナライザ又はネットワークアナライザ等インピーダンスを算出できる測定器の端子を接続して測定を行う。又、このとき、計測器のＢＩＡＳ−ＴＥＥの機能を用いて計測器側からＬＳＩに対し電源を供給した状態で計測する。

図３に本実施の形態において、ＣＬＫ入力端子をハイ電位に固定した際のＬＳＩ内部電源のインピーダンス特性を示す。インピーダンスが極小となる共振現象が共振周波数ｆ１
１７０ＭＨｚで観測されている。

第五の工程では、外部ＣＬＫ入力端子をロウ電位に固定する。第二の工程と同様に、実装ランドを用いてＧＮＤとランドをジャンパーで接続する。

第六、第七の工程では、第三、第四の工程と同様の手法で、外部ＣＬＫ入力端子をロウ電位に固定したときの、各電源端子から見た内部電源系のインピーダンス特性を測定し、インピーダンス特性に現れる共振周波数を得る。

図４に本実施のの形態において外部ＣＬＫ入力端子をロウ電位に固定したときのＬＳＩ内部電源のインピーダンス特性を示す。インピーダンスが極小となる共振現象が共振周波数ｆ２
１３５ＭＨｚで観測されている。尚、第二〜第四の工程と第五〜第七の工程は順序が前後しても構わない。

第八の工程では、バイパスコンデンサＣ１の定数を決定する。図３又は図４の最も低周波側に現れている共振を抜き出して考えると、このようなインピーダンスの特性は、Ｌ（インダクタンス）−Ｃ（キャパシタンス）−Ｒ（抵抗）の直列共振によるものと考えられる。このときのインピーダンス特性は、

で表すことができる。

図５に、式１を両対数軸のグラフに示す。共振周波数ｆ０ で共振しており、共振周波数より低い周波数では右下がり、共振周波数より高い周波数では右上がりの特性を示している。この右下がりの直線近似からキャパシタンスが、右上がりの直線近似からインダクタンスが、共振周波数におけるインピーダンスの値から、抵抗成分がそれぞれ求まる。この手法により図３及び図４において、ＤＣ的な容量成分は、それぞれ５５ｐＦと１０５ｐＦと求まる。故に本ＬＳＩがクロック１周期分のスイッチングを行うのに対して、およそこの合計である１６０ｐＦの容量に駆動電圧を乗じた電荷を必要とするものである。プリント配線板上のバイパスコンデンサＣ１は、動作に必要な電荷を供給するためのものであって、少なくとも、この場合は１６０ｐＦよりも充分に大きい１６００ｐＦ以上の容量に設定すれば良い。本目的のバイパスコンデンサＣ１は、チップセラミックコンデンサを使った場合、容量値が大きいほど良いが、概ね０．１ｐＦ以上であれば良い。

第九、第十の工程では、ＬＳＩの各電源端子からみた給電回路のインピーダンス特性が、第四の工程で導出したｆ１とｆ２なる共振周波数を同時に持つようにバイパスコンデンサＣ２，Ｃ３の値を決定するものである。

図６にＬＳＩの内部電源回路６０２とプリント配線板上の給電回路６０１の等価回路を示す。

ＬＳＩの内部電源回路は、インピーダンス６１０と電流源６１１で等価的に表現できる。第三と第六の工程で測定したインピーダンス特性は、この内部インピーダンスに相当する。内部インピーダンスの共振周波数において、該周波数の高周波電流が強く流れ、それがＬＳＩ外部に漏れ出て放射ノイズの原因となる。ＣＬＫ入力端子のハイ／ロウの電位レベルの違いにより、この内部インピーダンスが変化し、共振周波数も変化する。故にＣＬＫ入力端子の電位状態で、放射ノイズの原因になり易い周波数が変化することを示している。

本発明は、このＣＬＫ端子の電位状態によって異なる放射ノイズが発生し易い２つの周波数に着目し、同じ周波数でプリント配線板上の給電回路のインピーダンス特性にも共振を持つように、バイパスコンデンサの値を設定することでノイズの抑制を図るものである。バイパスコンデンサの等価回路６０３は、バイパスコンデンサの容量値６０４，６０５とバイパスコンデンサの形状で決定される自己インダクタンス６０６，６０７と自己抵抗６０８，６０９によって表わせるが、給電回路中における共振周波数は、バイパスコンデンサのキャパシタンスとバイパスコンデンサの自己インダクタンスとＬＳＩ電源端子−バイパスコンデンサ間の配線６１４でおおよそ決められる。又、ＬＳＩ電源端子−バイパスコンデンサ間の配線は、第一の工程でプリント配線板自体の設計が終った時点で確定する。

よって、変更できるパラメータは、バイパスコンデンサの容量のみとなる。電源端子からバイパスコンデンサまでの配線６１４のインダクタンスは、バイパスコンデンサの特性を悪化させることが知られており、通常できるだけ短く配線設計されるが、Ｖｉａホールのインダクタンスや、バイパスコンデンサが実装できるＬＳＩ極近傍の実装禁止領域外まで引き出すためのインダクタンス等で数ｎＨのインダクタンスが付いてしまう。キャパシタンスＣとインダクタンスＬによる直列共振周波数は以下の式で決定される。

故に、数ｎＨの配線インダクタンスに対し、共振周波数をＬＳＩ内部の電源インピーダンスの共振が現れる１０〜５００ＭＨｚ以内に共振周波数を発生させるバイパスコンデンサの値はおよそ１０００ｐＦ以下に限定される。

このような方法で第四、第七の工程でそれぞれ求めたｆ１，ｆ２と同じ共振周波数を給電回路に持つようにＣ２，Ｃ３の容量値を決定する。

図７に本手法で求めた給電回路のインピーダンス特性を示す。

このときの容量値はＣ１が１μＦ、Ｃ２が２７０ｐＦ、Ｃ３が３６０ｐＦである。概略Ｃ２が作る共振周波数ｆｃ２は共振周波数ｆ１と、ｆｃ２共振のインピーダンス３ｄＢ上昇周波数幅６ＭＨｚ以内で一致している。同様にＣ３が作る共振周波数ｆｃ３は共振周波数ｆ２とｆｃ３共振のインピーダンス３ｄＢ上昇周波数幅５ＭＨｚ以内で一致している。

このようにして、バイパスコンデンサを図２に示した実装ランド２０５，２０６に電源端子に近い側から２７０ｐＦ、３６０ｐＦ、１μＦと実装するように給電回路が決定される。

以上の工程を経ることで、測定の作業負荷はあるものの、従来の試行錯誤的なバイパスコンデンサの定数決定作業に比較して格段に少ない作業負荷で、ＩＣ／ＬＳＩの特性も考慮した最小構成の給電回路が設計できる。

本発明の給電回路の設計手法を表わすフローチャートである。 本発明の実施形態を示す回路の部分拡大図である。 本発明の実施形態におけるＣＬＫ端子をハイ電位に固定した際のＬＳＩ内部電源インピーダンス特性を示すグラフである。 本発明の実施形態におけるＣＬＫ端子をロウ電位に固定した際のＬＳＩ内部電源インピーダンス特性を示すグラフである。 ＬＣ直列共振のインピーダンス特性を示すグラフである。 本発明の実施形態におけるＬＳＩ内部インピーダンスと給電回路のインピーダンスの関係を示す等価回路モデルである。 本発明の設計手法に基づいた給電回路のインピーダンス特性を示すグラフである。

符号の説明

２０１ プリント配線板
２０２ ＬＳＩ
２０３ ＩＣ
２０４ 電源端子
２０５ バイパスコンデンサ実装用ランド
２０６ バイパスコンデンサ実装用ランド
２０７ 信号配線
２０８ 信号配線
２０９ 信号配線
２１０ 信号配線
２１１ ダンピング抵抗
２１２ 外部ＣＬＫ入力端子
２１３ Ｖｉａホール
６０１ 給電回路部
６０２ ＬＳＩ
６０３ バイパスコンデンサ
６０４ バイパスコンデンサ キャパシタンスＣ２，Ｃ３
６０５ バイパスコンデンサ キャパシタンスＣ１
６０６ バイパスコンデンサ 自己インダクタンスＣ２，Ｃ３
６０７ バイパスコンデンサ 自己インダクタンスＣ１
６０８ バイパスコンデンサ 自己抵抗Ｃ２，Ｃ３
６０９ バイパスコンデンサ 自己抵抗Ｃ１
６１０ ＬＳＩ電源内部インピーダンス
６１１ ＬＳＩ電源等価電流源
６１２ Ｖｉａホール インダクタンス
６１３ 電源
６１４ 電源配線

Claims (3)

1. プリント配線板上に実装された複数の電源端子を有するＬＳＩの給電回路において、各電源端子に３つのバイパスコンデンサを実装することを特徴とするプリント配線板。
2. 前記３つのバイパスコンデンサは、０．１μＦ以上の容量を持つバイパスコンデンサ１つと１０００ｐＦ以下の容量を持つバイパスコンデンサ２つから成ることを特徴とする請求項１記載のプリント配線板。
3. ＩＣ／ＬＳＩの外部ＣＬＫ入力端子にそれぞれハイとロウの電位を与えたときに、各電源端子から見たＩＣ／ＬＳＩの内部電源のインピーダンス特性に現れる共振周波数とＩＣ／ＬＳＩの各電源端子から見た給電回路のインピーダンス特性に現れる共振周波数が、インピーダンスピークが３ｄＢ減少周波数幅以内で一致するように第２、第３のバイパスコンデンサの容量をそれぞれ決定することを特徴とする請求項１又は２記載のプリント配線板。

Images