JP2006080569A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2006080569A
JP2006080569A JP2005347608A JP2005347608A JP2006080569A JP 2006080569 A JP2006080569 A JP 2006080569A JP 2005347608 A JP2005347608 A JP 2005347608A JP 2005347608 A JP2005347608 A JP 2005347608A JP 2006080569 A JP2006080569 A JP 2006080569A
Authority
JP
Japan
Prior art keywords
formula
dielectric constant
insulating film
semiconductor device
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005347608A
Other languages
English (en)
Other versions
JP4232776B2 (ja
Inventor
Makoto Tsunoda
誠 角田
Eiji Nobutoki
英治 信時
Noboru Mikami
登 三上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2005347608A priority Critical patent/JP4232776B2/ja
Publication of JP2006080569A publication Critical patent/JP2006080569A/ja
Application granted granted Critical
Publication of JP4232776B2 publication Critical patent/JP4232776B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

【課題】 耐熱性に優れ、誘電率が低い絶縁膜を備えた半導体装置を提供する。
【解決手段】 半導体装置の製造方法において、下記式(1)などで示される何れかのボラジン骨格系分子を基本単位として高分子を合成する工程と、前記高分子を溶媒に溶解あるいは分散させる工程と、前記溶媒を塗布して塗膜を形成する工程と、前記塗膜を乾燥させて絶縁膜とする工程とを備える。
【化1】
Figure 2006080569

【選択図】 なし

Description

本発明は、半導体素子の層間などに用いられる絶縁膜を形成する工程を含む半導体装置の製造方法に関するものである。
半導体素子の高速化、高集積化につれて、信号遅延の問題が深刻になりつつある。信号遅延は配線の抵抗Rと配線間ならびに層間の容量Cの積で表されるものである。遅延を最小に抑えるためには、配線抵抗を低下させることと並んで、層間絶縁膜の誘電率を下げることが有効な手段である。
そこで最近では、層間絶縁膜の誘電率を低くするために、フッ素原子を導入したシリコン酸化膜(SiOF膜)で層間絶縁膜を形成することが提案されている。また、有機化合物材料は比較的、誘電率を低くすることが可能であるため、フッ素原子を導入したパリレン蒸着膜やポリイミド膜で層間絶縁膜を形成することも提案されている(柴田英毅、電子情報通信学会誌、第80巻、3号、235ページ、1997年)。
ところが、前者のSiOF膜で層間絶縁膜を形成する場合は、従来のものに比べて層間絶縁膜の誘電率が低くなるものの、誘電率が3.2〜3.5程度であり、したがって配線間の容量低減や配線の信号伝播遅延の防止等が十分に図られていない。
また、後者の有機化合物材料で層間絶縁膜を形成する場合は、ポリイミドにフッ素原子を導入した膜やアリールエーテル系高分子で誘電率2.7が達成されているがまだまだ不十分である。そしてパリレンの蒸着膜では誘電率2.4を達成できるが耐熱性が200〜300℃程度しか得られないため、半導体素子の製造プロセスに制限を加えてしまう。
また、多孔質のSiO2膜において誘電率2.0〜2.5の値が報告されているが、気孔率が高いため機械的強度(CMP研磨プロセス耐性)が弱く、また、気孔径がばらつくという問題がある。
また、これら高分子材料および多孔質SiO2膜は、従来のSiO2層間絶縁膜よりも熱伝導性が劣るため、配線温度上昇による配線寿命劣化(エレクトロマイグレーション)が懸念されている。
以上のことから、誘電率が低く、また耐熱性、機械的強度、熱伝導性に優れた層間絶縁膜の開発が切望されている。具体的には、デザインルール0.13μm〜0.10μmにおいて、機械的強度、熱伝導性がSiO2膜と同程度以上かつ誘電率2.4以下、耐熱性(熱分解温度)450℃以上が要求されている。
本発明の目的は、耐熱性に優れ、誘電率が低く、半導体素子、電気回路部品などに適用可能な低誘電率材料、この低誘電率材料を用いた半導体層間絶縁膜及び半導体装置を提供することである。
本発明に係る半導体装置の製造方法は、下記式(1)、式(2)、式(3)で示される何れかのボラジン骨格系分子を基本単位として高分子を合成する工程と、前記高分子を溶媒に溶解あるいは分散させる工程と、前記溶媒を塗布して塗膜を形成する工程と、前記塗膜を乾燥させて絶縁膜とする工程とを備えたものである。
Figure 2006080569
Figure 2006080569
Figure 2006080569
本発明によれば、低誘電率、高耐熱性の絶縁膜を備えた半導体装置が得られ、電気信号の遅延が小さくでき、デバイスの高速化に対応することができる。
本発明に係わる、無機または有機材料の分子中にボラジン骨格系分子を有する材料とは、下記式(4)で示されるボラジン(無機ベンゼンあるいはボラゾールとも呼ばれる)を基本単位にして、このボラジンを出発材料として縮合反応により合成されるものであり、合成した材料を薄膜に成膜することによって半導体層間絶縁膜に適用することができ、この半導体層間絶縁膜を適用することによって優れた半導体デバイスを製造することができる。
Figure 2006080569
本発明により耐熱化が達成できるのは、述べるまでもなく有機系高分子材料と比較して耐熱性に優れた無機高分子系材料を用いているためである。
また、本発明の材料が低誘電率化を達成できる理由は次のとおりである。
すなわち、一般に材料の誘電率εは電子分極、原子分極、配向分極、界面分極などの分極の総和で表記されるが、本発明に係わる1MHz以上の周波数の高い領域では、界面分極などの寄与はなく、また配向性を示さない材料であれば、誘電率を支配する分極としての電子分極と原子分極だけを考えれば良い。本発明は、電子分極と原子分極の両方の分極率が小さな材料を分子設計によって探索した結果、到達したものである。
すなわち、分子分極率αは、
α=α(電子分極)+α(原子分極)
とすると、分子の双極子モーメントμは電場Εと分子の基準座標qの関数として与えられ、双極子モーメントμの電場Εに対する微分から、電子分極と原子分極が下記のように評価できる。
dμ(Ε,q)/dΕ=δμ(Ε,q)/δΕ+δμ(Ε,q)/δq・δq/δΕ α(電子分極)=δμ(Ε,q)/δΕ
α(原子分極)=δμ(Ε,q)/δq・δq/δΕ
=δμ/δq (δ2E/δqδq)-1δμ/δq
=δμ/δq(κ)-1δμ/δq
このように、原子分極は分子における原子間の結合強度κ(力定数)に反比例するのである。
分極率αの具体的な計算について述べる。既に述べたように、フッ素化パリレンの誘電率ε=2.4であることから、下記の式(5)〜式(10)に示すモデル系について分子軌道計算を実施した。計算結果を表1にまとめて示す。
Figure 2006080569
Figure 2006080569
Figure 2006080569
Figure 2006080569
Figure 2006080569
Figure 2006080569
Figure 2006080569
表1の結果から明らかなように、分子分極率αは炭化水素系(式(5)、式(6)、式(7))よりもボラジン系(式(8)、式(9)、式(10))の方が小さくなっていることがわかる。つまり、ボラジン系が理論的にも小さい誘電率を示すことがわかる。各系の分子分極率比は、それぞれ
式(8)/式(5)=0.85
式(9)/式(6)=0.88
式(10)/式(7)=0.86
である。
このことは、フッ素化パリレン(式(7))の誘電率εが2.4であるので、そのボラジン系(式(10))の誘電率εが2.0〜2.1になることが予測されることを示している。
以上の計算結果から、特に本発明に適用可能な具体的な分子中にボラジン骨格系分子を有する材料としては、以下の分子中に式(11)〜式(17)を含む材料などがあげられる。
Figure 2006080569
Figure 2006080569
Figure 2006080569
Figure 2006080569
Figure 2006080569
Figure 2006080569
Figure 2006080569
本発明の低誘電率材料の作製は、例えば、「木村良晴、繊維と工業、第52巻、8号、341頁、1996年」や「Paine & Sneddon, Recent Developments in Borazine−Based Polymers, ”Inorganic and Organometallic Polymers ・”,p359,American Chemical Society,1994」などに従って行える。すなわち、ボラジンを出発原料として、これを加熱して縮合反応を行なわせる方法、あるいは一旦プレポリマを合成してプレポリマを重合する方法などにより得ることができる。
上記合成においては、ボラジン原料、ボラジン系プレポリマ、を均一に分散、溶解できる有機溶媒が使用される。例えば、メタノール、エタノール、プロパノール、ブタノール等の各種アルコール、アセトン、ベンゼン、トルエン、キシレン等である。
なお、ボラジンは空気中で自然発火するために取り扱いには注意を要するが、その重合体は熱安定性にも優れたものである。
LSI用層間絶縁膜など膜として用いる場合、基板への塗布は、スプレーコート法、ディップコート法、スピンコート法等で行われる。
低誘電率基板としてバルク体で用いる場合は、鋳型に流し込んで成形し、熱処理する。
本発明による絶縁膜は、LSI素子用層間絶縁膜、IC基板など各種電子部品に応用することができる。
本発明の耐熱低誘電率材料を以下の実施例によって具体的に説明する。
実施例1.
可溶性のポリボラジレンの合成を、Fazen等の方法(Fazen等,Polymer Preprints,Vol.32,p544,1991)を参考にして行った。すなわち、ボラジンをArガス中で、撹拌脱ガスしながら70℃でそれぞれ12、24、36、48、60、72時間加熱し、それぞれ低〜高粘性液体を得た。これをエバポレーションして、それぞれ白色粉末A〜Fを得た。サンプルA〜Fの化学構造は、下記の式(18)で表される。
Figure 2006080569
例えば、サンプルBは平均分子量(Mn)が約1,000程度であり、分子式B334である。サンプルFは平均分子量(Mn)が約3,500程度であり、分子式B333である。
サンプルA〜Fをアセトンに溶解・分散し、金を対向電極として蒸着した石英板上にスピンコート法で塗布し、塗膜を70℃で10分間乾燥(それぞれ塗膜A〜Fとする)および400℃で10分間加熱(それぞれ塗膜G〜Lとする)した後、その上に金を主電極として蒸着した。塗膜G〜Lは、分子式〜B332で部分橋架けした構造のものである。
実施例2.
Narulaらの方法(C.K.Narula,R.Schaeffer,R.T.Paine,A.K.Datye,W.F.Hammetter;J.Am.Chem.Soc.,Vol.109,p5556,1987)で合成されたポリ(アミノ−ボラジニル)の白色粉末を用い、これをアセトンに分散し、実施例1と同様にしてスピンコート法で塗布し、塗膜を70℃で10分間乾燥(塗膜Mとする)した後、実施例1と同様にしてその上に金を主電極として蒸着した。
実施例3.
Lynchの方法(A.T.Lynch,L.G.Sneddon;J.Am.Chem.Soc.,Vol.111,p6201,1989)で合成されたB−ビニルボラジンをベンゼンに溶解し、1.6mol%α,α´−アゾビスイソブチロ二トリル(AIBN)存在下、70℃で20時間加熱して、ポリ(B−ビニルボラジン)(平均分子量(Mn)が約10,000程度)のベンゼン溶液を得た。これを実施例1と同様にしてスピンコート法で塗布し、塗膜を70℃で10分間乾燥(塗膜Nとする)した後、実施例1と同様にしてその上に金を主電極として蒸着した。
実施例4.
実施例3で用いたB−ビニルボラジン:3molとスチレン:1molをベンゼンに溶解し、実施例3と同様にして、ポリ(スチレン−co−B−ビニルボラジン)(平均分子量(Mn)が約50,000程度)のベンゼン溶液を得た。これを実施例1と同様にしてスピンコート法で塗布し、塗膜を70℃で10分間乾燥(塗膜Oとする)した後、実施例1と同様にしてその上に金を主電極として蒸着した。
実施例1〜4で得た塗膜A〜Oについて25℃でインピーダンスアナライザ(ヒューレットパッカード社製:4191A)を用いて1MHzで誘電率を測定した。測定結果を表2にまとめて示す。
Figure 2006080569
実施例1〜4で得た塗膜A〜Oは、何れも誘電率2.4以下であり、これらの結果から低誘電率の基板を得ることのできることがわかった。
またこれら高分子ボラジン系化合物は何れも、1,000℃〜1,200℃に加熱して、グラファイト化することが知られている(梶原鳴雪監修、「無機高分子の応用展望」、p70、1990年)ように、450℃の耐熱性は充分に保有している。

Claims (3)

  1. 下記式(1)、式(2)、式(3)で示される何れかのボラジン骨格系分子を基本単位として高分子を合成する工程と、前記高分子を溶媒に溶解あるいは分散させる工程と、前記溶媒を塗布して塗膜を形成する工程と、前記塗膜を乾燥させて絶縁膜とする工程とを備えた半導体装置の製造方法。
    Figure 2006080569
    Figure 2006080569
    Figure 2006080569
  2. 下記式(11)〜式(17)で示される何れかのボラジン骨格系分子を基本単位として高分子を合成する工程と、前記高分子を溶媒に溶解あるいは分散させる工程と、前記溶媒を塗布して塗膜を形成する工程と、前記塗膜を乾燥させて絶縁膜とする工程とを備えた半導体装置の製造方法。
    Figure 2006080569
    Figure 2006080569
    Figure 2006080569
    Figure 2006080569
    Figure 2006080569
    Figure 2006080569
    Figure 2006080569
  3. ボラジン骨格系分子中のBあるいはNによって部分橋架けする工程を備えたことを特徴とする請求項1あるいは請求項2に記載の半導体装置の製造方法。
JP2005347608A 2005-12-01 2005-12-01 半導体装置の製造方法 Expired - Fee Related JP4232776B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005347608A JP4232776B2 (ja) 2005-12-01 2005-12-01 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005347608A JP4232776B2 (ja) 2005-12-01 2005-12-01 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP15360099A Division JP3767248B2 (ja) 1999-06-01 1999-06-01 半導体装置

Publications (2)

Publication Number Publication Date
JP2006080569A true JP2006080569A (ja) 2006-03-23
JP4232776B2 JP4232776B2 (ja) 2009-03-04

Family

ID=36159713

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005347608A Expired - Fee Related JP4232776B2 (ja) 2005-12-01 2005-12-01 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4232776B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009102234A (ja) * 2007-10-20 2009-05-14 Nippon Shokubai Co Ltd 放熱材料形成用化合物

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009102234A (ja) * 2007-10-20 2009-05-14 Nippon Shokubai Co Ltd 放熱材料形成用化合物

Also Published As

Publication number Publication date
JP4232776B2 (ja) 2009-03-04

Similar Documents

Publication Publication Date Title
JP3767248B2 (ja) 半導体装置
Zhou et al. Polyhedral oligomeric silsesquioxanes based ultralow‐k materials: the effect of cage size
JP4662718B2 (ja) 集積回路用途用の低金属多孔質シリカ誘電体
JP2003119289A (ja) 低誘電率材料の製造方法および低誘電率材料、並びにこの低誘電率材料を用いた絶縁膜および半導体装置
EP1466355A2 (en) Organic compositions
US6162743A (en) Low dielectric constant film and method thereof
EP2272068A1 (en) Low-k dielectrics obtainable by twin polymerization
Seçkin et al. Molecular design of POSS core star polyimides as a route to low-κ dielectric materials
KR101157730B1 (ko) 절연막 형성용 중합체, 절연막 형성용 조성물, 절연막 및 그것을 가지는 전자 디바이스
JP2006165540A (ja) 低誘電性メソポーラス薄膜の製造方法
JP3508629B2 (ja) 耐熱低誘電率薄膜の形成方法、その耐熱低誘電率薄膜からなる半導体層間絶縁膜及びこの半導体層間絶縁膜を用いた半導体装置
US6764718B2 (en) Method for forming thin film from electrically insulating resin composition
Kobayashi et al. Fabrication of barium titanate nanoparticles‐epoxy resin composite films and their dielectric properties
JP2005516382A (ja) 有機組成物
KR100373210B1 (ko) 유기 스페이서를 이용한 저유전 절연재료의 제조방법
Zhou et al. Linker engineering of larger POSS-based ultra-low-k dielectrics toward outstanding comprehensive properties
Tan et al. A low dielectric constant polyimide/polyoxometalate composite
JP2004533517A (ja) 有機シリケート重合体の製造方法、及びこれを利用した絶縁膜の製造方法
US7514709B2 (en) Organo-silsesquioxane polymers for forming low-k dielectrics
JP4232776B2 (ja) 半導体装置の製造方法
Hawkins et al. A sol–gel polymerization method for creating nanoporous polyimide silsesquioxane nanostructures as soft dielectric materials
US7192540B2 (en) Low dielectric constant material having thermal resistance, insulation film between semiconductor layers using the same, and semiconductor device
US7517917B2 (en) Composition for preparing nanoporous material comprising calixarene derivative
KR20010094928A (ko) 전기 절연성 박막 형성성 수지 조성물 및 이로부터의박막의 형성방법
JP2006503165A (ja) オルガノシロキサン

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080527

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080725

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080819

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081017

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20081028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081201

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111219

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4232776

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111219

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121219

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121219

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131219

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees