JP2006074967A - 高圧電源装置および画像形成装置 - Google Patents
高圧電源装置および画像形成装置 Download PDFInfo
- Publication number
- JP2006074967A JP2006074967A JP2004258493A JP2004258493A JP2006074967A JP 2006074967 A JP2006074967 A JP 2006074967A JP 2004258493 A JP2004258493 A JP 2004258493A JP 2004258493 A JP2004258493 A JP 2004258493A JP 2006074967 A JP2006074967 A JP 2006074967A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- power supply
- voltage power
- supply device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Control Or Security For Electrophotography (AREA)
- Dc-Dc Converters (AREA)
Abstract
【課題】 高圧出力値に対して広い制御幅と均一な出力リップル量が要求される高圧電源装置を、安価に実現する。
【解決手段】 高圧トランスt1と、前記高圧トランスt1の1次巻線の一端とGND間に接続されたスイッチング素子Q1と、前記スイッチング素子Q1と並列に接続された、インピーダンス素子R2と共振コンデンサC3の直列回路と、前記高圧トランスT1の2次巻線に接続された整流・平滑手段D1,C2と、前記整流・平滑手段の出力量を検知する出力量検知手段2と、前記出力量検知手段2の検知結果にもとづいて前記スイッチング素子Q1のスイッチングを制御する制御手段3と、を備えた高圧電源装置。
【選択図】 図1
【解決手段】 高圧トランスt1と、前記高圧トランスt1の1次巻線の一端とGND間に接続されたスイッチング素子Q1と、前記スイッチング素子Q1と並列に接続された、インピーダンス素子R2と共振コンデンサC3の直列回路と、前記高圧トランスT1の2次巻線に接続された整流・平滑手段D1,C2と、前記整流・平滑手段の出力量を検知する出力量検知手段2と、前記出力量検知手段2の検知結果にもとづいて前記スイッチング素子Q1のスイッチングを制御する制御手段3と、を備えた高圧電源装置。
【選択図】 図1
Description
本発明は、複写機、プリンタ等の画像形成装置における高圧電源に好適な高圧電源装置に関し、特にその出力特性の改善に関するものである。
従来の複写機、プリンタ等の静電画像形成に用いられる高圧電源装置には、高圧出力値によって高圧トランスの駆動方式を変えているものがある(特許文献1参照。)。
図10は従来の高圧電源電源装置の概略構成を示す図、図11は高圧制御用CPU1の内部ブロックを示す図である。図12は図10の高圧電源装置に用いられる高圧トランスT1の出力特性を示す図である。以下、図10〜12を参照して従来の高圧電源装置の動作について説明する。トランスT1は、出力値DC500V〜1500V程度の電圧が出力される高圧電源装置に利用されており、図10のスイッチングトランジスタQ1のパルス幅において、OFF時間Toffを固定、ON時間Tonを変化させて制御を行った場合、Tonが小さいときにはパルスのON幅の変化に対する出力電圧の変化の度合いも急で、パルスのON幅が広がるのに従って、パルスのON幅に対する出力電圧の変化が緩やかになる特性を持っている。よって、高圧出力バイアス値の出力要求幅がV1〜V3の領域を制御する場合、出力電圧がV1〜V2の領域では、出力電圧V2〜V3の領域に比べ、パルスのON幅の変化に対する出力電圧の変化も急になる。パルスON幅の変化に対する出力電圧の変化が急になれば出力電圧の出力リップルも大きくなる。
図12における出力電圧値がV1〜V3の領域において、出力リップル量に対する精度が同じように要求され、図12のような出力特性のものを高圧トランスとして使用する場合、出力制御がV2以下の範囲で制御するのが難しいので、図11のSW2により、出力値がV2〜V3の出力範囲と、V2以下の範囲で制御方式を切り替えることで、出力電圧がV2以下の範囲の制御を容易に実現できるようにしている。
まず、図12のトランス特性において、パルスのON幅の変化に対する出力電圧の変化が緩やかな出力電圧V2〜V3の範囲では従来例と同様、OFFパルス幅一定、ONパルス幅可変のPWM制御が行われる。スイッチングトランジスタQ1を断続的にスイッチングすることにより高圧トランスT1の一次巻線に印加される電圧をスイッチングする。次に前記スイッチングトランジスタQ1によってスイッチングされた電圧を前記高圧トランスT1により高電圧化して高圧トランスT1の二次巻線に出力し、この高電圧化された電圧を高圧ダイオードD1及び高圧コンデンサC2を用いて整流・平滑して高圧DC出力を生成する。なお、スイッチングトランジスタQ1はFET等の素子を用いて構成することも可能である。
高圧出力を出力量検知手段2により検出し、検知された出力量に相当する検知電圧VFBに変換して高圧制御用CPU1のFB端子へ入力する。高圧制御用CPU1のFB端子から入力された検知電圧VFBは、CPUコア10からデータバスラインを通して出力された出力目標値のデータをD/Aコンバータ7でアナログ電圧に変換された基準電圧Vrefと比較器5で比較される。この時SW2はアップダウンカウンタU/DC6の入力方向がONになり、基準電圧Vrefに対して出力電圧が高いのか低いのかを比較器5の出力信号によって判断し、出力が高い場合にはアップダウンカウンタ(以下UD/C)6は出力値を前回の出力値から1つダウンし、逆に低い場合には1つアップさせる。図8にダウンカウンタの波形を示す。UD/C6からの出力値は図中Z1、Z2、Z3…で示される。
また、SW2のON方向がUD/C6側である時は、図10のSW1がON状態を保持し、トランスT1の入力側には常にVinが入力された状態となる。
発振器9の出力はダウンカウンタ(以下D/Cと表記)8に接続され、D/C8は発振器9からの出力の周期時間S毎にUD/C6からの出力値をひとつづつ減らしていく。このカウンタ8からの出力値は比較器12に入力され、CPUコア10からデータバスラインを介して入力されたPWMのToff設定用基準データXと比較される。カウンタ8の出力に対してToff設定用基準データ値が小さい場合には、パルスはON、逆の場合はOFFすることで、Toffが常に一定、TonがTon1、Ton2、Ton3といったように可変するPWM出力が実現される。図中下方の方形波は比較器12の出力を示し、スイッチングトランジスタQ1へパルスを供給する。
また、このPWM制御方式では、安全性を考慮してパルスのON幅にリミット値を設けており、最大ON幅の時間にToffを加えた時間をTmaxとし、Tmaxのデータ設定を行っている。
図8において、YはPWMのTmax設定用基準データで、比較器11によりUD/C6からの出力値との比較が行われ、U/DC6の出力値がYであるかそれ以上の場合はリミッタがかかり、パルスのON幅がTon2より広がらないようにしている。
次に、図12のトランス特性において、パルスのON幅の変化に対する出力電圧の変化が急な、出力電圧がV2以下の範囲では、OFFパルス幅、ONパルス幅とも一定のパルスがスイッチングトランジスタQ1に供給され、比較器5の比較結果によりSW1をスイッチングしてトランスT1に入力される電力をスイッチングして出力量を制御する。スイッチングトランジスタQ1を断続的にスイッチングすることにより高圧トランスT1の一次巻線に印加される電圧をスイッチングする。次に前記スイッチングトランジスタQ1によってスイッチングされた電圧を前記高圧トランスT1により高電圧化して高圧トランスT1の二次巻線に出力し、この高電圧化された電圧を高圧ダイオードD1及び高圧コンデンサC2を用いて整流・平滑して高圧DC出力を生成する。なお、スイッチングトランジスタQ1はFET等の素子を用いて構成することも可能である。
高圧出力を出力量検知手段2により検出し、検知された出力量に相当する検知電圧VFBに変換して高圧制御用CPU1のFB端子へ入力する。高圧制御用CPU1のFB端子から入力された検知電圧VFBは、CPUコア10からデータバスラインを通して出力された出力目標値のデータをD/Aコンバータ7でアナログ電圧に変換された基準電圧Vrefと比較器5で比較される。この時SW2は図11のS_PWM出力端子側がONになり、基準電圧Vrefに対して出力電圧が高いのか低いのかを比較器5の出力レベルによって判断し、出力が高い場合にはSW1がOFFする信号、逆に低い場合にはSW1がONする信号を比較器5より出力し、高圧トランスの入力Vinをスイッチングすることにより、出力電圧値を一定に制御している。
この時アップダウンカウンタU/DC6の入力はアップ方向の信号が入力される状態を保持する構成になっており、M_PWM出力端子からは常に図8のToff設定値データX、Tmax設定値データYを出力電圧がV2以下の範囲を制御するのに最適な値に設定して、周期Tmax、ON幅Ton2、OFF幅Toffの固定パルスが出力される。
以上2つの制御方式の切り替えはCPUコア10のデータメモリ(図示せず)からD/Aコンバータに入力されるデータ値の比較によって行っても、VFBの値を比較して行っても良い。また、外部からの信号によりSW2を切り替えることも可能である。
特開2003−143845公報(第6頁、図1)
しかし、前述のように2つの制御方式の切り替える、すなわち高圧トランスの駆動方式を出力電圧値によって切り替える装置では、スイッチ素子やそれを制御する部品の点数が大幅に増加し、コストアップの要因となっていた。
本発明は、このような状況のもとでなされたもので、高圧出力値に対して広い制御幅と均一な出力リップル量が要求される高圧電源装置を、安価に実現することを課題とするものである。
前記課題を解決するため、本発明では、高圧電源装置を次の(1)のとおりに構成する。
(1)高圧トランスと、前記高圧トランスの1次巻線の一端とGND間に接続されたスイッチング素子と、前記スイッチング素子と並列に接続された、インピーダンス素子と共振コンデンサの直列回路と、前記高圧トランスの2次巻線に接続された整流・平滑手段と、前記整流・平滑手段の出力量を検知する出力量検知手段と、前記出力量検知手段の検知結果にもとづいて前記スイッチング素子のスイッチングを制御する制御手段と、を備えた高圧電源装置。
本発明によれば、高圧出力値に対して広い制御幅と均一な出力リップル量が要求される高圧電源装置を、安価に実現することができる。
以下本発明を実施するための最良の形態をより詳しく説明する。
(実施形態1)
図1は実施形態1における高圧電源装置の概略構成を示す図、図7は高圧制御用CPU3の内部ブロックを示す図である。以下、本実施例の高圧電源装置について説明する。
図1は実施形態1における高圧電源装置の概略構成を示す図、図7は高圧制御用CPU3の内部ブロックを示す図である。以下、本実施例の高圧電源装置について説明する。
実施形態1において、従来例と異なる点は、従来例において、出力電圧値により、高圧トランスの駆動方式を変えて行っているのに対し、本実施例では、高圧トランスの駆動方式は駆動パルスのOFF幅を一定とし、ON幅を変化させて出力電圧を一定に制御する1つの方式で行っていることである。これに伴い、図9におけるSW1のような入力電力制御用スイッチ素子を削除したこと、また、高圧トランスの駆動を電圧共振型の回路で行っていること、更には、共振回路を構成する共振コンデンサと高圧トランス端子との間に抵抗R2を直列に接続していることである。
なお、図1において、前述の従来例と同一部分には同一符号を付している。
電圧共振方式で高圧トランスを制御した場合、駆動パルスのON幅の変化に対する、スイッチング素子のOFF期間にスイッチング素子のコレクタ−エミッタ間に印加される電圧(以下、フライバック電圧VCEと記載)の追従性が従来例に比べ良好となる。
電圧共振方式で高圧トランスを制御した場合、駆動パルスのON幅の変化に対する、スイッチング素子のOFF期間にスイッチング素子のコレクタ−エミッタ間に印加される電圧(以下、フライバック電圧VCEと記載)の追従性が従来例に比べ良好となる。
該電圧共振方式の駆動回路を用いた場合、駆動パルスのON幅が大きい場合には図2のような波形となる。同図においてCLK1は、スイッチングトランジスタQ1のベースに入力される駆動パルスで、Hレベルが素子のON信号、Lレベルが素子のOFF信号となり、Lレベルの幅が一定のパルスである。VCEはスイッチングトランジスタQ1のコレクタ−エミッタ間に印加されるフライバック電圧で、ICはスイッチングトランジスタQ1のコレクタ電流である。このように、駆動パルスのON幅が大きい場合には、CLK1のOFF時間よりVCEの幅の方が小さいため、スイッチングトランジスタQ1のコレクタ−エミッタ間に電圧が印加されていない状態でQ1をONすることができる。
しかしながら、駆動パルスのON幅が小さい場合において、図1における共振コンデンサC3とトランスT1の間に抵抗R2を直列に接続しない場合には図3のような波形となる。図3のように、駆動パルスのON幅が小さい場合には、VCEが電位0Vレベルまで下降しない状態、すなわち、VCEの非ゼロクロス領域であるため、スイッチングトランジスタQ1のコレクタ−エミッタ間に電圧が印加された状態でQ1をONしてしまい、VCEの波形に歪みが生じてしまう。図4は図1における共振コンデンサC3とトランスT1の間に抵抗R2を直列に接続しない場合の高圧トランスの出力特性を示す。
例えば、出力電圧V1〜V3まで均一な出力リップル量が要求される場合、共振コンデンサC3とトランスT1の間に抵抗R2を直列に接続しない構成では対応できなくなってしまう。そこで、本実施例では、共振コンデンサC3とトランスT1の間に抵抗R2を直列に接続した構成している。
図5は、共振コンデンサC3とトランスT1の間に抵抗R2を直列に接続した場合の波形である。本実施例では、VCEの非ゼロクロス領域において、スイッチングトランジスタQ1のコレクタ−エミッタ間に電圧が印加された状態でQ1をONした場合、共振コンデンサC3とトランスT1の間に抵抗R2を直列に接続することで、コレクタ電流ICを抑え、VCEの波形に歪みを抑えることができる。
図6は、図1のように共振コンデンサC3とトランスT1の間に抵抗R2を直列に接続した場合の高圧トランスの出力特性を示す。
例えば、出力電圧V1〜V3まで均一な出力リップル量が要求される場合、共振コンデンサC3とトランスT1の間に抵抗R2を直列に接続した構成で図4の特性を図6ような特性に変えることが可能となる。
次に、本実施形態1の高圧電源装置の動作について説明する。
図1において、スイッチングトランジスタQ1を断続的にスイッチングすることにより高圧トランスT1の一次巻線に印加される電圧をスイッチングする。次に前記スイッチングトランジスタQ1によってスイッチングされた電圧を前記高圧トランスT1により高電圧化してT1の二次巻線に出力し、この高電圧化された電圧を高圧ダイオードD1及び高圧コンデンサC2を用いて整流・平滑して高圧DC出力を生成する。なお、スイッチングトランジスタQ1はFET等の素子を用いて構成することも可能である。
図1において、スイッチングトランジスタQ1を断続的にスイッチングすることにより高圧トランスT1の一次巻線に印加される電圧をスイッチングする。次に前記スイッチングトランジスタQ1によってスイッチングされた電圧を前記高圧トランスT1により高電圧化してT1の二次巻線に出力し、この高電圧化された電圧を高圧ダイオードD1及び高圧コンデンサC2を用いて整流・平滑して高圧DC出力を生成する。なお、スイッチングトランジスタQ1はFET等の素子を用いて構成することも可能である。
高圧出力を出力量検知手段2により検出し、検知された出力量に相当する検知電圧VFBに変換して高圧制御用CPU3のFB端子へ入力する。図7に示すように、高圧制御用CPU3のFB端子から入力された検知電圧VFBは、CPUコア10からデータバスラインを通して出力された出力目標値のデータをD/Aコンバータ7でアナログ電圧に変換された基準電圧Vrefと比較器5で比較される。基準電圧Vrefに対して出力電圧が高いのか低いのかを比較器5の出力信号によって判断し、出力が高い場合にはアップダウンカウンタ(以下UD/C)6は出力値を前回の出力値から1つダウンし、逆に低い場合には1つアップさせる。図8にダウンカウンタ8の波形を示す。UD/C6からの出力値は図中Z1、Z2、Z3…で示される。発振器9の出力はダウンカウンタ(以下D/C)8に接続され、D/C8は発振器9からの出力の周期時間S毎にUD/C6からの出力値をひとつづつ減らしていく。このカウンタ8からの出力値は比較器12に入力され、CPUコア10からデータバスラインを介して入力されたPWMのToff設定用基準データXと比較される。カウンタ出力に対してToff設定用基準データ値が小さい場合には、パルスはON、逆の場合はOFFすることで、Toffが常に一定、TonがTon1、Ton2、Ton3といったように可変するPWM出力が実現される。図中下方の方形波は比較器12の出力を示し、スイッチングトランジスタQ1へパルスを供給する。
また、このPWM制御方式では、安全性を考慮してパルスのON幅にリミット値を設けており、最大ON幅の時間にToffを加えた時間をTmaxとし、Tmaxのデータ設定を行っている。
図8において、YはPWMのTmax設定用基準データで、比較器11によりUD/C6からの出力値との比較が行われ、U/DC6の出力値がYであるかそれ以上の場合はリミッタがかかり、パルスのON幅がTon2より広がらないようにしている。
以上説明したように、実施形態1によれば、高圧出力値に対して広い制御幅と均一な出力リップル量を一つの制御方式で安価に実現することができる。なお、実施形態1では、スイッチングトランジスタQ1のコレクタ電流を抵抗で抑制しているが、抵抗に限らず、電流を抑制できる適宜のインピーダンス素子(回路を含む)を用いることができる。また、実施例は、出力電圧を制御する例であるが、出力電流を検知し、出力電流を制御することもできる。また、図7に示すCPUの構成の一部或いは全部をIC化することができる。
(実施形態2)
図9は実施形態2における高圧電源装置の概略構成を示す図であるである。本実施形態2において、実施形態1と異なる点は、実施形態1が共振コンデンサC3とトランスT1の間に抵抗R2のみを直列に接続しているのに対し、実施形態2では、共振コンデンサC3とトランスT1の間に、トランスT1とダイオードのカソード端子、共振コンデンサC3とアノード端子が接続されたダイオードを備えたことである。
図9は実施形態2における高圧電源装置の概略構成を示す図であるである。本実施形態2において、実施形態1と異なる点は、実施形態1が共振コンデンサC3とトランスT1の間に抵抗R2のみを直列に接続しているのに対し、実施形態2では、共振コンデンサC3とトランスT1の間に、トランスT1とダイオードのカソード端子、共振コンデンサC3とアノード端子が接続されたダイオードを備えたことである。
その他については実施形態1と同様なので、実施形態1の説明を援用し、ここでの説明を省略する。
なお、図9において、前述の従来例と同一部分には同一符号を付している。
実施形態2では、図3か図5のように駆動パルスのON幅が小さい場合において、スイッチングトランジスタQ1のコレクタ−エミッタ間に電圧が印加された状態でスイッチングトランジスタQ1をONした場合は、コレクタ電流ICを抑え、VCEの波形に歪みを抑えることができる。また、スイッチングトランジスタQ1のターン時にはダイオードを通して共振コンデンサC3に電荷がチャージされるので、ターンオフ時に抵抗R2に流れる電流によるロス分を削減し、抵抗の発熱を抑えることが可能となる。
実施形態2では、図3か図5のように駆動パルスのON幅が小さい場合において、スイッチングトランジスタQ1のコレクタ−エミッタ間に電圧が印加された状態でスイッチングトランジスタQ1をONした場合は、コレクタ電流ICを抑え、VCEの波形に歪みを抑えることができる。また、スイッチングトランジスタQ1のターン時にはダイオードを通して共振コンデンサC3に電荷がチャージされるので、ターンオフ時に抵抗R2に流れる電流によるロス分を削減し、抵抗の発熱を抑えることが可能となる。
2 出力量検知手段
3 高圧制御用CPU
C3 共振コンデンサ
Q1 スイッチング素子
R2 抵抗
T1 高圧トランス
3 高圧制御用CPU
C3 共振コンデンサ
Q1 スイッチング素子
R2 抵抗
T1 高圧トランス
Claims (5)
- 高圧トランスと、前記高圧トランスの1次巻線の一端とGND間に接続されたスイッチング素子と、前記スイッチング素子と並列に接続された、インピーダンス素子と共振コンデンサの直列回路と、前記高圧トランスの2次巻線に接続された整流・平滑手段と、前記整流・平滑手段の出力量を検知する出力量検知手段と、前記出力量検知手段の検知結果にもとづいて前記スイッチング素子のスイッチングを制御する制御手段と、を備えたことを特徴とする高圧電源装置。
- 請求項1に記載の高圧電源装置において、
前記インピーダンス素子に並列にダイオードを接続したことを特徴とする高圧電源装置。 - 請求項1または2に記載の高圧電源装置において、
前記インピーダンス素子は抵抗であることを特徴とする高圧電源装置。 - 請求項1ないし3のいずれかに記載の高圧電源装置において、
前記制御手段は、IC化されていることを特徴とする高圧電源装置。 - 請求項1ないし3のいずれかに記載の高圧電源装置を、静電画像形成のための高圧電源としたことを特徴とをする画像形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004258493A JP2006074967A (ja) | 2004-09-06 | 2004-09-06 | 高圧電源装置および画像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004258493A JP2006074967A (ja) | 2004-09-06 | 2004-09-06 | 高圧電源装置および画像形成装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006074967A true JP2006074967A (ja) | 2006-03-16 |
Family
ID=36154954
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004258493A Withdrawn JP2006074967A (ja) | 2004-09-06 | 2004-09-06 | 高圧電源装置および画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006074967A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130287415A1 (en) * | 2012-04-25 | 2013-10-31 | Kyocera Document Solutions Inc. | Developing device, image forming apparatus, and method for changing duty ratio |
-
2004
- 2004-09-06 JP JP2004258493A patent/JP2006074967A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130287415A1 (en) * | 2012-04-25 | 2013-10-31 | Kyocera Document Solutions Inc. | Developing device, image forming apparatus, and method for changing duty ratio |
US8929756B2 (en) * | 2012-04-25 | 2015-01-06 | Kyocera Document Solutions Inc. | Developing device, image forming apparatus, and method for changing duty ratio |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5729989B2 (ja) | スイッチング電源、及び、スイッチング電源を搭載した画像形成装置 | |
US9954450B2 (en) | Control circuit, control method and primary-controlled flyback converter using the same | |
JP5453508B2 (ja) | 効率的軽負荷動作を有する分離フライバックコンバータ | |
JP4468011B2 (ja) | スイッチング電源及び画像形成装置 | |
JP5950635B2 (ja) | 電源装置及び画像形成装置 | |
KR101248910B1 (ko) | 스위칭 모드 전원공급장치, 이를 구비한 화상형성장치 및이의 구동 방법 | |
US20090201705A1 (en) | Energy converting apparatus, and semiconductor device and switching control method used therein | |
US9106148B2 (en) | Power supply apparatus and image forming apparatus | |
JP2007295761A (ja) | スイッチング電源装置 | |
JP2008533960A (ja) | スイッチトモード電力変換装置及びその動作方法 | |
JP2005210759A (ja) | 共振型スイッチング電源装置 | |
JP2016052161A (ja) | 電流共振型電源装置 | |
US10536085B2 (en) | Power supply apparatus and image forming apparatus | |
JP2009159721A (ja) | スイッチング電源装置および二次側制御回路 | |
WO2022169487A1 (en) | Peak current mode control for buck-boost regulators | |
JP2004201385A (ja) | Dc/dcコンバータ回路 | |
JP3568870B2 (ja) | コンバータ | |
JP2017163788A (ja) | 電源装置および画像形成装置 | |
JP2003299354A (ja) | フライバックコンバータの同期整流回路 | |
JP2013251979A (ja) | 電源装置及び画像形成装置 | |
CN110768533B (zh) | 电源控制器与相关的控制方法 | |
JP2006074967A (ja) | 高圧電源装置および画像形成装置 | |
JP4384161B2 (ja) | 電源装置 | |
JP2008079488A (ja) | 直流変換装置 | |
JP4763055B2 (ja) | オフ時間変調を有して一次側制御電源の効率を改善するスイッチング制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20071106 |