JP2006073567A - 固体撮像素子及びそのレイアウト方法 - Google Patents
固体撮像素子及びそのレイアウト方法 Download PDFInfo
- Publication number
- JP2006073567A JP2006073567A JP2004251540A JP2004251540A JP2006073567A JP 2006073567 A JP2006073567 A JP 2006073567A JP 2004251540 A JP2004251540 A JP 2004251540A JP 2004251540 A JP2004251540 A JP 2004251540A JP 2006073567 A JP2006073567 A JP 2006073567A
- Authority
- JP
- Japan
- Prior art keywords
- well
- concentration diffusion
- contact
- region
- high concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
【課題】 ウェルコンタクトの配置スペースを縮小でき、画素の微細化や特性の向上に寄与する。
【解決手段】 同一のウェル領域に例えば4つ1組で画素を設け、各画素に対応して4つの高濃度拡散領域部とウェルコンタクト(コンタクトプラグ)を設ける場合、4つのウェルコンタクトの中心を高濃度拡散領域部の中心に対して互いに異なる4方向に意図的にずらした状態でレイアウトする。この場合、4つのウェルコンタクトのずれ量は、合わせずれがない状態で、各コンタクトプラグと高濃度拡散領域部との接続面積が所望のコンタクト抵抗を得るための最小面積以上(例えばコンタクトプラグの断面の1/4の面積以上)になるように設定する。
【選択図】 図1
【解決手段】 同一のウェル領域に例えば4つ1組で画素を設け、各画素に対応して4つの高濃度拡散領域部とウェルコンタクト(コンタクトプラグ)を設ける場合、4つのウェルコンタクトの中心を高濃度拡散領域部の中心に対して互いに異なる4方向に意図的にずらした状態でレイアウトする。この場合、4つのウェルコンタクトのずれ量は、合わせずれがない状態で、各コンタクトプラグと高濃度拡散領域部との接続面積が所望のコンタクト抵抗を得るための最小面積以上(例えばコンタクトプラグの断面の1/4の面積以上)になるように設定する。
【選択図】 図1
Description
本発明は、半導体基板に形成したウェル領域に光電変換素子を設けるとともに、このウェル領域の電位を安定化させるためのウェルコンタクトを設けた固体撮像素子及びそのレイアウト方法に関する。
従来、この種の固体撮像素子では、シリコン基板に設けたウェル領域中に光電変換素子(フォトダイオード)を含む複数の画素を2次元方向に配列した画素アレイ部を有する構成において、ウェル領域の電位を安定化するために、画素アレイ部内のウェル領域上にコンタクトプラグを配置して基準電位を印加することが知られている(例えば特許文献1参照)。なお、このようなウェル領域に対するコンタクトをウェルコンタクトというものとする。
このようなウェルコンタクトを設けた固体撮像素子の場合、ウェル領域と同じ導電型の高濃度拡散領域部をウェル領域内に配置し、この高濃度拡散領域部にコンタクトプラグを接続することにより、コンタクト抵抗値を下げる構造をとる。その際、リソグラフィ工程等の加工上の合わせずれがあることから、レイアウト設計の際には、予めその合せずれ量を考慮してデザインルールを決めていき、コンタクトプラグ径に対して高濃度拡散領域部を大きくとるようになっている。
このようなウェルコンタクトを設けた固体撮像素子の場合、ウェル領域と同じ導電型の高濃度拡散領域部をウェル領域内に配置し、この高濃度拡散領域部にコンタクトプラグを接続することにより、コンタクト抵抗値を下げる構造をとる。その際、リソグラフィ工程等の加工上の合わせずれがあることから、レイアウト設計の際には、予めその合せずれ量を考慮してデザインルールを決めていき、コンタクトプラグ径に対して高濃度拡散領域部を大きくとるようになっている。
図7は従来の固体撮像素子におけるウェルコンタクトのレイアウト例を示す平面図であり、図8は図7に示すレイアウト例で合わせずれが生じた状態を示す平面図である。さらに、図9は図8に示す合わせずれが生じた場合の上部配線とコンタクトとの位置関係を示している。
このレイアウト例は、コンタクトプラグが高濃度拡散領域部に対して断面積の1/4重なると、所望のコンタクト抵抗が得られる場合の4画素分のレイアウト例を示している。図示のように、4画素は同一のレイアウトとなっている。
まず、図7に示すように、ウェル領域10内に2次元アレイ状に画素12が配置され、そのコーナー部に高濃度拡散領域部14が形成され、この高濃度拡散領域部14にコンタクトプラグが接触するコンタクト領域16が形成されている。また、各画素12のその他の領域がフォトダイオードの受光部等に用いることができる有効領域18である。
高濃度拡散領域部14は、ウェル領域10に対して例えばリソグラフィとイオン注入により形成する。また、ウェルコンタクトは、例えばリソグラフィとエッチングによってコンタクトホールを形成した後、タングステン等の埋め込みによりコンタクトプラグを形成する。
そして、図8では、図中に矢印で示すように、リソグラフィ時に右上方向に最大のずれが発生した場合で、合せずれ量の見積もりから各コンタクトの面積の1/4が高濃度拡散領域部に重なっており、所望のコンタクト抵抗を得るための限界の合わせずれ量となっている。また、この場合、図9に示すように、上部配線20とコンタクトプラグ16Aとがずれて接続不良が生じる原因となる。
特公平8−21704号公報
このレイアウト例は、コンタクトプラグが高濃度拡散領域部に対して断面積の1/4重なると、所望のコンタクト抵抗が得られる場合の4画素分のレイアウト例を示している。図示のように、4画素は同一のレイアウトとなっている。
まず、図7に示すように、ウェル領域10内に2次元アレイ状に画素12が配置され、そのコーナー部に高濃度拡散領域部14が形成され、この高濃度拡散領域部14にコンタクトプラグが接触するコンタクト領域16が形成されている。また、各画素12のその他の領域がフォトダイオードの受光部等に用いることができる有効領域18である。
高濃度拡散領域部14は、ウェル領域10に対して例えばリソグラフィとイオン注入により形成する。また、ウェルコンタクトは、例えばリソグラフィとエッチングによってコンタクトホールを形成した後、タングステン等の埋め込みによりコンタクトプラグを形成する。
そして、図8では、図中に矢印で示すように、リソグラフィ時に右上方向に最大のずれが発生した場合で、合せずれ量の見積もりから各コンタクトの面積の1/4が高濃度拡散領域部に重なっており、所望のコンタクト抵抗を得るための限界の合わせずれ量となっている。また、この場合、図9に示すように、上部配線20とコンタクトプラグ16Aとがずれて接続不良が生じる原因となる。
しかしながら、上述のような合わせずれを考慮したレイアウトによって画素アレイ部内にウェルコンタクトを設けることは、ウェルコンタクト用のスペースによって画素の面積が大きくなり、画素の微細化を図る上で障害となってしまう。一方、ウェルコンタクトは、ある面積に対して1つあれば十分であり、上記特許文献1のように、複数色あるカラーフィルタの1組毎に配して総数を減らすこともできるが、このようにした場合、カラーフィルタの各色毎に大幅に異なった画素レイアウトになり、特性上好ましくない。
また、合わせずれをなくす方法としては、コンタクトホールを空けてから高濃度拡散領域部を形成する、いわゆるコンタクトインプラの技術も知られているが、拡散部の抵抗値を下げるために、画素アレイ部の周辺領域でサリサイドプロセスを用いることが主流になっており、このようなプロセスを用いた場合、コンタクトホールを空けてからのイオン注入では熱処理がかけられないため、不純物の活性化ができないという問題がある。また、画素アレイ部を先に作り、後から周辺領域のサリサイド化を行うことも考えられるが、工程数の増加を招く問題がある。
また、高濃度拡散領域部をフォトダイオードのウェル領域と逆の導電型の領域に近接させると、電界強度が強くなり、暗電流や白傷といった逆バイアスリーク起因の画像欠陥を招く。そのため、フォトダイオードと高濃度拡散領域部とは一定距離(例えば電界強度が30V/μm以下になるように)を置いて配置する必要があり、画素の微細化の妨げとなる。
また、合わせずれをなくす方法としては、コンタクトホールを空けてから高濃度拡散領域部を形成する、いわゆるコンタクトインプラの技術も知られているが、拡散部の抵抗値を下げるために、画素アレイ部の周辺領域でサリサイドプロセスを用いることが主流になっており、このようなプロセスを用いた場合、コンタクトホールを空けてからのイオン注入では熱処理がかけられないため、不純物の活性化ができないという問題がある。また、画素アレイ部を先に作り、後から周辺領域のサリサイド化を行うことも考えられるが、工程数の増加を招く問題がある。
また、高濃度拡散領域部をフォトダイオードのウェル領域と逆の導電型の領域に近接させると、電界強度が強くなり、暗電流や白傷といった逆バイアスリーク起因の画像欠陥を招く。そのため、フォトダイオードと高濃度拡散領域部とは一定距離(例えば電界強度が30V/μm以下になるように)を置いて配置する必要があり、画素の微細化の妨げとなる。
そこで本発明は、ウェルコンタクトの配置スペースを縮小でき、画素の微細化や特性の向上に寄与することが可能な固体撮像素子及びそのレイアウト方法を提供することを目的とする。
上述の目的を達成するため、本発明の固体撮像素子は、半導体基板に設けた素子形成領域となるウェル領域と、前記ウェル領域の表面に形成された複数の高濃度拡散領域部と、
前記高濃度拡散領域部上に設けられる複数のウェルコンタクトとを有し、同一のウェル領域に設けられる複数の高濃度拡散領域部に対応する複数のウェルコンタクトが、少なくとも高濃度拡散領域部の中心から第1の基板面方向に中心のずれたウェルコンタクトと、高濃度拡散領域部の中心から第1の基板面方向と異なる第2の基板面方向に中心のずれたウェルコンタクトとを含むことを特徴とする。
また本発明のレイアウト方法は、半導体基板に設けた素子形成領域となるウェル領域と、前記ウェル領域の表面に形成された複数の高濃度拡散領域部と、前記高濃度拡散領域部上に設けられる複数のウェルコンタクトとを有する固体撮像素子のレイアウト方法であって、同一のウェル領域に設けられる複数の高濃度拡散領域部に対応する複数のウェルコンタクトに、少なくとも高濃度拡散領域部の中心から第1の基板面方向に中心のずれたウェルコンタクトと、高濃度拡散領域部の中心から第1の基板面方向と異なる第2の基板面方向に中心のずれたウェルコンタクトとを含ませることを特徴とする。
前記高濃度拡散領域部上に設けられる複数のウェルコンタクトとを有し、同一のウェル領域に設けられる複数の高濃度拡散領域部に対応する複数のウェルコンタクトが、少なくとも高濃度拡散領域部の中心から第1の基板面方向に中心のずれたウェルコンタクトと、高濃度拡散領域部の中心から第1の基板面方向と異なる第2の基板面方向に中心のずれたウェルコンタクトとを含むことを特徴とする。
また本発明のレイアウト方法は、半導体基板に設けた素子形成領域となるウェル領域と、前記ウェル領域の表面に形成された複数の高濃度拡散領域部と、前記高濃度拡散領域部上に設けられる複数のウェルコンタクトとを有する固体撮像素子のレイアウト方法であって、同一のウェル領域に設けられる複数の高濃度拡散領域部に対応する複数のウェルコンタクトに、少なくとも高濃度拡散領域部の中心から第1の基板面方向に中心のずれたウェルコンタクトと、高濃度拡散領域部の中心から第1の基板面方向と異なる第2の基板面方向に中心のずれたウェルコンタクトとを含ませることを特徴とする。
本発明の固体撮像素子及びそのレイアウト方法によれば、同一のウェル領域に複数のウェルコンタクトを設ける場合、ウェルコンタクトの中心を高濃度拡散領域部の中心に対して意図的にずらし、複数のウェルコンタクトが第1の基板面方向にずれたウェルコンタクトと、第2の基板面方向にずれたウェルコンタクトの少なくとも2種類を含むようにしたことから、実際の製造工程で合わせずれが生じた場合、ずれ方向の異なるウェルコンタクトのうち、いずれかのウェルコンタクトは高濃度拡散領域部からずれるが、他のウェルコンタクトは高濃度拡散領域部に有効に接続されるようになり、結果として一部のウェルコンタクトによって十分な電位安定機能を得ることができる。
このため、従来のように、合わせずれに備えて面積の大きい高濃度拡散領域部を設ける必要がなく、また、高濃度拡散領域部から完全にずれたコンタクトについては、同じ型の高濃度拡散領域に接触しない限り電気的な悪影響を及ぼすことはなく、無視することが可能であることから、高濃度拡散領域部の面積の縮小や隣接する素子領域との間隔の縮小を図ることができ、固体撮像素子における画素の縮小化や信号特性の向上を図ることが可能となる。
このため、従来のように、合わせずれに備えて面積の大きい高濃度拡散領域部を設ける必要がなく、また、高濃度拡散領域部から完全にずれたコンタクトについては、同じ型の高濃度拡散領域に接触しない限り電気的な悪影響を及ぼすことはなく、無視することが可能であることから、高濃度拡散領域部の面積の縮小や隣接する素子領域との間隔の縮小を図ることができ、固体撮像素子における画素の縮小化や信号特性の向上を図ることが可能となる。
本発明の実施の形態では、同一のウェル領域に例えば4つ1組で画素を設け、各画素に対応して4つの高濃度拡散領域部とウェルコンタクト(コンタクトプラグ)を設ける場合、4つのウェルコンタクトの中心を高濃度拡散領域部の中心に対して互いに異なる4方向に意図的にずらした状態でレイアウトする。この場合、4つのウェルコンタクトのずれ量は、合わせずれがない状態で、各コンタクトプラグと高濃度拡散領域部との接続面積が所望のコンタクト抵抗を得るための最小面積以上(例えばコンタクトプラグの断面の1/4の面積以上)になるように設定する。
このようにすれば、実際の製造工程で合わせずれが生じた場合、ずれ方向の異なるウェルコンタクトのうち、いずれかのウェルコンタクトは高濃度拡散領域部から完全にずれて非接続状態となる場合もあるが、いずれかのウェルコンタクトは高濃度拡散領域部に最小でも1/4より大きい面積で有効に接続されるようになり、結果として4つ1組の画素を設けたウェル領域のウェルコンタクトのうち、一部のウェルコンタクトは必ず1/4の面積で高濃度拡散領域部に接続されることになり、1つのウェル領域に対して必要かつ十分な電位安定機能を得ることができる。
このようにすれば、実際の製造工程で合わせずれが生じた場合、ずれ方向の異なるウェルコンタクトのうち、いずれかのウェルコンタクトは高濃度拡散領域部から完全にずれて非接続状態となる場合もあるが、いずれかのウェルコンタクトは高濃度拡散領域部に最小でも1/4より大きい面積で有効に接続されるようになり、結果として4つ1組の画素を設けたウェル領域のウェルコンタクトのうち、一部のウェルコンタクトは必ず1/4の面積で高濃度拡散領域部に接続されることになり、1つのウェル領域に対して必要かつ十分な電位安定機能を得ることができる。
図1は本発明の実施例の固体撮像素子におけるウェルコンタクトのレイアウト例を示す平面図である。また、図2は図1に示すレイアウト例で合わせずれが生じた状態を示す平面図であり、図3は図1に示すレイアウト例の上部配線層との関係を示す平面図である。
本実施例の固体撮像素子は、同一のウェル領域100に4つ1組で画素110を設け、各画素110に対応して4つの高濃度拡散領域部120とウェルコンタクト(コンタクトプラグ)130を設けたものであり、ウェル領域100内に2次元アレイ状に画素110が配置され、その左上コーナー部に高濃度拡散領域部120が形成され、この高濃度拡散領域部120にウェルコンタクト130のコンタクトプラグ130Aが配置されている。また、各画素110のその他の領域がフォトダイオードの受光部等に用いることができる有効領域140である。
また、本実施例では、1つのウェル領域100内で少なくとも1つのコンタクトプラグ130Aと高濃度拡散領域部120との接続面積がコンタクトプラグ130Aの断面の1/4の面積以上であれば、ウェル領域100の電位を安定化するのに十分な所望のコンタクト抵抗を得られる寸法設計となっている。
本実施例の固体撮像素子は、同一のウェル領域100に4つ1組で画素110を設け、各画素110に対応して4つの高濃度拡散領域部120とウェルコンタクト(コンタクトプラグ)130を設けたものであり、ウェル領域100内に2次元アレイ状に画素110が配置され、その左上コーナー部に高濃度拡散領域部120が形成され、この高濃度拡散領域部120にウェルコンタクト130のコンタクトプラグ130Aが配置されている。また、各画素110のその他の領域がフォトダイオードの受光部等に用いることができる有効領域140である。
また、本実施例では、1つのウェル領域100内で少なくとも1つのコンタクトプラグ130Aと高濃度拡散領域部120との接続面積がコンタクトプラグ130Aの断面の1/4の面積以上であれば、ウェル領域100の電位を安定化するのに十分な所望のコンタクト抵抗を得られる寸法設計となっている。
そして、1つのウェル領域110内の4つのウェルコンタクト130は、それぞれ異なる方向にずれた状態でレイアウトされている。具体的には、図中の右上のウェルコンタクト130は高濃度拡散領域部120に対して斜め45度で右上方向にずれて形成され、左上のウェルコンタクト130は高濃度拡散領域部120に対して斜め45度で左上方向にずれて形成され、右下のウェルコンタクト130は高濃度拡散領域部120に対して斜め45度で右下方向にずれて形成され、左下のウェルコンタクト130は高濃度拡散領域部120に対して斜め45度で左下方向にずれて形成されている。そして、各ウェルコンタクト130のずれ量は、合わせずれがない状態で、各コンタクトプラグ130Aと高濃度拡散領域部120との接続面積が所望のコンタクト抵抗を得るための最小面積であるコンタクトプラグ130Aの断面積の1/4以上になるように設定されている。
また、図3に示すように、上層配線150は画素列方向に沿って配線されているが、本実施例では、上述のようなウェルコンタクト130のずれとは別に、各上層配線150は高濃度拡散領域部120の位置に合わせてレイアウトされている。
また、図3に示すように、上層配線150は画素列方向に沿って配線されているが、本実施例では、上述のようなウェルコンタクト130のずれとは別に、各上層配線150は高濃度拡散領域部120の位置に合わせてレイアウトされている。
このような固体撮像素子において、図2に示すように、実際の製造工程において矢印のような合わせずれが生じた場合、4つのウェルコンタクト130は全体的に位置ずれするが、それぞれ高濃度拡散領域部120に対して予め方向の異なるずれを有するため、いずれかのウェルコンタクト130が高濃度拡散領域部120の中心から遠ざかった分だけ、他のウェルコンタクト130は高濃度拡散領域部120の中心に近づく方向にずれることになり、その分、接触面積が大きくなってコンタクト抵抗を低下させるように作用する。また、上層配線150に対しても同様の原理で十分な接続状態を確保できる。
この結果、4つのウェルコンタクト130によるコンタクト抵抗はウェル領域110の十分な電位安定化を得るための値になる。なお、位置ずれしたウェルコンタクトは、高濃度拡散領域部120と同じ導電型(本例ではP+型)の高濃度拡散領域に接触しなければ導通しないため、フォトダイオード等の他の領域に影響しないことになる。
このようなレイアウト方法により、高濃度拡散領域部120を大きく形成する必要がなくなり、有効領域を拡張でき、画素の微細化と素子の特性向上に貢献できる。
この結果、4つのウェルコンタクト130によるコンタクト抵抗はウェル領域110の十分な電位安定化を得るための値になる。なお、位置ずれしたウェルコンタクトは、高濃度拡散領域部120と同じ導電型(本例ではP+型)の高濃度拡散領域に接触しなければ導通しないため、フォトダイオード等の他の領域に影響しないことになる。
このようなレイアウト方法により、高濃度拡散領域部120を大きく形成する必要がなくなり、有効領域を拡張でき、画素の微細化と素子の特性向上に貢献できる。
図4は本実施例の構造を埋め込みフォトダイオードを有する画素部に適用した例を示す図であり、図4(A)は平面図、図4(B)は断面図である。
図4(B)において、シリコン基板210に設けたP型ウェル領域220には素子分離部(STI)230が形成され、このP型ウェル領域220内に埋め込みフォトダイオード200が設けられている。このフォトダイオード200は、電荷蓄積層となるN型不純物領域201と、その上層のP+型不純物領域202とを有する。また、フォトダイオード200の側部には高濃度拡散領域部240が形成され、この高濃度拡散領域部240の上にウェルコンタクト(コンタクトプラグ)250が形成されている。なお、高濃度拡散領域部240とウェルコンタクト250のレイアウトは図1〜図3で説明した通りである。
図4(B)において、シリコン基板210に設けたP型ウェル領域220には素子分離部(STI)230が形成され、このP型ウェル領域220内に埋め込みフォトダイオード200が設けられている。このフォトダイオード200は、電荷蓄積層となるN型不純物領域201と、その上層のP+型不純物領域202とを有する。また、フォトダイオード200の側部には高濃度拡散領域部240が形成され、この高濃度拡散領域部240の上にウェルコンタクト(コンタクトプラグ)250が形成されている。なお、高濃度拡散領域部240とウェルコンタクト250のレイアウトは図1〜図3で説明した通りである。
図5は本実施例の構造をCCD固体撮像素子に適用した例を示す平面図である。
本例では、同一のウェル領域300内に4つの画素310が設けられ、各画素列に沿ってCCD垂直レジスタ320が形成されている。このような構成においても、上述したレイアウト方法により、各画素310のコーナー部に高濃度拡散領域部330を形成し、その上にウェルコンタクト(コンタクトプラグ)340をずれた状態で配置する。
図6は本実施例の構造をCMOS固体撮像素子に適用した例を示す平面図である。
本例においても、同一のウェル領域400内に4つの画素410が設けられ、各画素410はフォトダイオード領域411と画素トランジスタ領域412より構成されている。このような構成においても、上述したレイアウト方法により、各画素410のフォトダイオード領域411側のコーナー部に高濃度拡散領域部420を形成し、その上にウェルコンタクト(コンタクトプラグ)430をずれた状態で配置する。
本例では、同一のウェル領域300内に4つの画素310が設けられ、各画素列に沿ってCCD垂直レジスタ320が形成されている。このような構成においても、上述したレイアウト方法により、各画素310のコーナー部に高濃度拡散領域部330を形成し、その上にウェルコンタクト(コンタクトプラグ)340をずれた状態で配置する。
図6は本実施例の構造をCMOS固体撮像素子に適用した例を示す平面図である。
本例においても、同一のウェル領域400内に4つの画素410が設けられ、各画素410はフォトダイオード領域411と画素トランジスタ領域412より構成されている。このような構成においても、上述したレイアウト方法により、各画素410のフォトダイオード領域411側のコーナー部に高濃度拡散領域部420を形成し、その上にウェルコンタクト(コンタクトプラグ)430をずれた状態で配置する。
また、上述した実施例では、上層配線の位置を高濃度拡散領域部に合わせて形成したが、ウェルコンタクト(コンタクトプラグ)のずれに合わせて予めずれてレイアウトするようにしてもよい。
さらに、変形例として、複数の画素を1組とし、そこに1つのウェルコンタクトを配する場合、その複数組でウェルコンタクトのずらし方向を変えるような構成とするようにしてもよい。また、上述したレイアウトを画素部ではなく、例えば、垂直選択回路部や水平選択回路部、あるいはその他の周辺回路に用いることも可能である。
さらに、変形例として、複数の画素を1組とし、そこに1つのウェルコンタクトを配する場合、その複数組でウェルコンタクトのずらし方向を変えるような構成とするようにしてもよい。また、上述したレイアウトを画素部ではなく、例えば、垂直選択回路部や水平選択回路部、あるいはその他の周辺回路に用いることも可能である。
100……ウェル領域、110……画素、120……高濃度拡散領域部、130……ウェルコンタクト、130A……コンタクトプラグ、140……有効領域、150……上層配線。
Claims (7)
- 半導体基板に設けた素子形成領域となるウェル領域と、
前記ウェル領域の表面に形成された複数の高濃度拡散領域部と、
前記高濃度拡散領域部上に設けられる複数のウェルコンタクトとを有し、
同一のウェル領域に設けられる複数の高濃度拡散領域部に対応する複数のウェルコンタクトが、少なくとも高濃度拡散領域部の中心から第1の基板面方向に中心のずれたウェルコンタクトと、高濃度拡散領域部の中心から第1の基板面方向と異なる第2の基板面方向に中心のずれたウェルコンタクトとを含む、
ことを特徴とする固体撮像素子。 - 前記複数のウェルコンタクトのコンタクトプラグとその上部に配置される配線層が、少なくとも高濃度拡散領域部の中心から第1の基板面方向に中心のずれたコンタクトプラグ及び配線層と、高濃度拡散領域部の中心から第1の基板面方向と異なる第2の基板面方向に中心のずれたコンタクトプラグ及び配線層とを含むことを特徴とする請求項1記載の固体撮像素子。
- 前記複数の高濃度拡散領域部及び複数のウェルコンタクトを複数の光電変換素子が形成される画素アレイ部のウェル領域に設けたことを特徴とする請求項1記載の固体撮像素子。
- 前記複数の高濃度拡散領域部及び複数のウェルコンタクトを前記画素アレイ部の動作を制御する垂直選択回路及び水平選択回路を形成するウェル領域に設けたことを特徴とする請求項1記載の固体撮像素子。
- 前記ウェルコンタクトのずれ量は、合わせずれがない状態で、各コンタクトプラグと高濃度拡散領域部との接続面積が所望のコンタクト抵抗を得るための最小面積以上になるように設定されていることを特徴とする請求項1記載の固体撮像素子。
- 半導体基板に設けた素子形成領域となるウェル領域と、
前記ウェル領域の表面に形成された複数の高濃度拡散領域部と、
前記高濃度拡散領域部上に設けられる複数のウェルコンタクトとを有する固体撮像素子のレイアウト方法であって、
同一のウェル領域に設けられる複数の高濃度拡散領域部に対応する複数のウェルコンタクトに、少なくとも高濃度拡散領域部の中心から第1の基板面方向に中心のずれたウェルコンタクトと、高濃度拡散領域部の中心から第1の基板面方向と異なる第2の基板面方向に中心のずれたウェルコンタクトとを含ませる、
ことを特徴とする固体撮像素子のレイアウト方法。 - 前記ウェルコンタクトのずれ量を、合わせずれがない状態で、各コンタクトプラグと高濃度拡散領域部との接続面積が所望のコンタクト抵抗を得るための最小面積以上になるように設定することを特徴とする請求項6記載の固体撮像素子のレイアウト方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004251540A JP2006073567A (ja) | 2004-08-31 | 2004-08-31 | 固体撮像素子及びそのレイアウト方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004251540A JP2006073567A (ja) | 2004-08-31 | 2004-08-31 | 固体撮像素子及びそのレイアウト方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006073567A true JP2006073567A (ja) | 2006-03-16 |
Family
ID=36153909
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004251540A Pending JP2006073567A (ja) | 2004-08-31 | 2004-08-31 | 固体撮像素子及びそのレイアウト方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006073567A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7910966B2 (en) | 2008-05-28 | 2011-03-22 | Panasonic Corporation | Solid state imaging device including a semiconductor substrate on which a plurality of pixel cells have been formed |
US8013369B2 (en) | 2008-02-27 | 2011-09-06 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus and imaging system using photoelectric conversion apparatus |
US8860099B2 (en) | 2009-09-25 | 2014-10-14 | Sony Corporation | Solid-state imaging device and method for manufacturing solid-state imaging device, and electronic device |
JP2014207390A (ja) * | 2013-04-15 | 2014-10-30 | キヤノン株式会社 | 固体撮像装置およびカメラ |
CN104795413A (zh) * | 2014-01-20 | 2015-07-22 | 恒景科技股份有限公司 | 具有偏斜拾取插塞的图像传感器与包括其的半导体结构 |
-
2004
- 2004-08-31 JP JP2004251540A patent/JP2006073567A/ja active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8013369B2 (en) | 2008-02-27 | 2011-09-06 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus and imaging system using photoelectric conversion apparatus |
US8415724B2 (en) | 2008-02-27 | 2013-04-09 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus and imaging system using photoelectric conversion apparatus |
US7910966B2 (en) | 2008-05-28 | 2011-03-22 | Panasonic Corporation | Solid state imaging device including a semiconductor substrate on which a plurality of pixel cells have been formed |
US8860099B2 (en) | 2009-09-25 | 2014-10-14 | Sony Corporation | Solid-state imaging device and method for manufacturing solid-state imaging device, and electronic device |
US9312291B2 (en) | 2009-09-25 | 2016-04-12 | Sony Corporation | Solid-state imaging device and method for manufacturing solid-state imaging device, and electronic device |
US9559131B2 (en) | 2009-09-25 | 2017-01-31 | Sony Corporation | Solid-state imaging device and method for manufacturing solid-state imaging device, and electronic device |
US10090343B2 (en) | 2009-09-25 | 2018-10-02 | Sony Corporation | Solid-state imaging device and method for manufacturing solid-state imaging device, and electronic device |
US11088187B2 (en) | 2009-09-25 | 2021-08-10 | Sony Corporation | Solid-state imaging device and method for manufacturing solid-state imaging device, and electronic device |
JP2014207390A (ja) * | 2013-04-15 | 2014-10-30 | キヤノン株式会社 | 固体撮像装置およびカメラ |
CN104795413A (zh) * | 2014-01-20 | 2015-07-22 | 恒景科技股份有限公司 | 具有偏斜拾取插塞的图像传感器与包括其的半导体结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5305622B2 (ja) | 光電変換装置の製造方法 | |
KR100758321B1 (ko) | 포토다이오드 영역을 매립한 이미지 센서 및 그 제조 방법 | |
JP5537523B2 (ja) | 固体撮像装置 | |
US9761625B2 (en) | Image sensor having overlapping exposure regions and pixels with misaligned photodiodes | |
JP4486015B2 (ja) | 固体撮像装置 | |
JP6406585B2 (ja) | 撮像装置 | |
US9704906B2 (en) | Manufacturing method of semiconductor device and semiconductor device | |
JP5487798B2 (ja) | 固体撮像装置、電子機器および固体撮像装置の製造方法 | |
JP2007095917A (ja) | 固体撮像装置 | |
JP2011138841A (ja) | 固体撮像装置および撮像システム | |
JP6541361B2 (ja) | 固体撮像装置 | |
US20090065826A1 (en) | Image Sensor and Method for Manufacturing the Same | |
JP2009071310A (ja) | イメージセンサー及びその製造方法 | |
US7372491B2 (en) | CMOS image sensor | |
JP2007335673A (ja) | 固体撮像装置とその製造方法 | |
TW201630176A (zh) | 攝像裝置及其製造方法 | |
US8338868B2 (en) | Shared photodiode image sensor | |
US8980540B2 (en) | Method of manufacturing solid-state image sensor | |
US20070004076A1 (en) | CMOS image sensor including two types of device isolation regions and method of fabricating the same | |
JP2017183580A (ja) | 固体撮像装置 | |
JP2006073567A (ja) | 固体撮像素子及びそのレイアウト方法 | |
JP2009188380A (ja) | イメージセンサ及びその製造方法 | |
KR101016552B1 (ko) | 이미지 센서 및 이미지 센서의 제조 방법 | |
JP2007036244A (ja) | Cmosイメージセンサ、及びその製造方法 | |
JP2006100620A (ja) | 固体撮像素子及び半導体装置 |