JP2006049593A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006049593A JP2006049593A JP2004228827A JP2004228827A JP2006049593A JP 2006049593 A JP2006049593 A JP 2006049593A JP 2004228827 A JP2004228827 A JP 2004228827A JP 2004228827 A JP2004228827 A JP 2004228827A JP 2006049593 A JP2006049593 A JP 2006049593A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- wiring layer
- opening
- forming
- silver paste
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Abstract
【課題】 チップサイズパッケージ型の半導体装置の製造方法において、立体的な構造をもつ半導体基板上に形成する配線層の信頼性の向上を図る。
【解決手段】 半導体基板10の表面に第1の絶縁膜11を介して支持体14を形成する。次に、半導体基板10の一部を当該裏面から選択的にエッチングして開口部10wを形成した後、当該裏面に第2の絶縁膜17を選択的に形成する。次に、開口部10wを含む半導体基板10の裏面の全面に、銀ペーストと溶媒との混合物を、ノズル30aからの噴霧によってスプレー塗布することにより、当該銀ペーストから成る配線層18を形成する。そして、配線層18が形成された半導体基板10をベークし、配線層18を固化する。さらに、配線層18を所定のパターンにパターニングする工程を経る。
【選択図】 図7
【解決手段】 半導体基板10の表面に第1の絶縁膜11を介して支持体14を形成する。次に、半導体基板10の一部を当該裏面から選択的にエッチングして開口部10wを形成した後、当該裏面に第2の絶縁膜17を選択的に形成する。次に、開口部10wを含む半導体基板10の裏面の全面に、銀ペーストと溶媒との混合物を、ノズル30aからの噴霧によってスプレー塗布することにより、当該銀ペーストから成る配線層18を形成する。そして、配線層18が形成された半導体基板10をベークし、配線層18を固化する。さらに、配線層18を所定のパターンにパターニングする工程を経る。
【選択図】 図7
Description
半導体装置の製造方法に関し、特に、チップサイズパッケージ型の半導体装置の製造方法に関する。
近年、パッケージ技術として、チップサイズパッケージ(Chip Size Package)が注目されている。チップサイズパッケージとは、半導体チップの外形寸法と略同サイズの外形寸法を有する小型パッケージを意味する。従来より、チップサイズパッケージ型の半導体装置の一種として、BGA型の半導体装置が知られている。このBGA型の半導体装置は、半導体チップのパッド電極と電気的に接続したボール状の導電端子をパッケージの一主面上に格子状に複数配列したものである。
そして、このBGA型の半導体装置を電子機器に組み込む際には、各導電端子をプリント基板上の配線パターンに圧着することで、半導体チップとプリント基板上に搭載される外部回路とを電気的に接続している。
上述した従来例に係るBGA型の半導体装置は、例えば次に示すような工程を経た製造方法により製造される。
最初に、ダイシングラインによって区分された半導体基板を準備する。ここで、半導体基板の表面には電子デバイスが形成されている。次に、半導体基板の表面に、電子デバイスと接続されたパッド電極を形成する。さらに、半導体基板の表面に支持体を形成する。次に、ダイシングラインに沿って、半導体基板の一部を当該裏面から選択的にエッチングして、パッド電極を露出する開口部を形成する。次に、開口部内で露出するパッド電極と電気的に接続されて当該開口部内から半導体基板の裏面上に延びる配線層を形成する。さらに、配線層が所定の配線パターンとなるように、当該配線層を選択的にエッチングしてパターニングする。次に、配線層上を含む半導体基板の裏面上に、配線層の一部を露出する保護層を形成し、当該配線層の一部上に導電端子を形成する。最後に、ダイシングラインに沿ったダイシングにより、前記半導体基板を複数の半導体チップに分離する。
なお、上述した技術に関連する技術文献としては、例えば以下の特許文献が挙げられる。
特許公表2002−512436号公報
上述したような従来例に係るBGA型の半導体装置の製造方法における配線層の形成は、例えばアルミニウム(Al)を用いたスパッタ法により行われる。しかしながら、アルミニウム(Al)から成る配線層は腐食に対する耐性が低い。また、開口部のような立体的な構造を有する半導体基板の主面に、アルミニウム(Al)を用いたスパッタ法により配線層を形成する場合、当該主面の段差により、配線層のカバレッジが充分に得られない場合がある。従って、そのような配線層を形成する場合、半導体装置の信頼性が低下するという問題が生じていた。
また、アルミニウム(Al)から成る配線層の替わりに、銅(Cu)から成る配線層を形成する場合、いわゆる銅汚染が生じて、半導体装置の信頼性が低下していた。さらに、この問題に対処するには、銅汚染を抑止するための製造工程を増やす必要があるため、製造コストが増大していた。
そこで本発明は、チップサイズパッケージ型の半導体装置の製造方法において、立体的な構造をもつ半導体基板上に形成する配線層の信頼性の向上を図る。
本発明の半導体装置の製造方法は、上記課題に鑑みて為されたものであり、半導体基板の一部をある面から選択的にエッチングして、当該面に開口部を形成する工程と、開口部を含む半導体基板の上記面の全面に、銀ペーストと溶媒との混合物をスプレー塗布することにより、当該銀ペーストから成る配線層を形成する工程と、配線層が形成された半導体基板をベークする工程と、所定のパターンに対応して配線層をパターニングする工程と、を有することを特徴とする。
また、本発明の半導体装置の製造方法は、半導体基板の一部をある面から選択的にエッチングして、当該面に開口部を形成する工程と、開口部を含む半導体基板の上記面の全面に、銀ペーストと溶媒との混合物をスプレー塗布することにより、当該銀ペーストから成る配線層を形成する工程と、配線層が形成された半導体基板をベークする工程と、所定のパターンに対応して配線層をパターニングする工程と、配線層上にメッキ層を形成する工程と、を有することを特徴とする。
また、本発明の半導体装置の製造方法は、半導体基板の一部をある面から選択的にエッチングして、当該面に開口部を形成する工程と、半導体基板を所定の温度に加熱すると共に、開口部を含む半導体基板の上記面の一部上に、所定のパターンに対応するように、銀ペーストと溶媒との混合物をインクジェット印刷することにより、当該銀ペーストから成り当該所定のパターンを有した配線層を形成する工程と、配線層が形成された半導体基板をベークする工程と、を有することを特徴とする。
本発明によれば、銀ペーストと溶媒との混合物を半導体基板上にスプレー塗布する。そのため、腐食に対する耐性が高い配線層を、開口部のような立体的な構造を有する半導体基板上に形成することができる。また、立体的な構造を有する半導体基板上に形成される配線層のカバレッジを、従来例に比して極力向上させることが可能となる。また、上記銀ペーストとして、例えば数ナノメートル〜数十ナノメートル程度の径を有する銀粒子を含むペーストを用いた場合には、当該銀ペーストにより形成される配線層の抵抗の増大を極力低く抑えることができる。
さらに、上述したような配線層上にメッキ層を形成することで、半導体装置に高電圧が印加される場合に生じる配線層のエレクトロマイグレーションに対する耐性を極力高めることが可能となる。
また、本発明によれば、銀ペーストと溶媒との混合物を、開口部を含む半導体基板の一部上に選択的にインクジェット印刷する。そのため、開口部のような立体的な構造を有する半導体基板上に、フォトリソグラフィを行わずに所定のパターンを有した配線層を形成することができる。また、立体的な構造を有する半導体基板上に形成される配線層のカバレッジを、従来例に比して極力向上させることが可能となる。
結果として、チップサイズパッケージ型の半導体装置の製造方法において、立体的な構造をもつ半導体基板上に形成する配線層の信頼性を向上することが可能となる。
次に、本発明の第1の実施形態に係る半導体装置の製造方法について図面を参照して説明する。図1、図2、及び図5乃至図11は、本実施形態に係る半導体装置の製造方法を示す断面図である。また、図3及び図4は、本実施形態に係る半導体装置の製造方法を示す上面図である。なお、図1乃至図11では、半導体基板のうち、ダイシングラインDLの近傍を示している。
最初に、図1に示すように、ダイシングラインによって区分され、不図示の電子デバイスが形成された半導体基板10を準備する。ここで、不図示の電子デバイスは、例えば、CCD(Charge Coupled Device)や赤外線センサ等の受光素子、もしくは発光素子であるものとする。もしくは、不図示の電子デバイスは、上記受光素子や発光素子以外の電子デバイスであってもよい。また、半導体基板10は、例えばシリコン基板から成るものとするが、その他の材質の基板であってもよい。
次に、不図示の電子デバイスを含む半導体基板10の表面上に、層間絶縁膜として第1の絶縁膜11を形成する。第1の絶縁膜11は、例えばP−TEOS膜やBPSG膜等から成る。
次に、半導体基板10の表面上に、第1の絶縁膜11を介して、不図示の電子デバイスと接続された外部接続用電極であるパッド電極12を形成する。パッド電極12は、スパッタ法により形成されたアルミニウム(Al)から成る電極であることが好ましいが、その他の金属から成る電極であってもよい。
次に、パッド電極12上を含む半導体基板10の表面上に、樹脂層13を介して基板状もしくはテープ状の支持体14を形成する。ここで、不図示の電子デバイスが受光素子や発光素子である場合、支持体14は、例えばガラスのような透明もしくは半透明の性状を有した材料により形成される。不図示の電子デバイスが受光素子や発光素子ではない場合、支持体14は、透明もしくは半透明の性状を有さない材料により形成されるものであってもよい。
次に、図2に示すように、ダイシングラインの一部もしくは全体に沿って開口する第1のレジスト層15を、半導体基板10の裏面上に形成する。そして、第1のレジスト層15をマスクとして、好ましくは等方性エッチングにより、半導体基板10の一部を当該裏面から選択的にエッチングする。このエッチングにより、ダイシングラインDLの一部もしくは全体に沿って半導体基板を開口する開口部10wが形成される。開口部10wは、半導体基板10を貫通するようにして形成される。ここで、開口部10wの底部では第1の絶縁膜11が露出される。なお、このエッチングは、異方性エッチングにより行われてもよい。
開口部10wを半導体基板10の裏面からみた場合、その上面図は、図3もしくは図4の様になる。即ち、図3に示すように、開口部10wは、半導体基板の主面のうちパッド電極12が存在する領域を、ダイシングラインDLの一部に沿って局所的に開口する。もしくは、図4に示すように、開口部10wは、半導体基板の主面のうちパッド電極12が存在する領域を、ダイシングラインDLの全体に沿って、溝状に開口する。
次に、図5に示すように、開口部10w内を含む半導体基板10の裏面上に、裏面絶縁膜として第2の絶縁膜16を形成する。第2の絶縁膜16は、例えばシリコン酸化膜(SiO2膜)もしくはシリコン窒化膜(SiN膜)から成り、例えばプラズマCVD法によって形成される。
次に、図6に示すように、開口部10wの底部において、パッド電極12の一部上からダイシングラインDLに至る領域にかけて開口する第2のレジスト層17を、第2の絶縁膜16上に形成する。そして、第2のレジスト層17をマスクとして、半導体基板10の裏面側から、好ましくは異方性のドライエッチングにより、第2の絶縁膜16のエッチングを行う。このエッチングにより、パッド電極12の一部上からダイシングラインDLに至る領域にかけて形成された第1の絶縁膜15及び第2の絶縁膜16が除去される。即ち、開口部10wの底部においてパッド電極12の一部及び半導体基板10の裏面の一部が露出される。
次に、図7に示すように、開口部10w内を含む半導体基板10の裏面の全面に対して、銀ペーストと溶媒との混合物を、ノズル30aからの噴霧によりスプレー塗布する。
従来より、銀ペーストは、例えば特開2002−231854号公報に示されるように、半導体チップを電気的もしくは機械的に保護するための保護膜として、半導体基板の一方の面に形成される場合がある。これに対して、本実施形態に係る銀ペーストは、上記保護膜に用いられるものとは異なり、次に示す特徴を有して配線層18を構成するものである。
即ち、上記銀ペーストとして、例えば数ミクロンメートル〜数十ミクロンメートル程度の径を有して粒子化された銀(Ag)粒子を含むペーストを用いているが、特に、数ナノメートル〜数十ナノメートル程度の径を有して粒子化された銀(Ag)粒子を含むペーストであることが好ましい。また、上記溶媒は、銀ペーストをスプレー塗布可能な程度の粘度に保ち、かつ当該銀ペーストを半導体基板10上に所定の密着性を以って密着させる性状を有するものである。例えば、上記溶媒は、トルエン(C6H5CH3)やキシレン(C6H4・CH3・CH3)等の有機剤から成る。もしくは上記溶媒は、上述したような性状を有するものであれば上記有機剤に限定されず、その他の溶媒であってもよい。
この銀ペーストと溶媒との混合物のスプレー塗布により、開口部10w内で露出されたパッド電極12の一部上及び樹脂層13の一部上、及び開口部10w内を含む半導体基板10の裏面の第2の絶縁膜16上を覆うようにして、銀ペーストから成る配線層18が形成される。
次に、配線層18が形成された半導体基板10をベークして、配線層18を固化する。ここで、配線層18が形成された半導体基板10は、例えば150℃程度の温度により10分程度ベークされる。ただし、このベークに必要な温度及び時間は、銀ペーストや溶媒に応じて異なるため、上記温度及び時間に限定されるものではない。
上述したような配線層18を構成する銀ペーストは、一般に、アルミニウム(Al)に比して腐食に対する耐性が高い。即ち、銀ペーストから成る配線層18は、アルミニウム(Al)から成る配線層に比して、高い信頼性を有して形成される。
また、銀ペーストから成る配線層18は、銅(Cu)から成る配線層にみられた銅汚染のような化学的な汚染が生じない。そのため、銀(Ag)から成る配線層18を形成する工程は、銅(Cu)から成る配線層を形成する場合に行われていた銅汚染のような化学的な汚染の抑止工程を必要としない。従って、製造コストの増大を極力低く抑えることができる。
また、スプレー塗布により上記混合物が開口部10wの底部や側壁にも行き渡るため、従来例に比して配線層18のカバレッジを向上することができる。
また、銀ペーストとして、特に数ナノメートル〜数十ナノメートル程度の径を有する銀粒子を含むペーストを用いるため、当該銀ペーストにより形成される配線層18の抵抗の増大を極力低く抑えることができる。
また、銀ペーストと混合する溶媒が有機剤から成る場合、配線層18のエレクトロマイグレーションに対する耐性を向上することができる。
次に、図8に示すように、開口部10w内を含む半導体基板10の裏面の配線層18上に、当該配線層18を所定のパターンにパターニングするための第3のレジスト層20を選択的に形成する。
第3のレジスト層20は、配線層18が除去される領域を開口するようにして形成される。図8では、第3のレジスト層20は、開口部10wの底部のうちパッド電極12が形成されていないダイシングラインDLに沿った領域を開口するようにして形成されている。また、図示しないが、第3のレジスト層20は、上記開口部10wの底部のダイシングラインDLに沿った領域以外にも、上記所定のパターンに対応して不要となる配線層18上を開口するようにして形成される。
そして、配線層18を所定のパターンにパターニングするため、第3のレジスト層20をマスクとして、配線層18を選択的にエッチングする。ここで、配線層18のエッチングは、好ましくはウェットエッチングにより行われる。エッチング溶液としては、例えば硝酸第2鉄が用いられる。もしくは、エッチング溶液は、上記第3のレジスト層20をマスクとして銀ペーストをエッチングできるものであれば、硝酸第2鉄以外から成るものであってもよい。もしくは、上記配線層18のエッチングは、上記ウェットエッチング以外のエッチングにより行われてもよい。
さらに、図示しないが、配線層18上に、例えばニッケル(Ni)及び金(Au)等のメッキ層を形成してもよい。
次に、図9に示すように、第3のレジスト層20を除去した後、配線層18上を含む半導体基板10の裏面上に保護層21を形成する。この保護層21は、レジスト材料もしくはその他の材料から成る。また、配線層18の一部を露出するように保護層21を開口して、当該配線層18の一部上に導電端子22を形成する。この導電端子22は、例えばハンダから成り、ボール状に形成される。
最後に、図10に示すように、ダイシングラインDLに沿ったダイシングにより、半導体基板10及びそれに積層される各層を、複数の半導体チップ10A及びそれに積層される各層から成る半導体装置に分離する。
ここで、配線層18は、従来例のようなアルミニウム(Al)から成る配線層に比して、高い腐食に対する耐性を有している。そのため、ダイシングの際に、腐食の一因となる水分が配線層18の形成領域の近傍に及んでも、配線層18の信頼性の低下を極力回避することができる。
なお、上述した本実施形態に係る半導体装置の製造方法の配線層18を形成する工程は、銀ペーストと溶媒との混合物のスプレー塗布に限定されず、次に示すようなインクジェット印刷により行われてもよい。
即ち、図11に示すように、開口部10wの底部で露出するパッド電極12上を含む所定のパターンに対応するように、銀ペーストと溶媒との混合物を、半導体基板10の裏面の一部上に選択的にインクジェット印刷する。ここで、上記銀ペーストは、数ナノメートル程度の径を有して粒子化された銀(Ag)粒子を含むペーストであることが好ましい。
上記インクジェット印刷は、半導体基板10の裏面に対して水平に移動するノズル30bから、指向性を有して銀ペーストと溶媒との混合物を噴霧することにより行う。ノズル30bは、所定のパターンに対応して移動するため、所定のパターンに対応した配線層18が形成される。
また、インクジェット印刷による配線層18の形成工程では、ノズル30bから噴霧された銀ペーストと溶媒との混合物が、開口部10wのような立体的な構造を有した半導体基板10の裏面上で良好なカバレッジを有して印刷されるように、半導体基板10を所定の温度に加熱することが好ましい。ここで、上記所定の温度は、40℃〜100℃程度であることが好ましい。その後、配線層18が形成された半導体基板10を所定の温度及び時間によりベークし、配線層18を固化する。
上述したようなインクジェット印刷により、開口部10wのような立体的な構造を有する半導体基板10上に、レジスト層の形成やフォトリソグラフィを行わずに所定のパターンを有した配線層18を形成することができる。また、立体的な構造を有する半導体基板10上に形成される配線層18のカバレッジを、従来例に比して極力向上させることが可能となる。
次に、本発明の第2の実施形態に係る半導体装置の製造方法について図面を参照して説明する。図12乃至図14は、本実施形態に係る半導体装置の製造方法を示す断面図である。なお、図12乃至図14では、半導体基板のうち、ダイシングラインDLの近傍を示している。また、図12乃至図14では、第1の実施形態の図1乃至図11に示したものと同一の構成要素については、同一の符号を付して説明する。
本実施形態に係る半導体装置の製造方法のうち、開口部10wを含む半導体基板10の裏面上に銀ペーストから成り所定のパターニングされた配線層18を形成する工程までは、図1乃至図8及び図11に示した第1の実施形態に係る各工程と同様である。なお、銀ペーストと溶媒との混合物のスプレー塗布により配線層18を形成した場合は、そのパターニングのマスクとして用いた第3のレジスト層20は除去されているものとする。
次に、図12に示すように、開口部10w内を含む配線層18上に、メッキ層19をメッキ法により形成する。メッキ層19は、その下層の配線層18を電気的もしくは機械的に保護して、配線層18を構成する銀ペーストのエレクトロマイグレーションに対する耐性を高めるためのものである。メッキ層19を構成する金属は、配線層18を構成する銀ペーストのエレクトロマイグレーションに対する耐性を高めるものであれば限定されないが、ニッケル(Ni)及び金(Au)であることが好ましい。
さらに、図13に示すように、メッキ層19上を含む半導体基板10の裏面上に保護層21を形成する。また、メッキ層19の一部を露出するように保護層21を開口して、当該メッキ層19の一部上に導電端子22を形成する。
最後に、図14に示すように、ダイシングラインDLに沿ったダイシングにより、半導体基板10及びそれに積層される各層を、複数の半導体チップ10A及びそれに積層される各層から成る半導体装置に分離する。
上述したように、第1及び第2の実施形態では、配線層18上にメッキ層19を形成することで、半導体装置に高電圧が印加される場合においても、配線層19のエレクトロマイグレーションに対する耐性を極力高めることが可能となる。
なお、上述した第1及び第2の実施形態では、配線層18上に導電端子22を形成したが、本発明はこれに限定されない。即ち、本発明は、導電端子が形成されない半導体装置、例えばLGA(Land Grid Array)型の半導体装置に適用されるものであってもよい。
また、上述した第1及び第2の本実施形態では、半導体基板10の裏面上にパッド電極12と接続された配線層18が形成されるものとしたが、本発明はこれに限定されない。即ち、配線層18は、少なくとも開口部10wのような立体的な構造を有した半導体基板上に形成されるものであれば、パッド電極12と接続されないものであってもよい。
また、上述した第1及び第2の本実施形態では、開口部10wは半導体基板10を貫通するようにして形成されたが、本発明はこれに限定されない。即ち、開口部10wは、半導体基板10の裏面から当該半導体基板10を貫通せずに形成された凹部であってもよい。この場合、半導体基板10の表面に形成された支持体14は、上記いずれかの工程において除去されてもよい。もしくは、支持体14は、除去されずに残されてもよい。もしくは、支持体14の形成は省略されても構わない。
また、上述した第1及び第2の本実施形態では、開口部10wは半導体基板10の裏面を開口するようにして形成され、当該開口部10wを含む当該裏面上に配線層18を形成したが、本発明はこれに限定されない。即ち、支持体14が形成されなければ、開口部10wは半導体基板10の表面を開口するものであってもよく、当該表面に配線層18が形成されるものであってもよい。
Claims (12)
- 半導体基板の一部をある面から選択的にエッチングして、当該面に開口部を形成する工程と、
前記開口部を含む前記半導体基板の前記面の全面に、銀ペーストと溶媒との混合物をスプレー塗布することにより、当該銀ペーストから成る配線層を形成する工程と、
前記配線層が形成された前記半導体基板をベークする工程と、
所定のパターンに対応して、前記配線層をパターニングする工程と、を有することを特徴とする半導体装置の製造方法。 - 半導体基板の一部をある面から選択的にエッチングして、当該面に開口部を形成する工程と、
前記開口部を含む前記半導体基板の前記面の全面に、銀ペーストと溶媒との混合物をスプレー塗布することにより、当該銀ペーストから成る配線層を形成する工程と、
前記配線層が形成された前記半導体基板をベークする工程と、
所定のパターンに対応して、前記配線層をパターニングする工程と、
前記配線層上にメッキ層を形成する工程と、を有することを特徴とする半導体装置の製造方法。 - 半導体基板の一部をある面から選択的にエッチングして、当該面に開口部を形成する工程と、
前記半導体基板を所定の温度に加熱すると共に、前記開口部を含む前記半導体基板の前記面の一部上に、所定のパターンに対応するように、銀ペーストと溶媒との混合物をインクジェット印刷することにより、当該銀ペーストから成り当該所定のパターンを有した配線層を形成する工程と、
前記配線層が形成された前記半導体基板をベークする工程と、を有することを特徴とする半導体装置の製造方法。 - ダイシングラインによって区分され、第1の絶縁膜を介して当該ダイシングラインに沿ってパッド電極が形成された半導体基板の表面に、樹脂層を介して支持体を形成する工程と、
前記半導体基板の一部を当該裏面から選択的にエッチングして、前記ダイシングラインの一部もしくは全体に沿って開口する開口部を形成する工程と、
前記開口部内を含む半導体基板の裏面上に第2の絶縁膜を形成する工程と、
前記開口部の底部の前記第1及び第2の絶縁膜の一部を、前記パッド電極の一部上から前記ダイシングラインに至る領域にかけて選択的にエッチングして除去し、前記パッド電極の一部を露出する工程と、
前記開口部を含む前記半導体基板の裏面の全面に、銀ペーストと溶媒との混合物をスプレー塗布することにより、当該銀ペーストから成る配線層を形成する工程と、
前記配線層が形成された前記半導体基板をベークする工程と、
所定のパターンに対応して、前記開口部の底部で露出する前記パッド電極上から前記半導体基板の裏面上に延びるように、前記配線層をパターニングする工程と、を有することを特徴とする半導体装置の製造方法。 - 前記配線層上を含む半導体基板の裏面上に保護層を形成する工程と、
前記ダイシングラインに沿ったダイシングにより、前記半導体基板を複数の半導体チップに分離する工程と、を有することを特徴とする請求項4に記載の半導体装置の製造方法。 - 前記保護層の一部を開口して前記配線層の一部を露出し、当該配線層の一部上に導電端子を形成する工程を有することを特徴とする請求項5に記載の半導体装置の製造方法。
- ダイシングラインによって区分され、第1の絶縁膜を介して当該ダイシングラインに沿ってパッド電極が形成された半導体基板の表面に、樹脂層を介して支持体を形成する工程と、
前記半導体基板の一部を当該裏面から選択的にエッチングして、前記ダイシングラインの一部もしくは全体に沿って開口する開口部を形成する工程と、
前記開口部内を含む半導体基板の裏面上に第2の絶縁膜を形成する工程と、
前記開口部の底部の前記第1及び第2の絶縁膜の一部を、前記パッド電極の一部上から前記ダイシングラインに至る領域にかけて選択的にエッチングして除去し、前記パッド電極の一部を露出する工程と、
前記開口部を含む前記半導体基板の裏面の全面に、銀ペーストと溶媒との混合物をスプレー塗布することにより、当該銀ペーストから成る配線層を形成する工程と、
前記配線層が形成された前記半導体基板をベークする工程と、
所定のパターンに対応して、前記開口部の底部で露出する前記パッド電極上から前記半導体基板の裏面上に延びるように、前記配線層をパターニングする工程と、
前記配線層上にメッキ層を形成する工程と、を有することを特徴とする半導体装置の製造方法。 - 前記メッキ層上を含む半導体基板の裏面上に保護層を形成する工程と、
前記ダイシングラインに沿ったダイシングにより、前記半導体基板を複数の半導体チップに分離する工程と、を有することを特徴とする請求項7に記載の半導体装置の製造方法。 - 前記保護層の一部を開口して前記メッキ層の一部を露出し、当該メッキ層の一部上に導電端子を形成する工程を有することを特徴とする請求項8に記載の半導体装置の製造方法。
- ダイシングラインによって区分され、第1の絶縁膜を介して当該ダイシングラインに沿ってパッド電極が形成された半導体基板の表面に、樹脂層を介して支持体を形成する工程と、
前記半導体基板の一部を当該裏面から選択的にエッチングして、前記ダイシングラインの一部もしくは全体に沿って開口する開口部を形成する工程と、
前記開口部内を含む半導体基板の裏面上に第2の絶縁膜を形成する工程と、
前記開口部の底部の前記第1及び第2の絶縁膜の一部を、前記パッド電極の一部上から前記ダイシングラインに至る領域にかけて選択的にエッチングして除去し、前記パッド電極の一部を露出する工程と、
前記半導体基板を所定の温度に加熱すると共に、前記開口部を含む前記半導体基板の裏面の一部上に、当該開口部の底部で露出するパッド電極上を含む所定のパターンに対応するように、銀ペーストと溶媒との混合物をインクジェット印刷することにより、当該銀ペーストから成り当該所定のパターンを有した配線層を形成する工程と、
前記配線層が形成された前記半導体基板をベークする工程と、を有することを特徴とする半導体装置の製造方法。 - 前記配線層上を含む半導体基板の裏面上に保護層を形成する工程と、
前記ダイシングラインに沿ったダイシングにより、前記半導体基板を複数の半導体チップに分離する工程と、を有することを特徴とする請求項10に記載の半導体装置の製造方法。 - 前記保護層の一部を開口して前記配線層の一部を露出し、当該配線層の一部上に導電端子を形成する工程を有することを特徴とする請求項11に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004228827A JP2006049593A (ja) | 2004-08-05 | 2004-08-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004228827A JP2006049593A (ja) | 2004-08-05 | 2004-08-05 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006049593A true JP2006049593A (ja) | 2006-02-16 |
Family
ID=36027805
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004228827A Pending JP2006049593A (ja) | 2004-08-05 | 2004-08-05 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006049593A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008166692A (ja) * | 2007-01-04 | 2008-07-17 | Visera Technologies Co Ltd | チップスケールパッケージ、cmosイメージスケールパッケージおよびcmosイメージスケールパッケージの製造方法 |
-
2004
- 2004-08-05 JP JP2004228827A patent/JP2006049593A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008166692A (ja) * | 2007-01-04 | 2008-07-17 | Visera Technologies Co Ltd | チップスケールパッケージ、cmosイメージスケールパッケージおよびcmosイメージスケールパッケージの製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4850392B2 (ja) | 半導体装置の製造方法 | |
JP4775007B2 (ja) | 半導体装置及びその製造方法 | |
EP2186132B1 (en) | Interconnection element with posts formed by plating | |
US20080258293A1 (en) | Semiconductor device package to improve functions of heat sink and ground shield | |
JP3707481B2 (ja) | 半導体装置の製造方法 | |
KR20070096016A (ko) | 본드 패드를 갖는 상호 결선 구조체 및 본드 패드 상의범프 사이트 형성 방법 | |
KR20060132490A (ko) | 관통 전극을 갖는 반도체 장치 및 그 제조 방법 | |
US7651886B2 (en) | Semiconductor device and manufacturing process thereof | |
CN102456650A (zh) | 半导体基板的导电结构以及其制造方法 | |
JP2005235860A (ja) | 半導体装置及びその製造方法 | |
JP2001110831A (ja) | 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器 | |
JP2004055965A (ja) | 配線基板及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器 | |
US7511320B2 (en) | Semiconductor device and manufacturing method of the same | |
JP3524441B2 (ja) | 配線形成方法 | |
CN101083241A (zh) | 半导体装置及其制造方法 | |
KR100802267B1 (ko) | Bga형 반도체 장치 및 그 제조 방법 | |
KR100752106B1 (ko) | 반도체 장치 및 그 제조 방법 | |
KR20060131642A (ko) | 반도체 장치 및 그 제조 방법 | |
JP2007221080A (ja) | 半導体装置およびその製造方法 | |
JP2007005357A (ja) | 半導体装置の製造方法 | |
JP4544902B2 (ja) | 半導体装置及びその製造方法 | |
JP2006049593A (ja) | 半導体装置の製造方法 | |
JP3957928B2 (ja) | 半導体装置およびその製造方法 | |
US7378345B2 (en) | Metal electroplating process of an electrically connecting pad structure of circuit board and structure thereof | |
JP5036217B2 (ja) | 半導体装置及びその製造方法 |