JP2006033960A

JP2006033960A - 電力変換装置

Info

Publication number: JP2006033960A
Application number: JP2004207295A
Authority: JP
Inventors: Masaaki Shigeta; 正昭繁田; Shigeru Ioka; 茂井岡; Ikuo Senda; 郁夫仙田; Hirofumi Shinohara; 裕文篠原
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2004-07-14
Filing date: 2004-07-14
Publication date: 2006-02-02
Anticipated expiration: 2024-07-14
Also published as: JP4533688B2

Abstract

【課題】複数台の単位変換器を直列接続することにより、高性能で小型、軽量、低コストの電力変換装置を構築する。
【解決手段】電力系統１と負荷装置２の間に交流側で並列接続され、直流側でＳＭＥＳ３に並列接続され、系統に瞬低が発生した場合に、電力系統を遮断してＳＭＥＳから負荷装置に電力を供給する電力変換装置であって、制御装置１５は系統電圧検出器１７の検出する系統電圧に基づいて電力系統の瞬低発生を判別し、瞬低発生時に単位変換器１１と系統連系スイッチ１４とを制御し、ＳＭＥＳ３から負荷装置２に電力を供給する構成にした。
【選択図】図１

Description

本発明は、電力変換装置に関する。

従来の系統に瞬低が発生した場合に負荷に対して所要の電力を継続して供給する瞬低補償用超電導電力貯蔵装置ＳＭＥＳは、電磁エネルギーを貯蔵する超電導コイルと、コイルが出力する直流電力を交流電力に変換し負荷に供給する電力変換装置とから構成されている。超電導コイルは電流源であるため、電流型変換器を適用することにより、このＳＭＥＳの回路構成を簡単にすることが可能である。

そのようなＳＭＥＳ用の電流形変換器として図２６に示す直接多重化方式が提案されている。本方式の場合、電力変換器間に横流が発生するため、横流抑制用インダクタンスと横流抑制制御機能が必要となる。また並列方式のため電流容量が大きくなるので、ＳＭＥＳコイルの冷却装置容量が増加し、システム全体のコストが増加する問題点があった（非特許文献１）。

さらに横流抑制制御機能が必要となることから、電力変換器のコストアップを招く問題点があった。特にコストにおいては、並列方式のためＳＭＥＳコイルの電流容量の増大にともなう冷却装置のコストの抑制が必要であった。
永井他、「多重空間ベクトル制御を適用した多重電流形変換器の開発」、平成１０年、電学論Ｄ、１１８巻５号、ｐｐ．６３０〜６２９。

本発明は上記技術的課題に鑑みてなされたもので、低コストに製作できる電力変換装置を提供することを目的とする。

請求項１の発明は、電力系統と負荷装置の間に交流側で並列接続され、直流側でＳＭＥＳに並列接続され、系統に瞬低が発生した場合に、電力系統を遮断して前記ＳＭＥＳから負荷装置に電力を供給する電力変換装置であって、１組又は互いに直列多重接続された複数組の単位変換器と、各単位変換器の３相出力端子に接続されるフィルタ・コンデンサと、各単位変換器の３相出力端子を接続し系統に連系する系統連系変圧器と、前記電力系統に前記負荷装置と当該電力変換装置を接続するための系統連系スイッチと、前記電力系統の系統電圧を検出する系統電圧検出器と、前記電力系統の系統電流を検出する系統電流検出器と、前記系統電圧検出器の検出する系統電圧に基づいて前記電力系統の瞬低発生を判別し、瞬低発生時に前記単位変換器と系統連系スイッチとを制御し、前記ＳＭＥＳから負荷装置に電力を供給させる制御装置とを備えたものである。

請求項２の発明は、請求項１の電力変換装置において、前記単位変換器は、ダイオードと逆導通形スイッチング素子を直列接続したアームを用いて構成した３相ブリッジ型であることを特徴とするものである。

請求項３の発明は、請求項１又は２の電力変換装置において、前記系統連系変圧器は、前記単位変換器１台当たり３組の単相変圧器を用いて３相変圧器を構成し、前記単位変換器側ではＹ結線し、配電系統側では次段の単位変換器用連系変圧器と直列多重接続して配電系統側全体をＹ結線の構成としたことを特徴とするものである。

請求項４の発明は、請求項１〜３の電力変換装置において、前記制御装置は、前記フィルタ・コンデンサの電圧を算出する３相フィルタ・コンデンサ電圧算出部と、当該算出された３相フィルタ・コンデンサ電圧に基づいて前記フィルタ・コンデンサの電圧を制御するコンデンサ電圧制御装置と、前記系統電流検出器の検出する系統電流に基づきフィードフォワード制御信号を算出するフィードフォワード制御装置と、当該フィードフォワード制御信号に基づいて出力電流指令を算出する電流指令制御装置と、前記系統電圧検出器の検出する系統電圧に基づいて瞬低を判定する瞬低検出装置と、当該瞬低検出装置の瞬低検出信号を入力し、前記系統連系スイッチをオフさせる交流サイリスタ制御回路と、前記単位変換器をＰＷＭ制御するＰＷＭ制御装置とを有することを特徴とするものである。

請求項５の発明は、請求項４の電力変換装置において、前記瞬低検出装置は、前記系統電圧検出器により検出した３相の系統電圧信号を入力し、３相／２相変換により２相系統電圧信号を出力する３相／２相変換部と、当該３相／２相変換部の出力する２相系統電圧信号に基づいて系統電圧振幅信号を出力する系統電圧振幅算出部と、前記系統電圧振幅算出部の出力する系統電圧振幅信号を瞬低検出しきい値と比較し、系統電圧振幅信号が瞬低検出しきい値より大きい場合は瞬低が発生していないと判断する瞬低信号を出力し、前記系統電圧振幅信号が瞬低検出しきい値以下の場合は電力系統に瞬低が発生したと判断する瞬低信号を出力する瞬低検出部とを有することを特徴とするものである。

請求項６の発明は、請求項５の電力変換装置において、前記コンデンサ電圧制御装置は、３相／２相変換によって２相コンデンサ電圧信号を出力する第１の３相／２相変換部と、この２相コンデンサ電圧信号を入力してコンデンサ電圧振幅を算出し、コンデンサ電圧振幅信号を出力するコンデンサ電圧振幅検出部と、前記瞬低検出装置の出力信号とコンデンサ電圧振幅信号を入力し、当該コンデンサ電圧振幅信号をコンデンサ電圧振幅指令信号として出力するコンデンサ電圧振幅制御部と、前記コンデンサ電圧振幅指令信号を入力し、コンデンサ電圧振幅指令信号の一次遅れ出力を出力する一次遅れ要素と、前記２相コンデンサ電圧信号を入力してコンデンサ電圧の位相を算出し、コンデンサ電圧位相信号として出力するコンデンサ電圧位相検出部と、前記瞬低検出装置の出力信号とコンデンサ電圧位相信号と入力するコンデンサ電圧位相制御部と、コンデンサ電圧指令生成部と、第２の３相／２相変換部と、２相／ＤＱ変換部と、２相／ＤＱ変換部と、減算部と、ＰＩ制御部とを備え、
前記瞬低検出装置が瞬低検出信号を出力しない場合には、前記コンデンサ電圧振幅制御部は、前記コンデンサ電圧振幅信号をコンデンサ電圧振幅指令信号として出力し、今回入力したコンデンサ電圧振幅信号により前回のコンデンサ電圧振幅信号を更新して保存し、前記１次遅れ要素は、前記コンデンサ電圧振幅指令信号を入力し、コンデンサ電圧振幅指令信号の一次遅れ出力を出力し、前記コンデンサ電圧位相検出部は、前記２相コンデンサ電圧信号を入力してコンデンサ電圧の位相を算出し、コンデンサ電圧位相信号として出力し、前記コンデンサ電圧位相制御部は、前記瞬低検出装置の出力信号とコンデンサ電圧位相信号と入力し、今回入力したコンデンサ電圧位相信号をコンデンサ電圧位相指令信号として出力し、かつ今回のコンデンサ電圧位相信号により前回のコンデンサ電圧位相信号を更新して保存し、
前記瞬低検出装置が瞬低検出信号を出力する場合には、前記コンデンサ電圧振幅制御部は保存しておいたコンデンサ電圧振幅信号を読み込み、コンデンサ電圧振幅指令信号として出力し、前記コンデンサ電圧位相制御部は、保存しておいたコンデンサ電圧位相信号を読み込み、これを位相の初期値として、所定の周波数に基づき制御位相を算出し、コンデンサ電圧位相指令信号として出力し、前記コンデンサ電圧指令生成部は、入力したコンデンサ電圧振幅指令信号の一次遅れ出力とコンデンサ電圧位相指令信号を入力し、互いに１２０°の位相差を有する３相コンデンサ電圧指令信号を算出して出力し、前記第２の３相／２相変換部は、前記３相コンデンサ電圧指令信号を入力し、３相／２相変換により２相コンデンサ電圧指令信号を算出して出力し、前記２相／ＤＱ変換部は、前記２相コンデンサ電圧指令信号とコンデンサ電圧位相指令信号を入力し、２相／ＤＱ変換によりＤＱコンデンサ電圧指令信号を算出して出力し、前記２相／ＤＱ変換部は、前記２相コンデンサ電圧信号とコンデンサ電圧位相指令信号を入力し、ＤＱコンデンサ電圧検出信号をフィードバック値として算出して出力し、前記減算部は、前記ＤＱコンデンサ電圧指令信号からＤＱコンデンサ電圧検出信号を減算してＤＱコンデンサ電圧偏差信号として出力し、前記ＰＩ制御部は、前記ＤＱコンデンサ電圧偏差信号がゼロになるようにコンデンサ電圧を制御する操作量として、ＰＩ制御出力ＤＱ電流指令信号を出力することを特徴とするものである。

請求項７の発明は、請求項６の電力変換装置において、前記フィードフォワード制御装置は、前記系統電流検出器により検出した系統電流検出信号を入力し、３相／２相変換により、２相系統電流信号を算出して出力する３相／２相変換部と、前記コンデンサ電圧位相指令信号と２相系統電流信号を入力し、２相／ＤＱ変換を行ってＤＱ系統電流信号を出力する２相／ＤＱ変換部と、前記ＤＱ系統電流信号のＤ軸信号を前記コンデンサ電流補償信号と加算してＤ軸電流信号に変換する加算部と、前記Ｄ軸電流信号と前記ＤＱ系統電流信号のＱ軸信号とに対して所定のゲインを掛けフィードフォワード制御信号を出力するゲイン掛算部とを有することを特徴とするものである。

請求項８の発明は、請求項７の電力変換装置において、前記電流指令制御装置は、前記ＰＩ制御出力ＤＱ電流指令信号とフィードフォワード制御信号を加算してＤＱ電流指令信号を出力する加算部と、前記ＤＱ電流指令信号を入力してリミット値と比較し、当該入力がリミット値を超えた場合はリミット値を、そうでなければ入力値をＤＱ電流指令リミット信号として出力するリミッタ部と、前記ＤＱ電流指令リミット信号を入力し、入力に基づいて算出される電流指令値の振幅がベクトル・リミット値を越えた場合はベクトル・リミット値で入力を除算した値を出力とし、そうでない場合は当該入力をＤＱ電流指令ベクトル・リミット信号として出力するベクトル・リミット部と、前記ＤＱ電流指令ベクトル・リミット信号を入力し、ＰＷＭ制御によりスイッチング素子の最小ＯＮパルス幅以下のＰＷＭパルスを発生させないように、入力したＤＱ電流指令ベクトル・リミット信号に対して所定の数値を乗算してＤＱ電流指令最小ＯＮパルス幅制御信号を出力する最小ＯＮパルス幅制御部と、前記コンデンサ電圧位相指令信号とＤＱ電流指令最小ＯＮパルス幅制御信号を入力し、ＤＱ／２相変換により２相電流指令信号を算出して出力するＤＱ／２相変換部と、前記２相電流指令信号を２相／３相変換して３相電流指令信号を算出し出力する２相／３相変換部とを有することを特徴とするものである。

請求項９の発明は、請求項１〜８の電力変換装置において、前記単位変換器は、抵抗とコンデンサを並列接続し、この回路とダイオードを直列接続したスナバ回路を各アームに並列接続したことを特徴とするものである。

請求項１０の発明は、請求項１〜９の電力変換装置において、前記ＳＭＥＳの直流端子間にダイオードとスイッチング素子を直列接続した構成の直流短絡回路と、前記ＳＭＥＳの直流電流を検出する直流電流検出器とを備え、前記制御装置は、待機中は前記直流電流検出器により検出した直流電流検出値が直流電流の最小値以下の場合は、全単位変換器のスイッチング素子をＯＮ状態に制御し、所定の時間の後に前記直流短絡回路のスイッチング素子をＯＦＦ状態に制御することによって前記ＳＭＥＳを充電し、前記直流電流検出値が直流電流の最大値以上になった場合は前記直流短絡回路のスイッチング素子をＯＮ状態に制御し、所定の時間の後に全単位変換器の全スイッチング素子をＯＦＦ状態に制御することによって前記直流短絡回路により直流電流を保持するパルス充電制御を行なうことを特徴とするものである。

請求項１１の発明は、請求項１〜１０の電力変換装置において、前記瞬低検出装置は、前記系統電圧検出信号を入力して整流し、直流電圧を出力するダイオードブリッジ回路と、整流出力された直流電圧を平滑し、系統電圧検出値として出力するする平滑コンデンサと、非反転入力から系統電圧検出値を入力し、反転入力から瞬低検出レベルを入力し、非反転入力の値が反転入力の値より大きい場合は瞬低検出信号として正の電圧を出力し、非反転入力の値が反転入力の値より小さい場合は瞬低なしとしてゼロ電圧を出力するオペアンプとを有することを特徴とするものである。

本発明によれば、ＳＭＥＳコイルの冷却装置容量を減少することができ、システム全体のコストを下げることができる。

以下、本発明の実施の形態を図に基づいて詳説する。

（第１の実施の形態）図１は本発明の第１の実施の形態の電力変換装置の構成を示している。電力変換装置１０は、互いに直列多重接続された単位変換器１１と、各単位変換器１１の３相出力端子に接続されるフィルタ・コンデンサ１２と、各単位変換器１１の３相出力端子を接続し系統に連系する系統連系変圧器１３と、電力系統１に負荷装置２と電力変換装置１０を接続するための系統連系スイッチ１４と、制御装置１５と、フィルタ・コンデンサ電圧を検出する電圧検出器１６と、系統電圧を検出する電圧検出器１７と、系統電流を検出する電流検出器１８とから構成されている。直列多重接続された単位変換器１１は、直流回路側で超電導コイル３に並列接続されている。

図２は本実施の形態の単位変換器１１の構成図である。ダイオード２４と逆導通形スイッチング素子２５を直列接続して１つのアームを構成する。そしてアーム２組を直列接続して、１相当たりのレッグを構成する。各アームの接続点にＵ，Ｖ，Ｗ各相の交流出力端子を接続して１相のインバータを構成する。３組のレッグを並列接続することにより、１組の３相ブリッジ電流形変換器を単位変換器として構成している。説明の便宜のため上側の３組のアームのゲート端子にＵ，Ｖ，Ｗの記号を与え、また下側の３組のアームのゲート端子にＸ，Ｙ，Ｗの記号を与えてある。

図３は系統連系変圧器１３の構成図である。１組の単位変換器１１を接続する系統連系変圧器１３は、３組の単相変圧器を用いて構成している。各単相変圧器の黒丸で示した同相の端子は、単位変換器１１の各交流出力端子に接続する。例えば１段目の単位変換器１１の交流出力端子には、それぞれＶｕ１，Ｖｖ１，Ｖｗ１の端子を接続する。各連系変圧器１３の変換器側の他の端子は、互いに接続して中性点を構成する。これにより変換器側の結線はＹ結線となる。また各単相変圧器の系統側の同相の端子は、配電系統のＵ相、Ｖ相、Ｗ相に接続する。各単相変圧器の系統側のその他の端子は、最終段以外の変圧器は次段の変圧器の系統側の端子に接続して直列接続する。最終段の変圧器のその他の端子は互いに接続し中性点Ｎを構成する。

図４は本実施の形態の制御装置１５の構成図である。この図では、３組の単位変換器１１に対する制御装置の構成例を示している。制御装置１５は、３相フィルタ・コンデンサ電圧算出部２６と、コンデンサ電圧制御装置２７と、フィードフォワード制御装置２８と、電流指令制御装置２９と、瞬低検出装置３０と、交流サイリスタ制御回路３１、及びＰＷＭ制御装置（単位変換器用）３２，３３，３４とから構成されている。

図５は本実施の形態のコンデンサ電圧制御装置２７の構成図である。コンデンサ電圧制御装置２７は、３相／２相変換部４７，５３と、コンデンサ電圧振幅検出部４８と、コンデンサ電圧振幅制御部４９と、一次遅れ要素１１３と、コンデンサ電圧位相検出部５０と、コンデンサ電圧位相制御部５１と、コンデンサ電圧指令生成部５２と、２相／ＤＱ変換部５４，５５と、減算部５６と、ＰＩ制御部５７とから構成されている。

図６は本実施の形態のフィードフォワード制御装置２８の構成図である。フィードフォワード制御装置２８は、３相／２相変換部６８と、２相／ＤＱ変換部６９と、ゲイン掛算部７０とから構成されている。

図７は本実施の形態の電流指令制御装置２９の構成を示す図である。電流指令制御装置２９は、加算部７５と、リミッタ部７６と、ベクトル・リミット部７７と、最小ＯＮパルス幅制御部７８と、ＤＱ／２相変換部７９と、２相／３相変換部８０とから構成されている。

図８は本実施の形態のＰＷＭ制御装置３２の構成を、電力変換器１段当たりにおいて示す図である。ＰＷＭ制御装置３２は、３相／２相変換部８６と、電流指令位相検出部８７と、ＰＷＭ制御部８８と、のこぎり波発生部８９と、パルス発生部９０と、乗算部９１とから構成されている。ＰＷＭ制御装置３３，３４の構成もこれと同様である。

図９は本実施の形態の瞬低検出装置３０の構成を示す図である。瞬低検出装置３０は、３相／２相変換部１００と、系統電圧振幅算出部１０１と、瞬低検出部１０２とから構成されている。

次に、本実施の形態の作用に関して詳説する。図１と図９において、３相電源系統１が健全な場合は、３相電源系統１から系統連系スイッチ１４を介して負荷装置３に所定の電力が供給される。そして、制御装置１５の瞬低検出装置３０の３相／２相変換部１００は、電圧検出器１７により検出した３相の系統電圧信号２０を入力し、３相／２相変換により２相系統電圧信号１０３を出力する。系統電圧振幅算出部１０１は、３相／２相変換部１００から入力した２相系統電圧信号１０３に基づき、系統電圧振幅信号１０４を出力する。瞬低検出部１０２は、系統電圧振幅算出部１０１から入力した系統電圧振幅信号１０４を瞬低検出しきい値１０５と比較し、系統電圧振幅信号１０４が瞬低検出しきい値１０５より大きい場合は、瞬低は発生していないと判断し、瞬低信号４１を０にリセットして出力する。

系統電圧振幅信号１０４が瞬低検出しきい値１０５以下の場合は、電力系統に瞬低が発生したと判断し、瞬低信号４１を１にセットして出力する。

図１０は本実施の形態におけるＰＷＭ制御装置の論理表である。ＰＷＭ制御部８８は、瞬低信号４１を入力し、その値が０である場合は、図１０に示すゲート信号を単位変換器１１の各アームのゲート端子に出力する。これにより各単位変換器１１の上アームであるＵアームと、下アームであるＸアームのスイッチング素子２５はＯＮ状態になり、超電導コイル３から流出する直流電流を導通し、待機状態を構成する。

［待機状態における制御装置の作用］図４に示す３相フィルタ・コンデンサ電圧算出部２６は、電圧検出器１６により検出したフィルタ・コンデンサ電圧信号１９を入力し、ＵＶ、ＶＷ、ＷＵの各線間電圧ごとに加算し、３相フィルタ・コンデンサ電圧信号３６を出力し、コンデンサ電圧制御装置２７は、３相フィルタ・コンデンサ電圧信号３６を入力する。コンデンサ電圧制御装置２７の３相／２相変換部４７は、３相／２相変換により、２相コンデンサ電圧信号５８を出力する。コンデンサ電圧振幅検出部４８は、２相コンデンサ電圧信号５８を入力し、コンデンサ電圧振幅を算出し、コンデンサ電圧振幅信号５９を出力する。コンデンサ電圧振幅制御部４９は、瞬低信号４１とコンデンサ電圧振幅信号５９を入力し、瞬低信号４１が０の場合は、コンデンサ電圧振幅信号５９をコンデンサ電圧振幅指令信号６０として出力し、今回入力したコンデンサ電圧振幅信号５９により前回のコンデンサ電圧振幅信号５９を更新し保存する。一次遅れ要素１１３は、コンデンサ電圧振幅指令信号６０を入力し、コンデンサ電圧振幅指令信号の一次遅れ出力１１４を出力する。コンデンサ電圧位相検出部５０は、２相コンデンサ電圧信号５８を入力し、コンデンサ電圧の位相を算出し、コンデンサ電圧位相信号６１として出力する。コンデンサ電圧位相制御部５１は、瞬低信号４１とコンデンサ電圧位相信号６１と入力し、瞬低信号４１が０の場合は、今回入力したコンデンサ電圧位相信号６１をコンデンサ電圧位相指令信号６２として出力する。また今回のコンデンサ電圧位相信号６１により前回のコンデンサ電圧位相信号６１を更新し保存する。

［瞬低補償時の自立運転制御状態における制御装置の作用］まず始めにコンデンサ電圧制御装置２７の制御動作を図４と図５により詳説する。電力系統に瞬低が発生して瞬低信号４１が１にセットされると、コンデンサ電圧振幅制御部４９は保存しておいたコンデンサ電圧振幅信号を読み込み、コンデンサ電圧振幅指令信号６０として出力する。また、コンデンサ電圧位相制御部５１は、瞬低信号４１が１にセットされた場合は、保存しておいたコンデンサ電圧位相信号を読み込み、これを位相の初期値として、所定の周波数に基づき制御位相を算出し、コンデンサ電圧位相指令信号６２として出力する。コンデンサ電圧指令生成部５２は、入力したコンデンサ電圧振幅指令信号の一次遅れ出力１１４とコンデンサ電圧位相指令信号６２を入力し、互いに１２０°の位相差を有する３相コンデンサ電圧指令信号６３を算出し出力する。３相／２相変換部５３は、３相コンデンサ電圧指令信号６３を入力し、３相／２相変換により２相コンデンサ電圧指令信号６４を算出し出力する。２相／ＤＱ変換部５４は、２相コンデンサ電圧指令信号６４とコンデンサ電圧位相指令信号６２を入力し、２相／ＤＱ変換によりＤＱコンデンサ電圧指令信号６５を算出し出力する。また２相／ＤＱ変換部５５は、２相コンデンサ電圧信号５８とコンデンサ電圧位相指令信号６２を入力し、ＤＱコンデンサ電圧検出信号６６をフィードバック値として算出し出力する。減算部５６は、ＤＱコンデンサ電圧指令信号６５からＤＱコンデンサ電圧検出信号６６を減算して、ＤＱコンデンサ電圧偏差信号６７を算出する。ＰＩ制御部５７は、ＤＱコンデンサ電圧偏差信号６７がゼロになるようにコンデンサ電圧を制御する操作量として、ＰＩ制御出力ＤＱ電流指令信号３７を出力する。

フィードフォワード制御装置２８は次のように作用する。図６の３相／２相変換部６８は、図１の電流検出器１８により検出した系統電流検出信号３８を入力し、３相／２相変換により、２相系統電流信号７１を算出し出力する。図６の２相／ＤＱ変換部６９は、コンデンサ電圧位相指令信号６２と２相系統電流信号７１を入力し、２相／ＤＱ変換を行い、ＤＱ系統電流信号７２を出力する。ＤＱ系統電流信号７２のＤ軸信号は、コンデンサ電流補償信号７３と加算され、Ｄ軸電流信号７４に変換される。ゲイン掛算部７０は、Ｄ軸電流信号７４とＤＱ系統電流信号７２のＱ軸信号に対して所定のゲインを掛けフィードフォワード制御信号３９を出力する。

電流指令制御装置２９は次のように作用する。図７の加算部７５は、ＰＩ制御出力ＤＱ電流指令信号３７とフィードフォワード制御信号３９を加算しＤＱ電流指令信号８１を出力する。リミッタ部７６は、ＤＱ電流指令信号８１を入力し、リミット値と比較する。入力がリミット値を超えた場合はリミット値を、そうでなければ入力値をＤＱ電流指令リミット信号８２として出力する。ベクトル・リミット部７７は、ＤＱ電流指令リミット信号８２を入力し、入力に基づいて算出される電流指令値の振幅がベクトル・リミット値を越えた場合は、ベクトル・リミット値で入力を除算した値を出力とし、そうでない場合は入力をＤＱ電流指令ベクトル・リミット信号８３として出力する。最小ＯＮパルス幅制御部７８は、ＤＱ電流指令ベクトル・リミット信号８３を入力し、ＰＷＭ制御により素子の最小ＯＮパルス幅以下のＰＷＭパルスを発生させないように、入力したＤＱ電流指令ベクトル・リミット信号８３に対して、所定の数値を乗算してＤＱ電流指令最小ＯＮパルス幅制御信号８４を出力する。ＤＱ／２相変換部７９は、コンデンサ電圧位相指令信号６２とＤＱ電流指令最小ＯＮパルス幅制御信号８４を入力し、ＤＱ／２相変換により、２相電流指令信号８５を算出し出力する。２相／３相変換部８０は、２相電流指令信号８５を２相／３相変換により、３相電流指令信号４２を算出し出力する。

交流サイリスタ制御回路３１は次のように作用する。図４において、交流サイリスタ制御回路３１は、瞬低信号４１を入力し、この値が０にリセットされている場合は、交流サイリスタ・ゲート信号４３をＯＮにセットして出力する。また瞬低信号４１が１にセットされている場合は、交流サイリスタ・ゲート信号４３をＯＦＦにセットして出力する。

ＰＷＭ制御装置は次のように作用する。図４のＰＷＭ制御装置３２，３３，３４のうち、ＰＷＭ制御装置３２を事例とし、その作用を図８を用いて詳説する。３相／２相変換部８６は、３相出力電流指令信号４２を入力し、３相／２相変換により２相電流指令信号９２を出力する。電流指令位相検出部８７は、２相電流指令信号９２を入力し、電流位相指令信号９３を出力する。のこぎり波発生部８９は、基本周波数の１８倍の周波数を有するのこぎり波信号９４を出力する。

図１に示す単位変換器１１をＮ台直列多重接続する場合は、Ｎ−１段目の単位変換器１１に対して３６０／Ｎ［°］ずつ、のこぎり波の位相を遅らせる。例えば、図１に示すように単位変換器１１を３台直列多重接続する場合は、１段目の単位変換器１１ののこぎり波に対して、２段目と３段目の単位変換器１１ののこぎり波は、それぞれ１２０［°］、２４０［°］だけ位相を遅らせる。本実施の形態のキャリヤ信号の生成における、のこぎり波信号の波形を図１２（Ａ）図に示す。互いに１２０［°］の位相差を有する、のこぎり波が発生していることがわかる。

図８のパルス発生部９０は、基本周波数を有するデューティ比５０［％］のパルス信号９５を生成する。図１に示す単位変換器１１をＮ台直列多重接続する場合は、Ｎ−１段目の単位変換器１１に対して６０／Ｎ［°］ずつ、パルス波の位相を遅らせる。例えば、図１に示すように単位変換器１１を３台直列多重接続する場合は、１段目の単位変換器のパルス波に対して、２段目と３段目の単位変換器のパルス波は、それぞれ２０［°］、４０［°］だけ位相を遅らせる。図１２（Ｂ）に本実施の形態のキャリヤ信号の生成における、パルス波信号の波形を示す。互いに２０［°］ずつの位相差を有するパルス波が発生していることがわかる。

図８の乗算部９１は、のこぎり波信号９４とパルス信号９５を乗算しキャリヤ信号９６を出力する。図１２（Ｃ）に本実施の形態のキャリヤ信号の生成における、キャリヤ信号の波形を示す。互いに２０［°］ずつの位相差を有する正負のキャリヤ信号が発生していることがわかる。

図８のＰＷＭ制御部８８は、瞬低信号４１が１にセットされている場合は、入力した電流位相指令信号９３の値に対応して、図１１に示す論理に従い、単位変換器１１の各アームのスイッチング素子２５のゲート信号のＯＮとＯＦＦの状態を決定し、各単位変換器１１に対するゲート信号４４として出力する。

図１３、図１４に本実施の形態の１段目の単位変換器１１に対するＰＷＭ制御の波形を示す。図１３（Ａ）、図１４（Ａ）は１段目の単位変換器用キャリヤ信号とＵ相の電流指令信号によるＰＷＭ制御の様子を示す。図１３（Ｂ）〜（Ｄ）は１段目の単位変換器の上アームであるＵ，Ｖ，Ｗの各アームのゲート信号波形である。図１４（Ｂ）〜（Ｄ）に１段目の単位変換器１１の下アームであるＸ，Ｙ，Ｚの各アームのゲート信号波形を示す。

電力変換装置１０が、自立運転中の直流電圧と直流電流の様子を図１５（Ａ），（Ｂ）に示す。直流電圧は５［ｋＶ］±２．５［ｋＶ］程度の変動であり、直流電圧リプルが小さくなっている。

図１６（Ａ）〜（Ｃ）に本実施の形態の単位変換器１１の出力電流波形を示す。この波形は、１段目の単位変換器のＵ，Ｖ，Ｗ相の出力電流波形である。電流波形は９パルスにＰＷＭ制御された波形である。

図１７（Ａ）〜（Ｄ）は、５ＭＷの３相抵抗負荷を接続し、電力変換装置１０を自立運転制御した場合の本実施の形態のコンデンサ電圧、連系点電圧、負荷電流、負荷の電力のシミュレーション波形を示す。連系点電圧と負荷電流は正弦波になっており瞬低時も負荷に対して安定に電力を供給し瞬低補償制御している。

図１８（Ａ）〜（Ｃ）に５ＭＷの抵抗負荷時の本実施の形態の交流電圧の高調波解析結果を示す。ＴＨＤは０．１［％］未満であり高圧で受電する需要家の高調波抑制対策ガイドラインをクリアしている。

本実施の形態に記載の電力変換装置によれば、大容量化のため複数の単位変換器を互いに直列接続することにより、ＳＭＥＳコイルの直流電圧を大きく、直流電流を小さくすることが可能となる。これにより従来の並列方式のＳＭＥＳ用電力変換器で必要であった横流抑制リアクトルと制御が不要となり、電力変換器の寸法、重量、コストを低減することができる。また直流電流容量が低減するためＳＭＥＳコイルと冷却装置の電流容量とコストを低減することができる。この結果、低コストなＳＭＥＳ用電力変換装置を提供することができる。

（第２の実施の形態）第１の実施の形態において、単位変換器１１を図１９に示す本実施の形態のスナバ回路を有する単位変換器１１により構成したことを特徴とする。図１９に示す単位変換器１１は、第１の実施の形態の図２に示す単位変換器１１において、各アームと並列にスナバ回路９７を接続した回路である。各スナバ回路９７は、抵抗とコンデンサダイオードにより構成してある。このスナバ回路９７は、スイッチング素子２５が転流する場合に、主回路のインダクタンスに保持されているエネルギーの一部を吸収し、このエネルギーを抵抗で消費することにより、素子に印加される過電圧の発生を抑制する。

図２０（Ａ）〜（Ｃ）に本実施の形態のスナバ回路を有する単位変換器１１において、スナバ回路９７のスナバ抵抗の電圧、電流、消費電力の自立運転時の波形を示す。この場合、素子２５の過電圧レベルは、３．９［ｋＶ］であるが、図２０（Ａ）に示すようにスナバ抵抗の電圧は３．７［ｋＶ］程度であり、過電圧に至っていない。

本実施の形態によれば、単位変換器１１のスイッチングにおける転流時の主回路のインダクタンスにより各アームに印加される過電圧を抑制できるので、単位変換器のアームを構成するダイオードとスイッチング素子のストレスを低減し、システムの信頼性の高い瞬低補償ＳＭＥＳ用電力変換器を提供することができる。

（第３の実施の形態）図２１に本発明の第３の実施の形態の直流短絡回路を有する電力変換装置１０の構成を示す。本回路は、図１に示す第１の実施の形態の電力変換装置の構成に対して、直流短絡回路９８と直流電流検出器９９を追加した回路構成を特徴とする。直流短絡回路９８は、ダイオードとスイッチング素子を直列接続して構成してある。図２２に本実施の形態の制御装置１５の構成を示す。この回路は、図４に示す第１の実施の形態の制御装置に、直流電流状態検出部１０６と直流短絡回路制御装置１１１を追加している。

制御装置１５における直流電流状態検出部１０６は、直流電流検出信号１０７と直流電流最大値１０８と直流電流最小値１０９を入力する。直流電流状態検出部１０６は、直流電流検出信号１０７が直流電流最小値１０９以下である場合は、直流短絡回路制御フラグ１１０を０にリセットして出力する。これとは逆に直流電流検出信号１０７が直流電流最大値１０８以上である場合は、直流短絡回路制御フラグ１１０を１にセットして出力する。直流短絡回路制御装置１１１とＰＷＭ制御装置３２，３３，３４は、直流短絡回路制御フラグ１１０を入力する。直流短絡回路制御装置１１１は、直流短絡回路制御フラグ１１０が０の場合は、一定時間遅れてＯＦＦのゲート信号１１２を直流短絡回路９８のスイッチング素子のゲート端子に対して出力する。これとは逆に直流短絡回路制御フラグ１１０が１の場合は、ＯＮのゲート信号１１２を直流短絡回路９８のスイッチング素子のゲート端子に対して出力する。ＰＷＭ制御装置３２，３３，３４は、瞬低信号４１が０にリセットされ、直流短絡回路制御フラグ１１０が０の場合は図２３に示すＰＷＭ制御装置の論理表に従い単位変換器のゲート信号をＯＮ状態に設定する。これとは逆に、ＰＷＭ制御装置３２，３３，３４は、瞬低信号４１が１にセットされ、直流短絡回路制御フラグ１１０が１の場合は、図２３に示す本実施の形態のＰＷＭ制御装置の論理表に従い所定の時間の後に単位変換器１１のゲート信号をＯＦＦ状態に設定する。この結果、図２４に示すパルス充電制御により、超電導コイル３の電流を一定値に保持する。

本実施の形態の電力変換装置１０によれば、直流短絡回路９８の適用とパルス充電制御により、待機時の電力変換装置１０の損失を低減するとともに、充電回路が不要となり低コスト化を図ることができる。

（第４の実施の形態）電力変換装置１０の構成として、第３の実施の形態の直流短絡回路と直流電流検出器を有する電力変換装置における単位変換器の構成を、第２の実施の形態に示すスナバ回路を有する単位変換器の構成とすることができる。

この実施の形態の電力変換装置では、系統に瞬低が発生していない場合には第３の実施の形態に示したパルス充電制御により待機し、瞬低発生時には第２の実施の形態に示した自立運転を行なう。

本実施の形態の電力変換装置によれば、単位変換器のスイッチングにおける転流時の主回路のインダクタンスにより各アームに印加される過電圧を抑制できるので、単位変換器のアームを構成するダイオードとスイッチング素子のストレスを低減し、システムの信頼性の高い瞬低補償ＳＭＥＳ用電力変換器を提供することができる。また、直流短絡回路９８の適用とパルス充電制御により、待機時の電力変換装置１０の損失を低減するとともに、充電回路が不要となり、低コスト化を図ることができる。

（第５の実施の形態）第５の実施の形態の電力変換装置は、図４に示した第１の実施の形態における制御装置１５の構成における瞬低検出装置３０を、図２５に示す構成にしたことを特徴とする。図２５に示す瞬低検出装置３０は、ダイオードブリッジ回路１１５と平滑コンデンサ１１６とオペアンプ１１７により構成してある。

瞬低検出装置３０のダイオードブリッジ回路１１５は、系統電圧検出信号４０を入力して整流し、直流電圧を出力する。整流出力された直流電圧は、平滑コンデンサ１１６により平滑される。平滑コンデンサ１１６の出力は、系統電圧検出値１１８となる。オペアンプ１１７は、非反転入力から系統電圧検出値１１８を入力し、反転入力から瞬低検出レベル１１９を入力する。オペアンプ１１７は、非反転入力の値が反転入力の値より大きい場合は、正の電圧を出力する。オペアンプ１１７は、非反転入力の値が反転入力の値より小さい場合は、ゼロの電圧を出力する。

本実施の形態の電力変換装置によれば、瞬低検出速度は、第１の実施の形態の場合よりも高速であるので、第１の実施の形態より高速に交流サイリスタスイッチを遮断することができる。このため第１の実施の形態よりさらに高性能な電力変換装置１０を構成することができる。

（第６の実施の形態）第２の実施の形態において、図４に示した第１の実施の形態の制御装置における瞬低検出装置３０を図２５に示す第５の実施の形態の瞬低検出装置で構成することができる。これにより、本実施の形態の電力変換装置では、第２の実施の形態と第５の実施の形態の両方の作用を行なう。

本実施の形態の電力変換装置１０によれば、単位変換器のスイッチングにおける転流時の主回路のインダクタンスにより各アームに印加される過電圧を抑制できるので、単位変換器のアームを構成するダイオードとスイッチング素子のストレスを低減し、システムの信頼性の高い瞬低補償ＳＭＥＳ用電力変換器を提供することができる。また、瞬低検出速度は、第２の実施の形態の場合よりも高速であるので、第２の実施の形態より高速に交流サイリスタスイッチを遮断することができる。このため第２の実施の形態よりさらに高性能な電力変換装置１０を構成することができる。

（第７の実施の形態）第３の実施の形態において、図４に示した第１の実施の形態の制御装置における瞬低検出装置３０を図２５に示す第５の実施の形態の瞬低検出装置で構成することができる。これにより、本実施の形態では、第３の実施の形態と第５の実施の形態の両方の作用を行なう。

本実施の形態に記載の電力変換装置１０によれば、直流短絡回路９８の適用とパルス充電制御により、待機時の電力変換装置１０の損失を低減するとともに、充電回路が不要となり低コスト化を図ることができる。また、瞬低検出速度は、第３の実施の形態の場合よりも高速であるので、第３の実施の形態より高速に交流サイリスタスイッチを遮断することができる。このため第３の実施の形態より更に高性能な電力変換装置１０を構成することができる。

（第８の実施の形態）第４の実施の形態において、図４に示した第１の実施の形態の制御装置における瞬低検出装置３０を図２５に示す第５の実施の形態の瞬低検出装置で構成することができる。これにより、本実施の形態では、第４の実施の形態と第５の実施の形態の両方の作用を行なう。

本実施の形態の電力変換装置によれば、単位変換器１１のスイッチングにおける転流時の主回路のインダクタンスにより各アームに印加される過電圧を抑制できるので、単位変換器のアームを構成するダイオードとスイッチング素子のストレスを低減し、システムの信頼性の高い瞬低補償ＳＭＥＳ用電力変換器を提供することができる。また、直流短絡回路９８の適用とパルス充電制御により、待機時の電力変換装置１０の損失を低減するとともに、充電回路が不要となり、低コスト化を図ることができる。さらに瞬低検出速度は、第４の実施の形態の場合よりも高速であるので、第４の実施の形態４より高速に交流サイリスタスイッチを遮断することができる。このため第４の実施の形態より高性能な電力変換装置１０を構成することができる。

本発明の第１の実施の形態の電力変換器の構成を示す回路図。本発明の第１の実施の形態の単位変換器の構成を示す回路図。本発明の第１の実施の形態の連系変圧器の構成を示す回路図。本発明の第１の実施の形態の制御装置の構成を示す回路図。本発明の第１の実施の形態のコンデンサ電圧制御装置の構成を示す回路図。本発明の第１の実施の形態のフィードフォワード制御装置の構成を示す回路図。本発明の第１の実施の形態の電流指令制御装置の構成を示す回路図。本発明の第１の実施の形態のＰＷＭ制御装置の構成を示す電力変換器１段当たりの回路図。本発明の第１の実施の形態の瞬低検出装置の構成を示す回路図。本発明の第１の実施の形態のＰＷＭ制御装置の信号４１＝０の場合の論理表。本発明の第１の実施の形態のＰＷＭ制御装置の信号４１＝１の場合の論理表。本発明の第１の実施の形態のキャリヤ信号の生成を示す波形図。本発明の第１の実施の形態のＰＷＭ制御（上アーム：Ｕ，Ｖ，Ｗ）を示す波形図。本発明の第１の実施の形態のＰＷＭ制御（下アーム：Ｘ，Ｙ，Ｚ）を示す波形図。本発明の第１の実施の形態の直流側の電圧と電流の波形図。本発明の第１の実施の形態の単位変換器の出力電流波形図。本発明の第１の実施の形態のコンデンサ電圧、連系点電圧、負荷電流、負荷の電力のシミュレーション波形図。本発明の第１の実施の形態の交流電圧の高調波解析の波形図。本発明の第２の実施の形態のスナバ回路を有する単位変換器の構成を示す回路図。本発明の第２の実施の形態のスナバ回路を有する単位変換器の自立運転時のスナバ抵抗の電圧、電流、消費電力の波形図。本発明の第３の実施の形態の直流短絡回路を有する電力変換器の構成を示す回路図。本発明の第３の実施の形態の制御装置の構成を示す回路図。本発明の第３の実施の形態のＰＷＭ制御装置の信号４１＝０の場合の論理表。本発明の第３の実施の形態のパルス充電制御の波形図。本発明の第５の実施の形態の瞬低検出装置の構成を示す回路図。従来の電力変換装置の構成を示す回路図。

符号の説明

１３相電源系統
２負荷装置
３超電導コイル（ＳＭＥＳ）
１０電力変換装置
１１単位変換器
１２フィルタ・コンデンサ
１３連系変圧器
１４系統連系スイッチ
１５制御装置
１６電圧検出器
１７電圧検出器
１８電流検出器
２４ダイオード
２５スイッチング素子
２６３相フィルタ・コンデンサ電圧算出部
２７コンデンサ電圧制御装置
２８フィードフォワード制御装置
２９電流指令制御装置
３０瞬低検出装置
３１交流サイリスタ制御回路
３２ＰＷＭ制御装置（１段目単位変換器用）
３３ＰＷＭ制御装置（２段目単位変換器用）
３４ＰＷＭ制御装置（３段目単位変換器用）
４７３相／２相変換部
４８コンデンサ電圧振幅検出部
４９コンデンサ電圧振幅制御部
５０コンデンサ電圧位相検出部
５１コンデンサ電圧位相制御部
５２コンデンサ電圧指令生成部
５３３相／２相変換部
５４２相／ＤＱ変換部
５５２相／ＤＱ変換部
５６減算部
５７ＰＩ制御部
６８３相／２相変換部
６９２相／ＤＱ変換部
７０ゲイン掛算部
７５加算部
７６リミッタ部
７７ベクトル・リミット部
７８最小ＯＮパルス幅制御部
７９ＤＱ／２相変換部
８０２相／３相変換部
８６３相／２相変換部
８７電流指令位相検出部
８８ＰＷＭ制御部
８９のこぎり波発生部
９０パルス発生部
９１乗算部
９７スナバ回路
９８直流短絡回路
９９直流電流検出器
１００３相／２相変換部
１０１系統電圧振幅算出部
１０２瞬低検出部
１０６直流電流状態検出部
１１１直流短絡回路制御装置
１１３一次遅れ要素
１１５ダイオードブリッジ回路
１１６平滑コンデンサ
１１７オペアンプ
１１８系統電圧検出値
１１９瞬低検出レベル

Claims

電力系統と負荷装置の間に交流側で並列接続され、直流側でＳＭＥＳに並列接続され、系統に瞬低が発生した場合に、電力系統を遮断して前記ＳＭＥＳから負荷装置に電力を供給する電力変換装置であって、
１組又は互いに直列多重接続された複数組の単位変換器と、各単位変換器の３相出力端子に接続されるフィルタ・コンデンサと、各単位変換器の３相出力端子を接続し系統に連系する系統連系変圧器と、前記電力系統に前記負荷装置と当該電力変換装置を接続するための系統連系スイッチと、前記電力系統の系統電圧を検出する系統電圧検出器と、前記電力系統の系統電流を検出する系統電流検出器と、前記系統電圧検出器の検出する系統電圧に基づいて前記電力系統の瞬低発生を判別し、瞬低発生時に前記単位変換器と系統連系スイッチとを制御し、前記ＳＭＥＳから負荷装置に電力を供給させる制御装置とを備えたことを特徴とする電力変換装置。
前記単位変換器は、ダイオードと逆導通形スイッチング素子を直列接続したアームを用いて構成した３相ブリッジ型であることを特徴とする請求項１に記載の電力変換装置。
前記系統連系変圧器は、前記単位変換器１台当たり３組の単相変圧器を用いて３相変圧器を構成し、前記単位変換器側ではＹ結線し、配電系統側では次段の単位変換器用連系変圧器と直列多重接続して配電系統側全体をＹ結線の構成としたことを特徴とする請求項１又は２に記載の電力変換装置。
前記制御装置は、前記フィルタ・コンデンサの電圧を算出する３相フィルタ・コンデンサ電圧算出部と、当該算出された３相フィルタ・コンデンサ電圧に基づいて前記フィルタ・コンデンサの電圧を制御するコンデンサ電圧制御装置と、前記系統電流検出器の検出する系統電流に基づきフィードフォワード制御信号を算出するフィードフォワード制御装置と、当該フィードフォワード制御信号に基づいて出力電流指令を算出する電流指令制御装置と、前記系統電圧検出器の検出する系統電圧に基づいて瞬低を判定する瞬低検出装置と、当該瞬低検出装置の瞬低検出信号を入力し、前記系統連系スイッチをオフさせる交流サイリスタ制御回路と、前記単位変換器をＰＷＭ制御するＰＷＭ制御装置とを有することを特徴とする請求項１〜３のいずれかに記載の電力変換装置。
前記瞬低検出装置は、前記系統電圧検出器により検出した３相の系統電圧信号を入力し、３相／２相変換により２相系統電圧信号を出力する３相／２相変換部と、当該３相／２相変換部の出力する２相系統電圧信号に基づいて系統電圧振幅信号を出力する系統電圧振幅算出部と、前記系統電圧振幅算出部の出力する系統電圧振幅信号を瞬低検出しきい値と比較し、系統電圧振幅信号が瞬低検出しきい値より大きい場合は瞬低が発生していないと判断する瞬低信号を出力し、前記系統電圧振幅信号が瞬低検出しきい値以下の場合は電力系統に瞬低が発生したと判断する瞬低信号を出力する瞬低検出部とを有することを特徴とする請求項４に記載の電力変換装置。
前記コンデンサ電圧制御装置は、３相／２相変換によって２相コンデンサ電圧信号を出力する第１の３相／２相変換部と、この２相コンデンサ電圧信号を入力してコンデンサ電圧振幅を算出し、コンデンサ電圧振幅信号を出力するコンデンサ電圧振幅検出部と、前記瞬低検出装置の出力信号とコンデンサ電圧振幅信号を入力し、当該コンデンサ電圧振幅信号をコンデンサ電圧振幅指令信号として出力するコンデンサ電圧振幅制御部と、前記コンデンサ電圧振幅指令信号を入力し、コンデンサ電圧振幅指令信号の一次遅れ出力を出力する一次遅れ要素と、前記２相コンデンサ電圧信号を入力してコンデンサ電圧の位相を算出し、コンデンサ電圧位相信号として出力するコンデンサ電圧位相検出部と、前記瞬低検出装置の出力信号とコンデンサ電圧位相信号と入力するコンデンサ電圧位相制御部と、コンデンサ電圧指令生成部と、第２の３相／２相変換部と、２相／ＤＱ変換部と、２相／ＤＱ変換部と、減算部と、ＰＩ制御部とを備え、
前記瞬低検出装置が瞬低検出信号を出力しない場合、
前記コンデンサ電圧振幅制御部は、前記コンデンサ電圧振幅信号をコンデンサ電圧振幅指令信号として出力し、今回入力したコンデンサ電圧振幅信号により前回のコンデンサ電圧振幅信号を更新して保存し、
前記１次遅れ要素は、前記コンデンサ電圧振幅指令信号を入力し、コンデンサ電圧振幅指令信号の一次遅れ出力を出力し、
前記コンデンサ電圧位相検出部は、前記２相コンデンサ電圧信号を入力してコンデンサ電圧の位相を算出し、コンデンサ電圧位相信号として出力し、
前記コンデンサ電圧位相制御部は、前記瞬低検出装置の出力信号とコンデンサ電圧位相信号と入力し、今回入力したコンデンサ電圧位相信号をコンデンサ電圧位相指令信号として出力し、かつ今回のコンデンサ電圧位相信号により前回のコンデンサ電圧位相信号を更新して保存し、
前記瞬低検出装置が瞬低検出信号を出力する場合、
前記コンデンサ電圧振幅制御部は保存しておいたコンデンサ電圧振幅信号を読み込み、コンデンサ電圧振幅指令信号として出力し、
前記コンデンサ電圧位相制御部は、保存しておいたコンデンサ電圧位相信号を読み込み、これを位相の初期値として、所定の周波数に基づき制御位相を算出し、コンデンサ電圧位相指令信号として出力し、
前記コンデンサ電圧指令生成部は、入力したコンデンサ電圧振幅指令信号の一次遅れ出力とコンデンサ電圧位相指令信号を入力し、互いに１２０°の位相差を有する３相コンデンサ電圧指令信号を算出して出力し、
前記第２の３相／２相変換部は、前記３相コンデンサ電圧指令信号を入力し、３相／２相変換により２相コンデンサ電圧指令信号を算出して出力し、
前記２相／ＤＱ変換部は、前記２相コンデンサ電圧指令信号とコンデンサ電圧位相指令信号を入力し、２相／ＤＱ変換によりＤＱコンデンサ電圧指令信号を算出して出力し、
前記２相／ＤＱ変換部は、前記２相コンデンサ電圧信号とコンデンサ電圧位相指令信号を入力し、ＤＱコンデンサ電圧検出信号をフィードバック値として算出して出力し、
前記減算部は、前記ＤＱコンデンサ電圧指令信号からＤＱコンデンサ電圧検出信号を減算してＤＱコンデンサ電圧偏差信号として出力し、
前記ＰＩ制御部は、前記ＤＱコンデンサ電圧偏差信号がゼロになるようにコンデンサ電圧を制御する操作量として、ＰＩ制御出力ＤＱ電流指令信号を出力することを特徴とする請求項４又は５に記載の電力変換装置。
前記フィードフォワード制御装置は、前記系統電流検出器により検出した系統電流検出信号を入力し、３相／２相変換により、２相系統電流信号を算出して出力する３相／２相変換部と、前記コンデンサ電圧位相指令信号と２相系統電流信号を入力し、２相／ＤＱ変換を行ってＤＱ系統電流信号を出力する２相／ＤＱ変換部と、前記ＤＱ系統電流信号のＤ軸信号を前記コンデンサ電流補償信号と加算してＤ軸電流信号に変換する加算部と、前記Ｄ軸電流信号と前記ＤＱ系統電流信号のＱ軸信号とに対して所定のゲインを掛けフィードフォワード制御信号を出力するゲイン掛算部とを有することを特徴とする請求項６に記載の電力変換装置。
前記電流指令制御装置は、前記ＰＩ制御出力ＤＱ電流指令信号とフィードフォワード制御信号を加算してＤＱ電流指令信号を出力する加算部と、前記ＤＱ電流指令信号を入力してリミット値と比較し、当該入力がリミット値を超えた場合はリミット値を、そうでなければ入力値をＤＱ電流指令リミット信号として出力するリミッタ部と、前記ＤＱ電流指令リミット信号を入力し、入力に基づいて算出される電流指令値の振幅がベクトル・リミット値を越えた場合はベクトル・リミット値で入力を除算した値を出力とし、そうでない場合は当該入力をＤＱ電流指令ベクトル・リミット信号として出力するベクトル・リミット部と、前記ＤＱ電流指令ベクトル・リミット信号を入力し、ＰＷＭ制御によりスイッチング素子の最小ＯＮパルス幅以下のＰＷＭパルスを発生させないように、入力したＤＱ電流指令ベクトル・リミット信号に対して所定の数値を乗算してＤＱ電流指令最小ＯＮパルス幅制御信号を出力する最小ＯＮパルス幅制御部と、前記コンデンサ電圧位相指令信号とＤＱ電流指令最小ＯＮパルス幅制御信号を入力し、ＤＱ／２相変換により２相電流指令信号を算出して出力するＤＱ／２相変換部と、前記２相電流指令信号を２相／３相変換して３相電流指令信号を算出し出力する２相／３相変換部とを有することを特徴とする請求項７に記載の電力変換装置。
前記単位変換器は、抵抗とコンデンサを並列接続し、この回路とダイオードを直列接続したスナバ回路を各アームに並列接続したことを特徴とする請求項１〜８のいずれかに記載の電力変換装置。
前記ＳＭＥＳの直流端子間にダイオードとスイッチング素子を直列接続した構成の直流短絡回路と、前記ＳＭＥＳの直流電流を検出する直流電流検出器とを備え、
前記制御装置は、待機中は前記直流電流検出器により検出した直流電流検出値が直流電流の最小値以下の場合は、全単位変換器のスイッチング素子をＯＮ状態に制御し、所定の時間の後に前記直流短絡回路のスイッチング素子をＯＦＦ状態に制御することによって前記ＳＭＥＳを充電し、前記直流電流検出値が直流電流の最大値以上になった場合は前記直流短絡回路のスイッチング素子をＯＮ状態に制御し、所定の時間の後に全単位変換器の全スイッチング素子をＯＦＦ状態に制御することによって前記直流短絡回路により直流電流を保持するパルス充電制御を行なうことを特徴とする請求項１〜９のいずれかに記載の電力変換装置。
前記瞬低検出装置は、前記系統電圧検出信号を入力して整流し、直流電圧を出力するダイオードブリッジ回路と、整流出力された直流電圧を平滑し、系統電圧検出値として出力するする平滑コンデンサと、非反転入力から系統電圧検出値を入力し、反転入力から瞬低検出レベルを入力し、非反転入力の値が反転入力の値より大きい場合は瞬低検出信号として正の電圧を出力し、非反転入力の値が反転入力の値より小さい場合は瞬低なしとしてゼロ電圧を出力するオペアンプとを有することを特徴とする請求項１〜１０のいずれかに記載の電力変換装置。