JP2006020428A

JP2006020428A - 制御システムにおけるデータ保護方法及び制御システム

Info

Publication number: JP2006020428A
Application number: JP2004196148A
Authority: JP
Inventors: Toshiyuki Amagasa; 俊之天笠
Original assignee: Mitsuba Corp
Current assignee: Mitsuba Corp
Priority date: 2004-07-02
Filing date: 2004-07-02
Publication date: 2006-01-19

Abstract

【課題】低電圧下にて電源異常が発生した場合における既存データの破壊を防止する。
【解決手段】モータ等の制御対象のデータを取得し、このデータを記憶手段に格納する制御システムに電圧検出回路を設け、制御システムに供給される電源電圧を検出する。電源に異常が発生ときには、まず、電源異常発生から電源電圧がデータを記憶手段に書き込み可能な電圧値を下回るまでの時間を示す電圧低下時間ＴＶ_Ｋを算出する。また、データ量に基づき、データを記憶手段に書き込むために要する時間を示すデータ書込予測時間ＴＤ_Ｐを算出する。電圧低下時間ＴＶ_Ｋとデータ書込予測時間ＴＤ_Ｐを比較し、ＴＶ_ＫがＴＤ_Ｐよりも長い場合のみデータを記憶手段に書き込み、電源電圧が低くデータ書込時間が確保できない場合はデータの書き込みを禁止する。
【選択図】図３

Description

本発明は、制御システムにおけるデータ保護に関し、特に、動作時に取得したデータを記憶素子等に書き込みつつ各種装置を駆動制御するシステムにおけるデータ保護技術に関する。

従来より、動作時に取得したデータをEEPROMやフラッシュマイコンのROM領域などの記憶素子に書き込み、それに基づいてモータ等の動作を制御するシステムが知られている。例えば、自動車用ワイパ装置においても、ワイパブレードの位置や動作速度、動作回数等のデータを随時取得し、リアルタイムでワイパブレードの動作制御を行うシステムが開発され、それを搭載した自動車も上市されている。

図４は、このようなワイパ装置の制御システムの構成を示す説明図である。ワイパ装置はモータ５１によって駆動され、モータ５１の正逆転によりワイパブレードがフロントガラス上にて往復動する。図４に示すように、モータ５１は、FET1〜4を用いたＨブリッジ回路５２に接続されている。Ｈブリッジ回路５２は、逆接続防止用のリレー５３を介してバッテリ５４と接続されている。リレー５３は、ＣＰＵ５５に接続された駆動回路５６によって制御される。

Ｈブリッジ回路５２の各FET1〜4は駆動回路５７によって制御される。駆動回路５７もまたＣＰＵ５５に接続されており、ＣＰＵ５５の指令の下、FET1〜4を適宜ON/OFFさせてモータ５１を正逆転させる。Ｈブリッジ回路５２にはさらに、リップル吸収用のコンデンサＣ２が取り付けられている。コンデンサＣ２の一端側は、Ｈブリッジ回路５２とバッテリ５４との接続点に接続され、他端側は接地されている。

ＣＰＵ５５はレギュレータ５８と接続されており、レギュレータ５８によって電源Vccから電力が供給される。レギュレータ５８はダイオードＤ１を介してバッテリ５４と接続されている。レギュレータ５８とダイオードＤ１の間には、他端側が接地されたコンデンサＣ１が接続されている。ＣＰＵ５５にはまた、EEPROM５９が接続されている。EEPROM５９にはワイパ装置の制御に必要な各種制御データ（例えば、ワイパブレードの位置や動作速度、動作回数等）が随時格納される。
特開2000-184780号公報

ところが、先のシステムでは、ＣＰＵ５５がEEPROM５９にデータを書き込んでいる間に、コネクタ外れ等によって突然に電源異常が発生すると、新しいデータが書き込めないばかりか、EEPROM５９内の従前のデータを破壊してしまうおそれがある。このため、図４のような制御システムでは、かかる電源異常の場合には、バックアップ用のコンデンサＣ１の容量を用いてデータ書込時間を確保し、データの保全が図られている。

一方、ＣＰＵ５５やレギュレータ５８は、電圧低下によりリセットされたり、出力停止状態となったりする。このため、供給電圧がリセット等の閾値であるＶ₀以下となる前にデータ書き込みを終える必要がある。図５は、図４の制御システムにおける電源異常時の電源電圧の時間変化とデータ書込時間との関係を示す説明図である。図５に示したように、電源電圧が１２Ｖの場合は、コンデンサＣ１の放電特性により、ＣＰＵ５５に供給される電圧は実線のように変化する。この場合には、電源異常発生から電圧がＶ₀以下となるまでの時間ＴＶ（以下、この時間は電圧低下時間ＴＶと略記する）はＴ₁となり、これはデータ書き込みに必要な時間ＴＤ（以下、この時間はデータ書込時間ＴＤと略記する）を超えている。従って、異常発生後にデータ書込時間ＴＤが確保され、従前のデータを破壊することなくデータの更新が行われる。

これに対し、電源電圧が９Ｖに低下している場合は、ＣＰＵ５５に供給される電圧は一点鎖線のように変化する。この場合には、電圧低下時間ＴＶはＴ₂となりデータ書込時間ＴＤよりも短くなる。従って、データ書き込みのための時間が確保されず、データを更新できないばかりか、従前のデータを破壊するおそれもある。この場合、コンデンサＣ１の容量を大きくすれば、その分、電圧低下時間ＴＶを長くでき、電源電圧の低下にも対応できる。しかしながら、そのためには大容量のコンデンサが必要となり、コストや回路スペースなどの面から限界があり、電源電圧の低下に際限なく対応することは困難である。

本発明の目的は、低電圧下にて電源異常が発生した場合における既存データの破壊を防止することにある。

本発明のデータ保護方法は、制御対象に関するデータを取得し、該データを記憶手段に格納する制御システムにおけるデータ保護方法であって、前記制御システムに供給される電源電圧を検出し、電源に異常が発生したとき、電源異常発生から前記電源電圧が前記データを前記記憶手段に書き込み可能な電圧値を下回るまでの時間を示す電圧低下時間を算出し、前記データを前記記憶手段に書き込むために要する時間を示すデータ書込時間と、前記電圧低下時間とを比較し、前記電圧低下時間が前記データ書込時間よりも長い場合のみ前記データを前記記憶手段に書き込むことを特徴とする。

本発明にあっては、電源異常発生時には、電圧低下時間がデータ書込時間よりも長い場合のみ制御対象に関するデータを記憶手段に書き込むようにしたので、電源電圧が低くデータ書込時間が確保できない場合はデータ書き込みが禁止される。このため、従前のデータの破壊が未然に防止され、既存データの保護が図られる。

前記データ保護方法において、前記データ書込時間を前記データの量に基づいて算出するようにしても良い。これにより、現在のデータ量に応じてデータ書き込みの有無が決定され、データ書込時間を固定すると書き込みが行われない状況でもデータが更新される場合が生じ、データをより有効に活用できる。

本発明の他のデータ保護方法は、制御対象に関するデータを取得し、該データを記憶手段に格納する制御システムにおけるデータ保護方法であって、前記制御システムに供給される電源電圧を検出し、電源に異常が発生したとき、前記電源電圧が所定の閾値以上の場合のみ、前記データを前記記憶手段に書き込むことを特徴とする。

本発明にあっては、電源異常発生時に電源電圧が所定の閾値以上の場合のみ制御対象に関するデータを記憶手段に書き込むようにしたので、電源電圧が閾値よりも低い場合、データ書き込み動作が禁止される。このため、電源電圧が低くデータ書込時間が確保できない場合はデータ書き込みが禁止される。従って、従前のデータの破壊が未然に防止され、既存データの保護が図られる。

前記データ保護方法において、前記閾値を、電源異常発生後に前記電源電圧が前記データを前記記憶手段に書き込み可能な電圧値を下回るまでの時間を示す電圧低下時間と、前記データを前記記憶手段に書き込むために要する時間を示すデータ書込時間とを比較し、前記電圧低下時間が前記データ書込時間よりも長くなる値に設定しても良い。

また、前記データ保護方法において、前記電源異常発生時における前記データの量に基づいて前記閾値を変更可能としても良い。これにより、現在のデータ量に応じてデータ書き込みの有無が決定され、閾値を固定した場合には書き込みが行われない状況でもデータが更新される場合が生じ、データをより有効に活用できる。

本発明の制御システムは、制御対象に関するデータを取得し該データを記憶手段に格納する制御システムであって、前記制御システムに電力を供給する電源と、前記電源から前記制御システムに対し印加される電源電圧を検出する電圧検出手段と、電源に異常が発生したとき、電源異常発生後に前記電源電圧が前記データを前記記憶手段に書き込み可能な電圧値を下回るまでの時間を示す電圧低下時間を算出する電圧低下時間算出手段と、前記データを前記記憶手段に書き込むために要する時間を示すデータ書込時間と、前記電圧低下時間とを比較する比較手段と、前記電圧低下時間が前記データ書込時間よりも長い場合のみ前記データを前記記憶手段に書き込むデータ書込手段とを有することを特徴とする。

本発明にあっては、電圧検出手段にて電源電圧を検出し、電源異常発生時には、電圧低下時間算出手段にて算出した電圧低下時間とデータ書込時間とを比較手段にて比較し、電圧低下時間がデータ書込時間よりも長い場合のみデータ書込手段によって制御対象に関するデータを記憶手段に書き込む。これにより、電源電圧が低くデータ書込時間が確保できない場合はデータ書き込みが禁止されるので、従前のデータの破壊が未然に防止され、既存データの保護が図られる。

前記制御システムにおいて、前記データの量に基づいて前記データ書込時間を算出するデータ書込時間算出手段をさらに設けても良い。これにより、現在のデータ量に応じてデータ書込時間が算出されデータ書き込みの有無が決定されるので、データ書込時間を固定すると書き込みが行われない状況でもデータが更新される場合が生じ、データをより有効に活用できる。

本発明の他の制御システムは、制御対象に関するデータを取得し該データを記憶手段に格納する制御システムであって、前記制御システムに電力を供給する電源と、前記電源から前記制御システムに対し印加される電源電圧を検出する電圧検出手段と、前記電源に異常が発生したとき、前記電源電圧が所定の閾値以上の場合のみ、前記データを前記記憶手段に書き込むデータ書込手段とを有することを特徴とする。

本発明にあっては、電圧検出手段にて電源電圧を検出し、電源異常発生時には、電源電圧が所定の閾値以上の場合のみデータ書込手段によって制御対象に関するデータを記憶手段に書き込む。このため、電源電圧が低くデータ書込時間が確保できない場合はデータ書き込みが禁止されるので、従前のデータの破壊が未然に防止され、既存データの保護が図られる。

本発明のデータ保護方法によれば、制御対象に関するデータを取得し記憶手段に格納する制御システムにて、電源電圧を検出すると共に、電源に異常が発生したときは、電圧低下時間がデータ書込時間よりも長い場合のみ制御対象に関するデータを記憶手段に書き込むようにしたので、電源電圧が低くデータ書込時間が確保できない場合はデータ書き込みが実行されず、従前のデータの破壊が未然に防止され、既存データの保護を図ることが可能となる。

本発明の他のデータ保護方法によれば、制御対象に関するデータを取得し記憶手段に格納する制御システムにて、電源電圧を検出すると共に、電源に異常が発生したときは、電源電圧が所定の閾値以上の場合のみ制御対象に関するデータを記憶手段に書き込むようにしたので、電源電圧が低くデータ書込時間が確保できない場合はデータの書き込みが実行されず、従前のデータの破壊が未然に防止され、既存データの保護を図ることが可能となる。

本発明の制御システムによれば、制御対象に関するデータを取得し記憶手段に格納する制御システムにて、電源電圧を検出する電圧検出手段と、電源に異常が発生したとき、電源異常発生後における所定電圧までの電圧低下時間を算出する電圧低下時間算出手段と、この電圧低下時間とデータ書込時間とを比較する比較手段と、電圧低下時間がデータ書込時間よりも長い場合のみ制御対象に関するデータを記憶手段に書き込むデータ書込手段とを設けたので、電源電圧が低くデータ書込時間が確保できない場合はデータ書き込みが実行されず、従前のデータの破壊が未然に防止され、既存データの保護が図られる。

本発明の他の制御システムによれば、制御対象に関するデータを取得し記憶手段に格納する制御システムにて、電源電圧を検出する電圧検出手段と、電源に異常が発生したとき、電源電圧が所定の閾値以上の場合のみ制御対象に関するデータを記憶手段に書き込むデータ書込手段とを設けたので、電源電圧が低くデータ書込時間が確保できない場合はデータ書き込みが実行されず、従前のデータの破壊が未然に防止され、既存データの保護が図られる。

以下、本発明の実施例を図面に基づいて詳細に説明する。

図１は本発明の実施例１であるデータ保護方法が適用される制御システムの構成を示す説明図である。図１の制御システムはモータ１を制御対象としており、例えばワイパ装置の駆動制御に使用される。モータ１は図示しないリンク機構等を介してワイパブレードと接続されており、モータ１の正逆転によりワイパブレードがフロントガラス上にて往復払拭動作を行う。

モータ１は、FET1〜4を用いたＨブリッジ回路２に接続されている。Ｈブリッジ回路２は、逆接続防止用のリレー３を介してバッテリ（電源）４と接続されている。リレー３はＣＰＵ（制御手段）５に接続された駆動回路６によって制御され、通常はオープン状態となっている。リレー３は、バッテリ４が正しく接続されている場合は、モータ１の駆動指令に伴ってクローズされ、Ｈブリッジ回路２とバッテリ４が電気的に接続される。

Ｈブリッジ回路２の各FET1〜4は駆動回路７によって制御される。駆動回路７もまたＣＰＵ５に接続されており、ＣＰＵ５の指令の下、FET1〜4を適宜ON/OFFさせてモータ１を正逆転させる。Ｈブリッジ回路２にはさらに、リップル吸収用のコンデンサＣ２が取り付けられている。コンデンサＣ２の一端側は、Ｈブリッジ回路２とバッテリ４との接続点に接続され、他端側は接地されている。

ＣＰＵ５はレギュレータ８と接続されており、レギュレータ８によって電源Vccから電力が供給される。レギュレータ８はダイオードＤ１を介してバッテリ４と接続されている。レギュレータ８とダイオードＤ１の間には、他端側が接地されたコンデンサ（容量素子）Ｃ１が接続されている。ＣＰＵ５にはまた、EEPROM（記憶手段）９が接続されている。EEPROM９にはワイパ装置の制御に必要な各種データが随時格納される。

このように、図１のシステムは図４のシステムとほぼ同様の構成となっているが、当該システムでは、これらの構成に加えて電圧検出回路（電圧検出手段）１１が設けられている。電圧検出回路１１はレギュレータ８と並列に配設されており、バッテリ４からレギュレータ８に対して印加される電圧値を検出する。前述のように、この電圧値が低い場合、コンデンサＣ１に蓄えられる電荷も小さくなるため、電源異常発生から供給電圧がＶ₀以下となるまでの時間が小さくなり、データ書込時間が確保できず既存データを破壊するおそれがある。

このため、本発明では、電圧検出回路１１を用いて電源電圧を検知し、その値に応じてＣＰＵ５によるデータ書き込み動作を制限し、既存データの保全を図っている。図２はＣＰＵ５における電源異常発生時のデータ書込処理に関する機能ブロック図、図３は図１の制御システムにおける電源異常時の電源電圧の時間変化とデータ書込時間との関係を示す説明図である。

図２に示すように、ＣＰＵ５にはまず、電圧検出回路１１に接続され、現在の電圧から電圧低下時間ＴＶを算出する電圧低下時間算出部（電圧低下時間算出手段）１２が設けられている。電圧低下時間算出部１２では、電源電圧に基づき、電源異常発生から電圧がＶ₀以下となるまでの時間を示す電圧低下時間ＴＶ_Ｋを算出する。ＣＰＵ５にはＲＯＭ１６が設けられており、検出電圧値に対応した電圧低下時間ＴＶ_Ｋがマップ化されて格納されている。ＣＰＵ５は、電圧検出回路１１にて検出された電源電圧に基づいて前記マップを参照し、電圧低下時間ＴＶ_Ｋを算出する。例えば、電源電圧が１２Ｖの場合はＴＶ₁、９Ｖの場合はＴＶ₂という数値が算出される。

ＣＰＵ５にはまた、電源異常発生に際し、現在のデータをEEPROM９に書き込むために要する時間を示すデータ書込予測時間ＴＤ_Ｐを算出するデータ書込時間算出部（データ書込時間算出手段）１３が設けられている。データ書込時間は記憶すべきデータの量によって変化し、データ量が小さければ書込時間も短くなる。例えば、ワイパ装置の場合では、ワイパブレードが動作中には速度データと位置データが含まれるが、停止時には位置データのみであり、両者にはデータ量に差が生じ書込時間も相違する。ＲＯＭ１６には、データ量とデータ書込予測時間ＴＤ_Ｐとの関係を示すマップ化も格納されており、データ書込時間算出部１３は、ワイパブレードの位置や動作速度、動作回数等の各種制御データの量に応じて前記マップを参照し、データ書込予測時間ＴＤ_Ｐを算出する。

算出された電圧低下時間ＴＶ_Ｋとデータ書込予測時間ＴＤ_Ｐは、ＣＰＵ５内に設けられた比較部（比較手段）１４にて比較される。この際、ＴＶ_Ｋ＞ＴＤ_Ｐの場合には従前データを壊すことなくデータ更新可能であるが、ＴＶ_Ｋ≦ＴＤ_Ｐの場合はデータ更新を行えず従前データをも破壊するおそれがある。そこで、比較部１４では、ＴＶ_ＫとＴＤ_Ｐを比較し、ＴＶ_ＫがＴＤ_Ｐよりも長い場合に限り、データ書込部１５に現在のデータをEEPROM９に書き込ませる。これに対し、ＴＶ_ＫがＴＤ_Ｐと等しいか短い場合にはデータの書き込みを禁止する。

例えば、図３において、電源電圧が１２Ｖや１０.５Ｖの場合はＴＶ₁＞ＴＤ_Ｐとなるため、電源異常発生に際しデータの更新を行う。一方、電源電圧が９Ｖの場合はＴＶ₂＜ＴＤ_Ｐのためデータ更新は実行しない。従って、当該制御方法によれば、電源異常発生時には、データ書込時間ＴＤが確保される場合のみデータ書き込み動作が行われることになり、電源電圧が低くデータ書込時間ＴＤが確保できない場合は、データ書き込みは禁止される。このため、データ書き込み動作中にＣＰＵ５が機能停止する事態を回避でき、既存データの破壊が未然に防止され、データの信頼性が確保される。なお、データ書き込みが実行されない場合、EEPROM９のデータは最新のものには更新されないが、直前のデータは最低限確保されるため、実質的にはシステム動作には大きな問題は生じない。

また、当該制御では、データ量に応じてデータ書込時間を予測し、それに基づいてデータ書き込みの有無を決定しているので、よりデータの実態に即したデータ書込制御が可能となる。すなわち、データ量を考慮しない場合では更新されない低電圧下でもデータ更新が行われる場合が生じ、データをより有効に活用することが可能となる。

次に、実施例２として、電源電圧に閾値ＶＳを設け、それを基準としてデータ書き込みの有無を判断する方式について説明する。以下の実施例においても図１のシステムが使用され、実施例１と同様の部材、部分については同一の符号を付し、その説明は省略する。なお、当該実施例では、データ書込時間はデータ量によらず一定の時間ＴＤが設定され、データ書込時間算出部１３は使用しない。

図３に示すように、電源電圧が１０.５Ｖの場合は電圧低下時間はＴＶ₃となり、やや余裕を持ちながらＴＤよりも大きい時間を確保できる（ＴＶ₃＞ＴＤ）。従って、電圧検出回路１１にて１０.５Ｖ以上の電源電圧値が検出されている場合には、１２Ｖの場合と同様に、従前データを壊すことなくデータ更新できる。これに対し、電源電圧が１０.５Ｖを下回るとデータ書込時間ＴＤが確保されにくくなり、９Ｖの場合はＴＶ₂＜ＴＤとなり、データ書込時間が不足する。

そこで、実施例２では、電圧検出回路１１にて検出される電源電圧が１０.５Ｖ以上の場合にはデータの書き込みを行い、１０.５Ｖ未満の場合にはデータの書き込みを行わずに既存データの保全を図る。すなわち、電源異常時にデータ書込時間ＴＤを確保し得る電圧として、１０.５Ｖをデータ書き込みの有無の閾値ＶＳとして設定し、比較部１４にて検出電圧値Ｖ_Ｋと閾値ＶＳとを比較する。Ｖ_ＫがＶＳ以上の場合はデータ書込部１５に現在のデータをEEPROM９に書き込ませ、Ｖ_ＫがＶＳ未満の場合はデータの書き込みを禁止する。

従って、データ書き込み動作を行う場合は必ずデータ書込時間ＴＤが確保され、最新データへの更新が完全に行われた後、ＣＰＵ５が機能停止する。これに対し、電源電圧が低くデータ書込時間ＴＤが確保できない場合は、データ書き込みが禁止されるため、既存データの破壊が未然に防止され、データの信頼性が確保される。

さらに、実施例３として、電圧値と電圧低下時間ＴＶ_Ｋとの関係を示すマップを使用し、閾値ＶＳの値を変化させる方式について説明する。この場合は実施例２と異なり、データ書込時間算出部１３を使用し、データ量からデータ書込予測時間ＴＤ_Ｐを求める。次に、電圧低下時間ＴＶ_Ｋのマップを参照し、求めたＴＤ_Ｐを超える電圧低下時間ＴＶ_Ｋを有する電圧値をマップから算出して閾値ＶＳ_Ｋとする。そして、検出電圧値Ｖ_Ｋと閾値ＶＳ_Ｋとを比較し、Ｖ_ＫがＶＳ_Ｋ以上の場合（Ｖ_Ｋ≧ＶＳ_Ｋ）にはデータ書き込みを行い、逆に、Ｖ_Ｋ＜ＶＳ_Ｋの場合にはデータ書き込みを禁止する。

実施例２の場合はＶＳやＴＤが固定されており制御的には簡便であるが、データ量が少なく実際はデータ書込時間が確保し得るようなケースでも書き込みが実行されず、データが無駄になる場合がある。これに対し、実施例３の方式は実施例１と同様、データ量に応じてデータ書込時間が予測され、それに基づいてデータ書き込みの有無が決定されるので、データの有効活用が図られる。なお、システム負荷軽減のため、逆に実施例１においてＴＤを固定して処理を行っても良い。

本発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、前述の実施例では、本発明をワイパ装置の制御システムに適用した例を示したが、その適用対象はワイパ装置には限定されず、システム動作中に取得したデータを記憶素子等に書き込むシステムに広く適用可能である。また、制御対象もモータには限定されず、他の電動装置の制御システムに広く適用可能である。さらに、前述の実施例では、取得データをEEPROM９に書き込む構成を示したが、例えばフラッシュマイコンのROM領域など、EEPROM９以外の記憶素子にデータを書き込む構成であっても良い。加えて、前述の閾値ＶＳは一例であり、その値は１０.５Ｖには限定されない。

なお、自動車用ワイパ装置では、一般にイグニッションスイッチを切った場合、そのＯＦＦ信号により、ＣＰＵ５はデータをEEPROM９に格納した後ＯＦＦとなるため、突然、電源が遮断される事態とはならないが、スイッチによってＣＰＵ５の電源が直接ＯＦＦされるようなシステムにも本発明は有効である。

本発明の一実施例であるデータ保護方法が適用される制御システムの構成を示す説明図である。ＣＰＵの電源異常発生時におけるデータ書込処理に関する機能ブロック図である。図１の制御システムにおける電源異常時の電源電圧の時間変化とデータ書込時間との関係を示す説明図である。従来の制御システムの構成を示す説明図である。図４の制御システムにおける電源異常時の電源電圧の時間変化とデータ書込時間との関係を示す説明図である。

符号の説明

１モータ
２Ｈブリッジ回路
３リレー
４バッテリ（電源）
５ＣＰＵ（制御手段）
６駆動回路
７駆動回路
８レギュレータ
９ EEPROM（記憶手段）
１１電圧検出回路（電圧検出手段）
１２電圧低下時間算出部（電圧低下時間算出手段）
１３データ書込時間算出部（データ書込時間算出手段）
１４比較部（比較手段）
１５データ書込部（データ書込手段）
１６ＲＯＭ
５１モータ
５２Ｈブリッジ回路
５３リレー
５４バッテリ
５５ＣＰＵ
５６駆動回路
５７駆動回路
５８レギュレータ
５９ EEPROM
Ｃ１コンデンサ
Ｃ２コンデンサ
Ｄ１ダイオード
ＴＤデータ書込時間
ＴＤ_Ｐデータ書込予測時間
ＴＶ,ＴＶ_Ｋ電圧低下時間
Ｖ_Ｋ検出電圧値
ＶＳ,ＶＳ_Ｋ閾値

Claims

制御対象に関するデータを取得し、該データを記憶手段に格納する制御システムにおけるデータ保護方法であって、
前記制御システムに供給される電源電圧を検出し、
電源に異常が発生したとき、電源異常発生から前記電源電圧が前記データを前記記憶手段に書き込み可能な電圧値を下回るまでの時間を示す電圧低下時間を算出し、
前記データを前記記憶手段に書き込むために要する時間を示すデータ書込時間と、前記電圧低下時間とを比較し、前記電圧低下時間が前記データ書込時間よりも長い場合のみ前記データを前記記憶手段に書き込むことを特徴とするデータ保護方法。
請求項１記載のデータ保護方法において、前記データ書込時間を前記データの量に基づいて算出することを特徴とするデータ保護方法。
制御対象に関するデータを取得し、該データを記憶手段に格納する制御システムにおけるデータ保護方法であって、
前記制御システムに供給される電源電圧を検出し、
電源に異常が発生したとき、前記電源電圧が所定の閾値以上の場合のみ、前記データを前記記憶手段に書き込むことを特徴とするデータ保護方法。
請求項２記載のデータ保護方法において、前記閾値は、電源異常発生後に前記電源電圧が前記データを前記記憶手段に書き込み可能な電圧値を下回るまでの時間を示す電圧低下時間と、前記データを前記記憶手段に書き込むために要する時間を示すデータ書込時間とを比較し、前記電圧低下時間が前記データ書込時間よりも長くなる値に設定されることを特徴とするデータ保護方法。
請求項３又は４記載のデータ保護方法において、前記電源異常発生時における前記データの量に基づいて前記閾値を変更可能としたことを特徴とするデータ保護方法。
制御対象に関するデータを取得し、該データを記憶手段に格納する制御システムであって、
前記制御システムに電力を供給する電源と、
前記電源から前記制御システムに対し印加される電源電圧を検出する電圧検出手段と、
電源に異常が発生したとき、電源異常発生後に前記電源電圧が前記データを前記記憶手段に書き込み可能な電圧値を下回るまでの時間を示す電圧低下時間を算出する電圧低下時間算出手段と、
前記データを前記記憶手段に書き込むために要する時間を示すデータ書込時間と、前記電圧低下時間とを比較する比較手段と、
前記電圧低下時間が前記データ書込時間よりも長い場合のみ前記データを前記記憶手段に書き込むデータ書込手段とを有することを特徴とする制御システム。
請求項６記載のデータ保護方法において、前記データの量に基づいて前記データ書込時間を算出するデータ書込時間算出手段をさらに有することを特徴とする制御システム。
制御対象に関するデータを取得し、該データを記憶手段に格納する制御システムであって、
前記制御システムに電力を供給する電源と、
前記電源から前記制御システムに対し印加される電源電圧を検出する電圧検出手段と、
前記電源に異常が発生したとき、前記電源電圧が所定の閾値以上の場合のみ、前記データを前記記憶手段に書き込むデータ書込手段とを有することを特徴とする制御システム。