JP2006016215A

JP2006016215A - 誘電体セラミック及び積層セラミック基板

Info

Publication number: JP2006016215A
Application number: JP2004192578A
Authority: JP
Inventors: Shinogi Masahara; 鎬昌原; Hiroshi Nonogami; 寛野々上
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2004-06-30
Filing date: 2004-06-30
Publication date: 2006-01-19
Also published as: US7189670B2; CN1716461A; US20060014621A1

Abstract

【課題】９００℃以下の温度で焼成することができ、かつ抗折強度が高く、カッティングする際のチッピングによる損傷が少ない誘電体セラミック及び積層セラミック基板を得る。
【解決手段】アルミナ粉末と、ＳｉＯ₂、ＣａＯ及びＭｇＯを主成分として含む結晶性ガラス粉末と、ＳｉＯ₂、Ｂ₂Ｏ₃及びＮａ₂Ｏを主成分として含む非晶質ガラス粉末とを原料とし、これを焼成することにより得られる誘電体セラミックであって、焼成後において、アルミナ結晶相と、ディオプサイド結晶相（Ｃａ（Ｍｇ，Ａｌ）（Ｓｉ，Ａｌ）₂Ｏ₆）と、マグネシアスピネル結晶相（ＭｇＡｌ₂Ｏ₄）とを含み、水銀圧入法により測定される空隙率が２．２％以下であることを特徴としている。
【選択図】図１

Description

本発明は、低温焼成が可能な誘電体セラミック及びそれを用いた積層セラミック基板に関するものである。

近年普及している携帯電話などの移動体通信機器及び携帯通信端末においては、その小型化への要求から、これらに使用される高周波回路部品の小型化及び高性能化が求められている。

高周波回路基板においては、従来のプリント基板にコンデンサやインダクタを表面実装したモジュールに代えて、誘電体セラミック基板にコンデンサやインダクタのパターンの配線を形成して積層し、小型化したものが用いられるようになってきている。

積層セラミック基板は、一般にスクリーン印刷法等で所定の配線パターンを形成したガラスセラミック等のグリーンシートを積層し、これを８００℃〜９００℃程度の温度で焼成して作製されている。配線パターンの材料としては、導電率が高く、かつ大気中で焼成することができる銀（Ａｇ）が多く用いられている。

配線パターンの材料として銀を用いるため、一般には、上記のように８００℃〜９００℃程度の低温で焼成することが必要であり、積層セラミック基板に用いる誘電体セラミック材料としては、アルミナ等のセラミックフィラーとガラスを混合した低温焼成可能なガラスセラミック材料が用いられている（特許文献１及び２参照）。しかしながら、ガラスを多量に配合すると、機械的強度が低下するという問題があった。また、焼結後のセラミック材料をカッティングする際に、チッピングによる損傷が生じやすいという問題があった。
特許第３４４１９２４号公報特開平１０−１２０４３６号公報

本発明の目的は、９００℃以下の低温で焼成することができ、かつ抗折強度が高く、カッティングする際のチッピングによる損傷が少ない誘電体セラミック及びそれを用いた積層セラミック基板を提供することにある。

本発明は、アルミナ粉末と、ＳｉＯ₂、ＣａＯ及びＭｇＯを主成分として含む結晶性ガラス粉末と、ＳｉＯ₂、Ｂ₂Ｏ₃及びＮａ₂Ｏを主成分として含む非晶質ガラス粉末とを原料とし、これを焼成することにより得られる誘電体セラミックであり、焼成後において、アルミナ結晶相と、ディオプサイド結晶相（Ｃａ（Ｍｇ，Ａｌ）（Ｓｉ，Ａｌ）₂Ｏ₆）と、マグネシアスピネル結晶相（ＭｇＡｌ₂Ｏ₄）とを含み、水銀圧入法により測定される空隙率が２．２％以下であることを特徴としている。水銀圧入法とは、水銀の表面張力が大きいことを利用した空隙の測定法である。水銀を浸入させるために加えた圧力から空隙の大きさを、浸入した水銀量から空隙の容積を測定することができる。

本発明の誘電体セラミックにおいては、ディオプサイド結晶相とマグネシアスピネル結晶相とを含むため、高い抗折強度を示す。また、水銀圧入法により測定される空隙率が、２．２％以下であるため、図１０に示すようにチッピング幅を５０μｍ以下にすることができる。このような空隙率とチッピングによる損傷低減の効果は、従来から知られたものではなく、本発明者が見い出したものである。

空隙率は、さらに２．０％以下であることが好ましい。

本発明の誘電体セラミックは、上述のように、アルミナ粉末と、ＳｉＯ₂、ＣａＯ及びＭｇＯを主成分として含む結晶性ガラス粉末と、ＳｉＯ₂、Ｂ₂Ｏ₃及びＮａ₂Ｏを主成分として含む非晶質ガラス粉末とを原料とし、これを焼成することにより得られる誘電体セラミックである。このような原料の配合割合としては、アルミナ粉末２５〜７０重量％、上記結晶性ガラス粉末２５〜７０重量％、及び上記非晶質ガラス粉末３〜２０重量％とすることが好ましい。結晶性ガラス粉末の配合割合が少ないと、空隙率が高くなり、結晶性ガラス粉末の配合割合が多すぎると、相対的にアルミナ粉末の配合割合が少なくなるため抗折強度が低下する。非晶質ガラス粉末の配合割合が少ないと、空隙率を低減する効果が小さく、非晶質ガラス粉末の配合割合が多すぎると、強度の低い非晶質ガラスの含有量が多くなるため抗折強度が低下する。

本発明において、アルミナ粉末と、結晶性ガラス粉末及び非晶質ガラス粉末の合計との混合割合は、アルミナ粉末：ガラス粉末の比が、７０：３０〜２５：７５の範囲であることが好ましい。

結晶性ガラス粉末の組成としては、ＳｉＯ₂３０〜６０重量％、ＣａＯ１５〜３５重量％、及びＭｇＯ２５〜４５重量％であることが好ましい。非晶質ガラス粉末の組成としては、ＳｉＯ₂４０〜８０重量％、Ｂ₂Ｏ₃１０〜５０重量％、及びＮａ₂Ｏ５〜１０重量％であることが好ましい。

本発明における焼成は、８００℃〜９００℃程度であることが好ましく、最高温度での焼成時間は０．５時間〜１０時間程度であるこが好ましく、さらに好ましくは１時間〜５時間である。焼成の際の最高温度は、ガラス粉末の結晶化開始温度より高い温度に設定することが好ましい。

本発明の積層セラミック基板は、上記本発明の誘電体セラミックからなる誘電体層と、導体層とを積層した構造を有することを特徴としている。このような積層セラミック基板は、誘電体層の上に導体層を形成したセラミックグリーンシートを積層して焼成することにより得ることができる。

本発明によれば、９００℃以下の低温で焼成することができ、かつ抗折強度が高く、カッティングする際のチッピングによる損傷が少ない誘電体セラミック及び積層セラミック基板とすることができる。

以下、本発明を実施例により説明するが、本発明は以下の実施例に限定されるものではない。

〔誘電体セラミックの作製〕
（実施例１）
αアルミナ粉末（平均粒子径３μｍ）４５０ｇと、結晶性ガラス粉末（ＳｉＯ₂５０重量％、ＣａＯ２０重量％、ＭｇＯ３０重量％、平均粒子径３μｍ、軟化点７５０℃、結晶化開始温度８００℃）５００ｇと、非晶質ガラス粉末（ＳｉＯ₂６５重量％、Ｂ₂Ｏ₃３０重量％、Ｎａ₂Ｏ５重量％、平均粒子径３μｍ、軟化点８７０℃）５０ｇと、イソプロパノール（ＩＰＡ）４５０ｇと、酢酸ブチル３００ｇと、オレフィンマレイン酸コポリマー系分散剤２０ｇと、ポリビニルアセテート系バインダー１２０ｇと、アクリル系バインダー５０ｇをボールミルで４時間粉砕し混合した。

ドクターブレード装置を用いて、得られたスラリーを厚さ５０μｍのシートに成形した。このシートを１００ｍｍ角の大きさに切り出し、積層し圧着させた。圧着させたシートから、テストピースを切り出した。

得られたテストピースを図９に示す焼成プロファイル（最高温度９００℃）で焼成し、サンプルとした。

（比較例１）
実施例１において、結晶性ガラス粉末５００ｇ及び非晶質ガラス粉末５０ｇに代えて、結晶性ガラス粉末５５０ｇのみをガラス粉末として用いる以外は、実施例１と同様にしてスラリーを調製し、このスラリーを用いてシートを成形し、このシートを積層し圧着して焼成し、サンプルを作製した。

（比較例２）
実施例１において、αアルミナ粉末を４００ｇとし、ガラス粉末として上記結晶性ガラス粉末６００ｇのみを用いる以外は、実施例１と同様にしてスラリーを調製し、このスラリーを用いてシートを成形し、得られたシートを積層し圧着して焼成し、サンプルを作製した。

〔Ｘ線回折パターンの測定〕
実施例１のサンプルについて、Ｘ線回折（ＸＲＤ）パターンを測定し、図３に示した。図３に示すように、アルミナ結晶相、ディオプサイド結晶相、及びマグネシアスピネル結晶相のピークが認められている。

〔抗折強度の測定〕
得られた各サンプル（実施例１並びに比較例１及び２）について、ＪＩＳＲ１６０１（日本工業規格：ファインセラミックスの曲げ強さ試験方法）に準拠して、抗折強度（３点曲げ強さ）を測定した。測定結果を表１に示す。

〔断面観察及び空隙率の測定〕
実施例１及び比較例１のサンプルについて、断面の反射電子像を観察した。図１は実施例１の断面の反射電子像であり、図２は比較例１の断面の反射電子像である。図１及び図２において、黒く見える部分は空隙（ポア）と考えられる。図１及び図２の比較から、図１に示す実施例１の方が図２に示す比較例１よりも空隙が少ないことがわかる。

また、実施例１並びに比較例１及び２の各サンプルについて、水銀圧入法により空隙率を測定した。測定結果を表１に示す。

〔チッピング幅の測定〕
実施例１並びに比較例１及び２の各サンプルについて、切断の際に発生するチッピング幅を測定した。測定したサンプルサイズは、２０〜２５ｍｍ×２０〜２５ｍｍ×０．１５〜０．２ｍｍであり、ディスコ社製のブレード（型番ＳＤ４００、厚み０．１５ｍｍ）を用い、切断加工スピードを２０ｍｍ／秒としてサンプルを切断し、このとき発生したチッピング箇所における幅（チッピング幅）を光学顕微鏡で読み取った。

各サンプルの抗折強度、空隙率、及びチッピング幅を表１にまとめて示す。

図１０に、空隙率とチッピング幅との関係を示す。図１０に示す結果から明らかなように、空隙率を２．２％以下にすることにより、チッピング幅が５０μｍ以下となり、急激にチッピング幅を小さくでき、チッピングによる損傷を低減できることがわかる。

〔積層セラミック基板〕
図７及び図８は、本発明の積層セラミック基板の一実施例を示す分解斜視図及び斜視図である。図７に示すように、誘電体層２の上には銀からなる導体層３が形成されている。このような誘電体層２を積層し焼成することにより、図８に示すような積層セラミック基板１が得られる。積層セラミック基板１には、導体層３の配線パターンに従って、その内部にインダクタやコンデンサが形成される。

誘電体層２の材料として、本発明の誘電体セラミックを用いることにより、上述したように、低温焼成が可能で、高い抗折強度を示し、かつ切断の際のチッピングによる損傷が少ない積層セラミック基板を作製することができる。

本発明に従う実施例１の誘電体セラミックの断面の反射電子像を示す図。比較例１の誘電体セラミックの断面の反射電子像を示す図。実施例１の誘電体セラミックのＸ線回折パターンを示す図。本発明に従う実施例１の誘電体セラミックを切断した後のチッピング箇所の光学顕微鏡像を示す図。比較例１の誘電体セラミックを切断した後のチッピング箇所の光学顕微鏡像を示す図。比較例２の誘電体セラミックを切断した後のチッピング箇所の光学顕微鏡像を示す図。本発明に従う一実施例の積層セラミック基板を示す分解斜視図。本発明に従う一実施例の積層セラミック基板を示す斜視図。本発明に従う実施例１における焼成プロファイルを示す図。誘電体セラミックの空隙率とチッピング幅との関係を示す図。

符号の説明

１…積層セラミック基板
２…誘電体層
３…導体層

Claims

アルミナ粉末と、ＳｉＯ₂、ＣａＯ及びＭｇＯを主成分として含む結晶性ガラス粉末と、ＳｉＯ₂、Ｂ₂Ｏ₃及びＮａ₂Ｏを主成分として含む非晶質ガラス粉末とを原料とし、これを焼成することにより得られる誘電体セラミックであって、
焼成後において、アルミナ結晶相と、ディオプサイド結晶相（Ｃａ（Ｍｇ，Ａｌ）（Ｓｉ，Ａｌ）₂Ｏ₆）と、マグネシアスピネル結晶相（ＭｇＡｌ₂Ｏ₄）とを含み、水銀圧入法により測定される空隙率が２．２％以下であることを特徴とする誘電体セラミック。
アルミナ粉末４０〜７０重量％と、前記結晶性ガラス粉末２５〜７５重量％と、前記非晶質ガラス粉末３〜２０重量％とを原料として用いることを特徴とする請求項１に記載の誘電体セラミック。
請求項１または２に記載の誘電体セラミックからなる誘電体層と、導体層とを積層した構造を有することを特徴とする積層セラミック基板。