JP2006013389A - Electrode using conductive film and manufacturing method thereof - Google Patents

Electrode using conductive film and manufacturing method thereof Download PDF

Info

Publication number
JP2006013389A
JP2006013389A JP2004192093A JP2004192093A JP2006013389A JP 2006013389 A JP2006013389 A JP 2006013389A JP 2004192093 A JP2004192093 A JP 2004192093A JP 2004192093 A JP2004192093 A JP 2004192093A JP 2006013389 A JP2006013389 A JP 2006013389A
Authority
JP
Japan
Prior art keywords
conductive film
electrode
opening
forming
openings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004192093A
Other languages
Japanese (ja)
Other versions
JP2006013389A5 (en
JP4532184B2 (en
Inventor
Kenji Tamamori
研爾 玉森
Haruto Ono
治人 小野
Futoshi Hirose
太 廣瀬
Yasushi Koyama
泰史 小山
Takanori Aono
宇紀 青野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Canon Inc
Hitachi High Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp, Canon Inc, Hitachi High Tech Corp filed Critical Hitachi High Technologies Corp
Priority to JP2004192093A priority Critical patent/JP4532184B2/en
Publication of JP2006013389A publication Critical patent/JP2006013389A/en
Publication of JP2006013389A5 publication Critical patent/JP2006013389A5/ja
Application granted granted Critical
Publication of JP4532184B2 publication Critical patent/JP4532184B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electron Beam Exposure (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To enable the reduction of the thickness of a deflection electrode, easily densify an array, and lessen a possibility of charge up by the radiation of a charged particle beam. <P>SOLUTION: After a first opening 602 is formed in a substrate 601, and an insulating film 605 is formed on the surface of the opening; a conductive film 604 is formed on the insulating film. Afterwards, each of the conductive films 604 on the surfaces of the openings is separated. In the separation of the conductive films on the surfaces of the openings after a resin is filled in the first opening 602, a second opening 603 is formed at a position adjacent to the outside of the first opening 602, the insulating layer on the side of the first opening 602 is removed inside the second opening 603, and a side conductive film of the first opening 602 is removed inside the second opening 603. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、複数の荷電粒子線を偏向させるための、導電膜を用いた電極、及びその電極の製造方法に係わり、特に、半導体集積回路などの露光に用いられる電子ビーム露光装置、イオンビーム露光装置などの荷電粒子線露光装置に関するものである。   The present invention relates to an electrode using a conductive film for deflecting a plurality of charged particle beams, and a method for manufacturing the electrode, and more particularly to an electron beam exposure apparatus and ion beam exposure used for exposure of a semiconductor integrated circuit or the like. The present invention relates to a charged particle beam exposure apparatus such as an apparatus.

複数の電子ビームを用いてパターン描画を行うマルチ電子ビーム露光装置の例として、”安田 洋:応用物理 69、1135(1994)”を示す。図11は、マルチ電子ビーム露光装置に用いられるブランキングアパ−チャアレイの断面図である。ブランキングアパ−チャアレイは開孔及び偏向器をアレイ状に配列したものであり、複数の電子ビームの照射を個別に制御することができる。   “Yasuda Hiroshi: Applied Physics 69, 1135 (1994)” is shown as an example of a multi-electron beam exposure apparatus that performs pattern drawing using multiple electron beams. FIG. 11 is a sectional view of a blanking aperture array used in the multi-electron beam exposure apparatus. In the blanking aperture array, apertures and deflectors are arranged in an array, and irradiation of a plurality of electron beams can be individually controlled.

ここで、図中、51が開孔を示し、52,53が第1及び第2のブランキング電極をそれぞれ示している。開孔を通過した荷電粒子ビームを試料上に照射する時には、第1及び第2のブランキング電極52,53に接地電位の信号を同時に印加し、遮断する時には、第1及び第2のブランキング電極52,53に正負の電位を同時に印加する。   Here, in the figure, 51 indicates an opening, and 52 and 53 indicate first and second blanking electrodes, respectively. When the charged particle beam that has passed through the aperture is irradiated onto the sample, a ground potential signal is simultaneously applied to the first and second blanking electrodes 52 and 53, and when the sample is cut off, the first and second blanking are applied. Positive and negative potentials are simultaneously applied to the electrodes 52 and 53.

また、ブランキングアパ−チャアレイの作製方法として、シリコンなどの半導体結晶の基板に複数の開孔を所定間隔で2次元的に形成し、各開孔周囲に偏向電極対を形成する方法が紹介されている。   Also, a blanking aperture array fabrication method was introduced in which a plurality of apertures are two-dimensionally formed at a predetermined interval in a semiconductor crystal substrate such as silicon, and a deflection electrode pair is formed around each aperture. ing.

具体的には、シリコン基板の表面に、ブランキングアパ−チャアレイに対応した凹部を形成し、各々の凹部に隣接して偏向電極をメッキにより形成した後、前記基板表面から、メッキ下地として使われた導体層を除去し、その後で前記シリコン基板を、その裏面の一部を除き保護した状態で実行する。
特開平09−245708号公報 安田 洋:応用物理 69、1135(1994)
Specifically, recesses corresponding to the blanking aperture array are formed on the surface of the silicon substrate, and after the deflection electrode is formed by plating adjacent to each recess, the substrate surface is used as a plating base. The conductive layer is removed, and then the silicon substrate is protected in a state where a part of the back surface is removed.
JP 09-245708 A Hiroshi Yasuda: Applied Physics 69, 1135 (1994)

しかしながら、従来の偏向電極は、以下の課題を有している。
偏向電極が金メッキの埋め戻しで作製されている。この電極寸法は、高さ40μm、幅約18μmであり、このときの開孔寸法は25μmである。更なるアレイの高密度化のために、メッキ幅を小さくすると、メッキパターンのアスペクト比の増加により、金メッキの埋め戻しが困難になる可能性がある。
また、従来のブランキングアパ−チャアレイは、以下の課題を有している。
However, the conventional deflection electrode has the following problems.
The deflection electrode is made by backfilling with gold plating. This electrode has a height of 40 μm and a width of about 18 μm, and the opening size at this time is 25 μm. If the plating width is reduced to further increase the density of the array, it may be difficult to backfill the gold plating due to an increase in the aspect ratio of the plating pattern.
Further, the conventional blanking aperture array has the following problems.

偏向電極の付近に例えばシリコン酸化膜などの絶縁体が広範囲に露出している。そのため、荷電粒子線が照射された場合に、チャージアップを引き起こし、開孔を通過する荷電粒子線に影響を与える恐れがある。このため、荷電粒子線の適切な偏向及び位置制御が行われず、精度良くウエハを露光することが困難になる可能性がある。   An insulator such as a silicon oxide film is exposed in the vicinity of the deflection electrode. Therefore, when a charged particle beam is irradiated, charge-up is caused and there is a possibility of affecting the charged particle beam passing through the aperture. For this reason, appropriate deflection and position control of the charged particle beam are not performed, and it may be difficult to expose the wafer with high accuracy.

本発明は、偏向電極の厚さを薄くすることができ、アレイの高密度化が容易になり、偏向器における絶縁体の露出部分を低減して、荷電粒子線の照射によるチャージアップの可能性を低くすることができ、安定した動作を得ることができる導電膜を用いた電極及びその形成方法を提供することを目的とする。   In the present invention, the thickness of the deflection electrode can be reduced, the array can be easily densified, the exposed portion of the insulator in the deflector can be reduced, and the possibility of charge-up by irradiation with charged particle beams is possible. It is an object of the present invention to provide an electrode using a conductive film and a method for forming the same, which can lower the thickness of the film and can obtain a stable operation.

上記目的を達成するために、本発明は、基板に第1の複数の開孔を形成する開孔形成工程と、前記複数の開孔の表面に絶縁膜を形成する絶縁膜形成工程と、前記絶縁膜上に導電膜を形成する導電膜形成工程と、前記複数の開孔表面の導電膜を、それぞれの開孔について少なくとも2つ以上に分離する導電膜分離工程と、を含むことを特徴とする電極の製造方法を提供するものである。   To achieve the above object, the present invention provides an opening forming step of forming a first plurality of openings in a substrate, an insulating film forming step of forming an insulating film on the surface of the plurality of openings, A conductive film forming step of forming a conductive film on the insulating film; and a conductive film separation step of separating the conductive films on the surface of the plurality of apertures into at least two or more for each aperture. An electrode manufacturing method is provided.

前記導電膜分離工程では、前記複数の開孔内に樹脂を充填する樹脂充填工程と、前記第1の複数の開孔外側の隣接した位置に、第2の複数の開孔を形成する開孔形成工程と、前記第2の複数の開孔内に表出する、前記第1の複数の開孔側面の絶縁層を除去する側面絶縁層除去工程と、前記第2の複数の開孔内に表出する、前記第1の複数の開孔の側面導電膜を除去する側面導電膜除去工程と、を含むことを特徴とすることができる。   In the conductive film separating step, a resin filling step of filling the plurality of openings with resin, and an opening for forming a second plurality of openings at adjacent positions outside the first plurality of openings. Forming in the second plurality of apertures, removing the insulating layer on the side surfaces of the first plurality of apertures exposed in the second plurality of apertures, and in the second plurality of apertures And a side-surface conductive film removal step of removing the side-surface conductive film of the first plurality of openings that is exposed.

また、前記開孔内に樹脂を充填する工程では、スキージ法により、前記樹脂を充填することを特徴としてもよく、前記導電膜形成工程では、無電解メッキ法を含むことを特徴としてもよい。   Further, in the step of filling the resin in the opening, the resin may be filled by a squeegee method, and the conductive film forming step may include an electroless plating method.

また、本発明は、荷電粒子線用の偏向器アレイ構造体の製造方法であって、上記いずれかの電極の製造方法を利用するものであることを特徴とすることができる。   In addition, the present invention is a method for manufacturing a deflector array structure for a charged particle beam, wherein any one of the above-described electrode manufacturing methods is used.

また、本発明は、基板に第1の複数の開孔を形成する開孔形成工程と、前記複数の開孔の表面に絶縁膜を形成する絶縁膜形成工程と、前記絶縁膜上に導電膜を形成する導電膜形成工程と、前記複数の開孔表面の導電膜を、それぞれの開孔について少なくとも2つ以上に分離する導電膜分離工程と、によって製造される電極であってもよい。前記導電膜は、電極部と、前記電極部に接続された配線部とを備えてなることが好ましく、前記分離された導電膜の一部が、電気的に接地されてシールド電極を形成することを特徴としてもよい。   The present invention also provides an opening forming step of forming a first plurality of openings in a substrate, an insulating film forming step of forming an insulating film on a surface of the plurality of openings, and a conductive film on the insulating film. The electrode may be manufactured by a conductive film forming step for forming the conductive film and a conductive film separation step for separating the conductive films on the surface of the plurality of apertures into at least two or more for each aperture. The conductive film preferably includes an electrode part and a wiring part connected to the electrode part, and a part of the separated conductive film is electrically grounded to form a shield electrode. May be a feature.

また、本発明は、複数の荷電粒子線を偏向する偏向器アレイ構造体であって、上述の電極で構成することを特徴とする、偏向器アレイ構造体であってもよい。   Further, the present invention may be a deflector array structure that deflects a plurality of charged particle beams and is constituted by the above-described electrodes.

本発明に係る露光装置は、複数の荷電粒子線により露光対象にパターンを露光する露光装置であって、前記複数の荷電粒子線の軌道を制御することにより、前記複数の荷電粒子線の前記露光対象への照射を個別に制御するための偏向器アレイ構造体を備え、前記偏向器アレイ構造体は前記偏向器アレイ構造体であることを特徴とする。   The exposure apparatus according to the present invention is an exposure apparatus that exposes a pattern to an exposure target with a plurality of charged particle beams, and controls the exposure of the plurality of charged particle beams by controlling trajectories of the plurality of charged particle beams. A deflector array structure for individually controlling irradiation of an object is provided, and the deflector array structure is the deflector array structure.

本発明は、上記露光装置を用いて、露光対象に露光を行う工程と、露光された前記露光対象を現像する工程と、を具備することを特徴とするデバイス製造方法にも適用できる。   The present invention can also be applied to a device manufacturing method comprising a step of exposing an exposure target using the exposure apparatus and a step of developing the exposed exposure target.

以上、説明したように本発明によれば、偏向電極の厚さを薄くすることが可能となり、アレイの高密度化が容易になる。また、偏向器は、絶縁体の露出部分を低減しているので、荷電粒子線の照射によるチャージアップの可能性を低くすることができ、安定した動作を期待できる。また、偏向器アレイ構造体を荷電粒子線の露光装置に用いることで、信頼性の高い露光装置を提供することができる。   As described above, according to the present invention, it is possible to reduce the thickness of the deflection electrode, and it is easy to increase the density of the array. Further, since the deflector reduces the exposed portion of the insulator, the possibility of charge-up due to irradiation with a charged particle beam can be reduced, and stable operation can be expected. Further, by using the deflector array structure in a charged particle beam exposure apparatus, a highly reliable exposure apparatus can be provided.

本発明の実施の形態について、実施例を挙げて図面を参照しながら詳細に説明する。   Embodiments of the present invention will be described in detail with reference to the drawings by way of examples.

(薄膜電極の形成方法)
薄膜電極の形成方法について、図1-1(A)〜(F)、図1-2(G)〜(J)及び図1-3(K)〜(O)を用いて説明する。例えば、以下の(1)〜(15)に示す工程により、薄膜電極を形成する。
(Formation method of thin film electrode)
A method for forming a thin film electrode will be described with reference to FIGS. 1-1 (A) to (F), FIGS. 1-2 (G) to (J), and FIGS. 1-3 (K) to (O). For example, the thin film electrode is formed by the steps shown in the following (1) to (15).

(1)薄膜電極の基板201として、例えばシリコン基板を用意する。厚さは、例えば200μmのものを用いる。基板201厚さは、偏向感度を決定する重要な要素である。次に、熱酸化法を用いて、基板201の表裏面に、例えば、膜厚1.5μmの二酸化シリコンの絶縁膜202を形成する(図1-1(A))。   (1) For example, a silicon substrate is prepared as the thin film electrode substrate 201. For example, a thickness of 200 μm is used. The thickness of the substrate 201 is an important factor that determines the deflection sensitivity. Next, for example, a silicon dioxide insulating film 202 having a film thickness of 1.5 μm is formed on the front and back surfaces of the substrate 201 using a thermal oxidation method (FIG. 1-1A).

(2)フォトリソグラフィを行い、基板201の表面にエッチングのマスクのレジストパターンを形成する(不図示)。次に、CF4やCHF3等のガスを用いた反応性イオンエッチングを行い、二酸化シリコンの絶縁膜202をエッチングする。その後、シリコン基板に、誘導結合型プラズマ及び、BOSCHプロセスを用いた反応性イオンエッチングを行い、シリコン基板201の裏面の二酸化シリコンを露出させ、第1の開孔203を形成する(図1-1(B))。 (2) Photolithography is performed to form an etching mask resist pattern on the surface of the substrate 201 (not shown). Next, reactive ion etching using a gas such as CF 4 or CHF 3 is performed to etch the silicon dioxide insulating film 202. Thereafter, reactive ion etching using inductively coupled plasma and a BOSCH process is performed on the silicon substrate to expose the silicon dioxide on the back surface of the silicon substrate 201, thereby forming the first opening 203 (FIG. 1-1). (B)).

(3)バッファードフッ酸水溶液を用いて、基板201の表裏面の二酸化シリコンを除去する(不図示)。その後、基板201の表裏面及び開孔203の側壁に絶縁膜204として、例えば熱酸化法を用いて、膜厚1.5μmの二酸化シリコンを形成する(図1-1(C))。   (3) The silicon dioxide on the front and back surfaces of the substrate 201 is removed using a buffered hydrofluoric acid aqueous solution (not shown). Thereafter, silicon dioxide having a thickness of 1.5 μm is formed as the insulating film 204 on the front and back surfaces of the substrate 201 and the sidewalls of the openings 203 by using, for example, a thermal oxidation method (FIG. 1-1C).

(4)基板201の表裏面及び開孔203の側壁に、スパッタ法を用いて、密着層205として、例えば、クロムを膜厚0.05μmに成膜し、続いて、導電薄膜206として例えば膜厚0.3μmの金薄膜を連続成膜する。その後、前記金薄膜上に、例えば、無電解メッキ法を用いて、膜厚2μmの金薄膜を成膜し、導電薄膜206を形成する(図1-1(D))。   (4) On the front and back surfaces of the substrate 201 and the sidewalls of the openings 203, for example, chromium is deposited to a thickness of 0.05 μm as the adhesion layer 205 using a sputtering method. A gold thin film having a thickness of 0.3 μm is continuously formed. Thereafter, a gold thin film having a thickness of 2 μm is formed on the gold thin film using, for example, an electroless plating method to form a conductive thin film 206 (FIG. 1-1D).

(5)第1の開孔203内に埋めこみレジストパターン207を、例えば、ネガレジストをスキージ法で充填し、露光後、ベークして、基板201の表裏面に残ったレジストは、エッチバック法で除去することにより形成する(図1-1(E))。このレジストパターン207は、後述のポジレジストと、除去選択性を有する。   (5) The resist pattern 207 embedded in the first opening 203 is filled with, for example, a negative resist by a squeegee method, exposed, baked, and the resist remaining on the front and back surfaces of the substrate 201 is etched back. It is formed by removing (FIG. 1-1 (E)). This resist pattern 207 has removal selectivity with a positive resist described later.

(6)基板201の表面に、ポジレジストを用いてフォトリソグラフィを行い、エッチングマスクのレジストパターン208を形成する。次に、ドライエッチングにより、導電薄膜206の金薄膜及び、密着膜205のクロム薄膜をエッチングし、基板表面の導電薄膜206及び、密着膜205をパターニングする。これにより、基板表面の導電薄膜206及び、密着膜205で形成されるパターンが分離される(図1-1(F))。   (6) Photolithography is performed on the surface of the substrate 201 using a positive resist to form a resist pattern 208 as an etching mask. Next, the gold thin film of the conductive thin film 206 and the chromium thin film of the adhesion film 205 are etched by dry etching, and the conductive thin film 206 and the adhesion film 205 on the substrate surface are patterned. As a result, the pattern formed by the conductive thin film 206 and the adhesion film 205 on the substrate surface is separated (FIG. 1-1 (F)).

(7)基板201の表面のレジストパターンを例えばアセトン及びイソプロピルアルコールを用いて除去する(不図示)。その後、基板201の裏面に、ポジレジストを用いてフォトリソグラフィを行い、エッチングマスクのレジストパターン209を形成する。次に、ドライエッチングにより、導電薄膜206の金薄膜及び、密着膜205のクロム膜をエッチングし、基板201の裏面の導電薄膜206及び、密着膜205をパターニングする。これにより、基板201の表面の導電薄膜206及び、密着膜205で形成されるパターンが分離される(図1-2(G))。   (7) The resist pattern on the surface of the substrate 201 is removed using, for example, acetone and isopropyl alcohol (not shown). Thereafter, photolithography is performed on the back surface of the substrate 201 using a positive resist to form a resist pattern 209 as an etching mask. Next, the gold thin film of the conductive thin film 206 and the chromium film of the adhesion film 205 are etched by dry etching, and the conductive thin film 206 and the adhesion film 205 on the back surface of the substrate 201 are patterned. Thereby, the pattern formed by the conductive thin film 206 and the adhesion film 205 on the surface of the substrate 201 is separated (FIG. 1-2G).

(8)基板201の裏面のレジストパターンを例えばアセトン及びイソプロピルアルコールを用いて除去する(不図示)。その後、基板201の裏面に、ポジレジストを用いてフォトリソグラフィを行い、エッチングマスクとしてレジストパターン210を形成する
。次に、CF4やCHF3等のガスを用いた反応性イオンエッチングを行い、基板201の裏面の絶縁膜204の二酸化シリコンをエッチングし、シリコンを露出させる(図1-2(H))。
(8) The resist pattern on the back surface of the substrate 201 is removed using, for example, acetone and isopropyl alcohol (not shown). Thereafter, photolithography is performed on the back surface of the substrate 201 using a positive resist to form a resist pattern 210 as an etching mask. Next, reactive ion etching using a gas such as CF 4 or CHF 3 is performed to etch the silicon dioxide in the insulating film 204 on the back surface of the substrate 201 to expose the silicon (FIG. 1-2 (H)).

(9)基板201の裏面のレジストパターンを例えばアセトン及びイソプロピルアルコールを用いて除去する(不図示)。その後、基板201の裏面に、ポジレジストを用いてフォトリソグラフィを行い、レジストパターン211を形成する。その後、基板201の表面に、ポジレジストを用いてフォトリソグラフィを行い、レジストパターン212を形成する。次に、CF4やCHF3等のガスを用いた反応性イオンエッチングを行い、基板201の表面の絶縁膜204の二酸化シリコンをエッチングし、シリコンを露出させる(図1-2(I))。 (9) The resist pattern on the back surface of the substrate 201 is removed using, for example, acetone and isopropyl alcohol (not shown). Thereafter, photolithography is performed on the back surface of the substrate 201 using a positive resist to form a resist pattern 211. Thereafter, photolithography is performed on the surface of the substrate 201 using a positive resist to form a resist pattern 212. Next, reactive ion etching using a gas such as CF 4 or CHF 3 is performed to etch the silicon dioxide in the insulating film 204 on the surface of the substrate 201 to expose the silicon (FIG. 1-2 (I)).

(10)シリコン基板を誘導結合型プラズマ及び、BOSCHプロセスを用いた反応性イオンエッチングを行い、シリコン基板に第2の開孔213を形成する(図1-2(J))。   (10) Reactive ion etching is performed on the silicon substrate using inductively coupled plasma and a BOSCH process to form second openings 213 in the silicon substrate (FIG. 1-2 (J)).

(11)第2の開孔213の側面のシリコンを、例えばXeF2ガスを用いた等方性エッチングを用いてエッチングし、第1の開口203の側面の絶縁膜215の二酸化シリコンを露出させる(図1-3(K))。 (11) The silicon on the side surface of the second opening 213 is etched using, for example, isotropic etching using XeF 2 gas to expose the silicon dioxide in the insulating film 215 on the side surface of the first opening 203 ( Fig. 1-3 (K)).

(12)第2の開孔213の側面に露出した、第1の開孔203の側面の絶縁膜215の二酸化シリコンを、例えば、バッファードフッ酸水溶液を用いてエッチングし、第2の開孔213の側面の密着膜216のクロム膜を露出させる(図1-3(L))。   (12) The silicon dioxide of the insulating film 215 on the side surface of the first opening 203 exposed on the side surface of the second opening 213 is etched using, for example, a buffered hydrofluoric acid aqueous solution, and the second opening The chromium film of the adhesion film 216 on the side surface of 213 is exposed (FIG. 1-3 (L)).

(13)第2の開孔213の側面に露出した、第1の開孔203の側面の密着膜216のクロム膜を硝酸第2アンモニウムセリウムと過塩素酸の混合水溶液でウェットエッチングし、導電薄膜217の金薄膜を露出させる(図1-3(M))。   (13) The chromium film of the adhesion film 216 on the side surface of the first opening 203 exposed on the side surface of the second opening 213 is wet-etched with a mixed aqueous solution of ceric ammonium cerium nitrate and perchloric acid to form a conductive thin film The gold thin film 217 is exposed (FIG. 1-3 (M)).

(14)第1の開孔203の側面の導電薄膜217の金薄膜をウェットエッチングし、埋めこみレジスト部207を露出させる。これにより、薄膜電極が分離される(図1-3(N))。   (14) The gold thin film of the conductive thin film 217 on the side surface of the first opening 203 is wet-etched to expose the buried resist portion 207. Thereby, a thin film electrode is isolate | separated (FIGS. 1-3 (N)).

(15)基板201の裏面のレジストパターン211及び基板表面のレジストパターン212を例えば、アセトンとイソプロピルアルコールを用いて除去する。次に、第1の開孔204内に充填したネガレジスト207を例えばレジスト剥離液により除去する(図1-3(O))。   (15) The resist pattern 211 on the back surface of the substrate 201 and the resist pattern 212 on the substrate surface are removed using, for example, acetone and isopropyl alcohol. Next, the negative resist 207 filled in the first opening 204 is removed by, for example, a resist stripping solution (FIG. 1-3 (O)).

図2に、実施例1の形成方法で形成した導電薄膜電極の平断面を示す。これは、図1-3(O)のA-A’断面図である。基板221に形成された第1の開孔222の側壁に、第2の開孔223により2つに分離された導電薄膜電極224A,224Bが形成されている。また導電薄膜電極224A,224Bは、絶縁膜225により、基板221と電気的に分離されている。   In FIG. 2, the plane cross section of the conductive thin film electrode formed with the formation method of Example 1 is shown. This is a cross-sectional view taken along the line A-A 'of FIG. Conductive thin film electrodes 224A and 224B separated into two by the second opening 223 are formed on the side wall of the first opening 222 formed in the substrate 221. The conductive thin film electrodes 224A and 224B are electrically separated from the substrate 221 by the insulating film 225.

図3は、実施例1の形成方法で形成した、図2の導電薄膜電極で構成される偏向器301を示す上面図である。図3の薄膜電極は配線302A,302Bと接続している。これらの配線に外部から所望の電圧を印加することにより、開孔304を通過する荷電粒子線は偏向可能である。   FIG. 3 is a top view showing a deflector 301 formed of the conductive thin film electrode of FIG. The thin film electrodes in FIG. 3 are connected to the wirings 302A and 302B. By applying a desired voltage from outside to these wirings, the charged particle beam passing through the aperture 304 can be deflected.

図3に示す偏向器301は、グランドに設置された導電薄膜からなるシールド電極303A,303Bを有している。これにより、二酸化シリコン305の露出が低減されているため、荷電粒子線が照射された場合に、開孔304を通過する荷電粒子線への影響を低
減することが可能になる。
The deflector 301 shown in FIG. 3 has shield electrodes 303A and 303B made of a conductive thin film installed on the ground. Thereby, since the exposure of the silicon dioxide 305 is reduced, it is possible to reduce the influence on the charged particle beam passing through the opening 304 when the charged particle beam is irradiated.

また、本実施例の偏向器301は、これを同一の基板上に、アレイ状に配置する構成として、偏向器アレイとしても良い。   Further, the deflector 301 of the present embodiment may be a deflector array as a configuration in which the deflector 301 is arranged in an array on the same substrate.

図4は、図3のAA’断面図である。この偏向器401は、基板402に形成された開孔403の側壁と基板402の上面および下面に導電薄膜電極404A,404Bを有している。導電薄膜電極404A,404Bは、絶縁膜405により、基板402と電気的に絶縁されている。   4 is a cross-sectional view taken along the line AA 'of FIG. The deflector 401 has conductive thin film electrodes 404A and 404B on the side wall of the opening 403 formed in the substrate 402 and on the upper and lower surfaces of the substrate 402. The conductive thin film electrodes 404A and 404B are electrically insulated from the substrate 402 by an insulating film 405.

図5は、図3のBB’断面図である。偏向器501において、基板502に形成された開孔503により、図4の導電薄膜電極404A,404Bは、分離される。また、基板表裏面の導電薄膜からなるシールド電極504は、グランドに接続されており、絶縁膜505により基板502と電気的に絶縁されている。   FIG. 5 is a cross-sectional view taken along the line BB ′ of FIG. In the deflector 501, the conductive thin film electrodes 404 </ b> A and 404 </ b> B in FIG. 4 are separated by the opening 503 formed in the substrate 502. Further, the shield electrode 504 made of a conductive thin film on the front and back surfaces of the substrate is connected to the ground and is electrically insulated from the substrate 502 by the insulating film 505.

図6は、実施例1の形成方法で形成した導電薄膜電極の断面を示す。これは、図1-3(O)のA-A’断面図である。基板601に形成された第1の開孔602の側壁に、第2の開孔603により4つに分離された導電薄膜電極604が形成されている。また導電薄膜電極604は、絶縁膜605により、基板601と電気的に絶縁されている。   6 shows a cross section of a conductive thin film electrode formed by the forming method of Example 1. FIG. This is a cross-sectional view taken along the line A-A ′ of FIG. On the side wall of the first opening 602 formed in the substrate 601, the conductive thin film electrode 604 separated into four by the second opening 603 is formed. The conductive thin film electrode 604 is electrically insulated from the substrate 601 by the insulating film 605.

(電子ビーム露光装置の構成要素の説明)
本発明に係わる実施例2では、実施例1において説明した荷電粒子線の偏向器アレイ構造体をブランカーアレイとして用いた電子線露光装置の例を示す。なお、電子線に限らずイオンビームを用いた露光装置にも同様に適用できる。
(Description of components of electron beam exposure apparatus)
Embodiment 2 according to the present invention shows an example of an electron beam exposure apparatus using the deflector array structure of charged particle beams described in Embodiment 1 as a blanker array. Note that the present invention is not limited to electron beams and can be similarly applied to an exposure apparatus using an ion beam.

図7は、本発明の実施例2に係わる電子線露光装置の要部概略図であって、(a)が立面図であり、(b)が平面図である。図8は図7の露光装置のカラム毎の電子光学系を説明するための図である。   7A and 7B are schematic views of the main part of an electron beam exposure apparatus according to Embodiment 2 of the present invention, in which FIG. 7A is an elevation view and FIG. 7B is a plan view. FIG. 8 is a view for explaining an electron optical system for each column of the exposure apparatus of FIG.

図8において、1は、複数の電子像を形成し、その電子源像から電子ビームを放射するマルチソースモジュールである。このマルチソースモジュール1は、3×3に配列されていて、その詳細については後述する。   In FIG. 8, reference numeral 1 denotes a multi-source module that forms a plurality of electron images and emits an electron beam from the electron source images. The multi-source modules 1 are arranged in 3 × 3, and details thereof will be described later.

21,22,23,24は、磁界レンズアレイであって、3×3に配列された同一形状の開孔を有する磁性体円板MDが、間隔を置いて上下に配置され、共通のコイルCCによって励磁されるものである。その結果、各開孔部分が各磁界レンズML1〜4の磁極となり、設計上レンズ磁界を発生させる。   21, 22, 23, and 24 are magnetic lens arrays, and magnetic disks MD having apertures of the same shape arranged in 3 × 3 are vertically arranged at intervals, and a common coil CC It is excited by. As a result, each aperture portion becomes a magnetic pole of each magnetic lens ML1 to ML4, and a lens magnetic field is generated by design.

各マルチソースモジュール1の複数の電子源像は、磁界レンズアレイ21,22,23,24の対応する4つの磁界レンズ(ML1,ML2,ML3,ML4)によってウエハ4上に投影される。そして、ひとつのマルチソースモジュールからの電子ビームがウエハを照射するまでに、その電子ビームに作用する光学系をカラムと定義する。すなわち、本実施例は、9カラム(col.1〜col.9)の構成である。   A plurality of electron source images of each multi-source module 1 are projected onto the wafer 4 by the corresponding four magnetic field lenses (ML1, ML2, ML3, ML4) of the magnetic lens arrays 21, 22, 23, 24. An optical system that acts on an electron beam before the electron beam from one multi-source module irradiates the wafer is defined as a column. That is, the present embodiment has a configuration of 9 columns (col. 1 to col. 9).

この時、複数の電子源の像は、磁界レンズアレイ21と磁界レンズアレイ22の対応する2つの磁界レンズで、一度、像を形成し、次にその像を磁界レンズアレイ23と磁界レンズアレイ24の対応する2つの磁界レンズでウエハ4上に投影している。そして、磁界レンズアレイ21,22,23,24のそれぞれの励起条件を共通コイルCCで個別に制御することにより、各カラムの光学特性(焦点位置、像の回転、倍率)のそれぞれを略一
様に、言い換えれば、同じ量だけ調整することができる。
At this time, images of a plurality of electron sources are formed once by two magnetic field lenses corresponding to the magnetic lens array 21 and the magnetic field lens array 22, and then the images are formed into the magnetic field lens array 23 and the magnetic field lens array 24. Are projected onto the wafer 4 by the two corresponding magnetic lenses. The excitation characteristics of the magnetic lens arrays 21, 22, 23, and 24 are individually controlled by the common coil CC, so that the optical characteristics (focal position, image rotation, magnification) of each column are substantially uniform. In other words, the same amount can be adjusted.

3は、マルチソースモジュール1からの複数の電子ビームを偏向させて、複数の電子源像をウエハ4上でX,Y方向に変位させる主偏向器である。   A main deflector 3 deflects a plurality of electron beams from the multi-source module 1 to displace a plurality of electron source images in the X and Y directions on the wafer 4.

5は、ウエハ4を載置し、光軸AX(Z軸)と直交するXY軸方向とZ軸回りの回転方向に移動可能なステージであって、ステージ基準板6が固定されている。   Reference numeral 5 denotes a stage on which the wafer 4 is placed and is movable in the XY axis direction orthogonal to the optical axis AX (Z axis) and the rotation direction around the Z axis, and the stage reference plate 6 is fixed.

7は、電子ビームによってステージ基準板6上のマークが照射された際に生じる反射電子を検出する反射電子検出器である。   Reference numeral 7 denotes a reflected electron detector that detects reflected electrons generated when a mark on the stage reference plate 6 is irradiated by an electron beam.

次に、図8は、ひとつのカラムの詳細図であり、同図を用いてマルチソースモジュール1からウエハ4に照射される電子ビームの光学特性の調整機能について説明する。   Next, FIG. 8 is a detailed view of one column, and the function for adjusting the optical characteristics of the electron beam irradiated from the multi-source module 1 onto the wafer 4 will be described with reference to FIG.

101は、電子銃が形成する電子源(クロスオーバ像)である。この電子源101から放射される電子ビームは、コンデンサーレンズ102によって略平行な電子ビームとなる。本実施例のコンデンサーレンズ102は、3枚の開孔電極からなる静電レンズである。   Reference numeral 101 denotes an electron source (crossover image) formed by the electron gun. The electron beam emitted from the electron source 101 becomes a substantially parallel electron beam by the condenser lens 102. The condenser lens 102 of the present embodiment is an electrostatic lens composed of three aperture electrodes.

103は、開孔が2次元配列して形成されたアパ−チャアレイである。104は、同一の光学パワーを有する静電レンズが2次元配列して形成された偏向器アレイである。107は、個別に駆動可能な静電の8極偏向器が2次元配列して形成されたブランカーアレイである。実施例2において、説明した偏光器は、ブランカーとして用いられ、本実施例においてはブランカーアレイを形成する。   Reference numeral 103 denotes an aperture array in which the holes are two-dimensionally arranged. Reference numeral 104 denotes a deflector array formed by two-dimensionally arraying electrostatic lenses having the same optical power. Reference numeral 107 denotes a blanker array formed by two-dimensionally arraying electrostatic octupole deflectors that can be individually driven. In the second embodiment, the polarizer described is used as a blanker. In this embodiment, a blanker array is formed.

図9を用いて各機能を説明する。コンデンサーレンズ102からの略平行な電子ビームは、アパ−チャアレイ103によって複数の電子ビームに分割される。分割された電子ビームは、対応するレンズアレイ104の静電レンズを介して、ブランカーアレイ107の対応するブランカー上に、電子源の中間像を形成する。   Each function will be described with reference to FIG. The substantially parallel electron beam from the condenser lens 102 is divided into a plurality of electron beams by the aperture array 103. The divided electron beam forms an intermediate image of the electron source on the corresponding blanker of the blanker array 107 via the electrostatic lens of the corresponding lens array 104.

この時、偏向器アレイ105,106は、ブランカーアレイ107上に、電子源の中間像の位置(光軸と直交する面内の位置)を個別に調整する。また、ブランカーアレイ107で偏向された電子ビームは、図8のブランキングアパ−チャAPによって遮断されるため、ウエハ4には照射されない。一方ブランカーアレイ107で偏向された電子ビームは、図8のブランキングアパ−チャAPによって遮断されないために、ウエハ4には照射される。   At this time, the deflector arrays 105 and 106 individually adjust the position of the intermediate image of the electron source (the position in the plane orthogonal to the optical axis) on the blanker array 107. Further, since the electron beam deflected by the blanker array 107 is blocked by the blanking aperture AP of FIG. 8, the wafer 4 is not irradiated. On the other hand, the electron beam deflected by the blanker array 107 is irradiated on the wafer 4 because it is not blocked by the blanking aperture AP of FIG.

図8に戻り、マルチソースモジュール1で形成された電子源の複数の中間像は、磁界レンズアレイ21と磁界レンズアレイ22の対応する2つの磁界レンズを介して、ウエハ4上に投影される。   Returning to FIG. 8, a plurality of intermediate images of the electron source formed by the multi-source module 1 are projected onto the wafer 4 through two magnetic field lenses corresponding to the magnetic field lens array 21 and the magnetic field lens array 22.

この時、複数の中間像がウエハ4に投影される際の光学特性のうち、像の回転、倍率は、ブランカーアレイ上の各中間像の位置を調整できる偏向器アレイ104,105で調整でき、焦点位置は、カラム毎に設けられたダイナミックフォーカスレンズ(静電もしくは磁界レンズ)108,109で調整できる。   At this time, among the optical characteristics when a plurality of intermediate images are projected onto the wafer 4, the rotation and magnification of the image can be adjusted by the deflector arrays 104 and 105 that can adjust the position of each intermediate image on the blanker array. The focal position can be adjusted by dynamic focus lenses (electrostatic or magnetic field lenses) 108 and 109 provided for each column.

次に本実施例のシステム構成図を図10に示す。
ブランカーアレイ制御回路41は、ブランカーアレイ107を構成する複数のブランカーを個別に制御する回路であり、偏向器アレイ制御回路42は偏向器アレイ104,105を構成する偏向器を個別に制御する回路である。D_FOCUS制御回路43は、ダイナミックフォーカスレンズ108,109を個別に制御する回路であり、主偏向器制御回路44
は、主偏向器3を制御する回路であり、反射電子検出回路45は、反射電子検出器7からの信号を処理する回路である。これらのブランカーアレイ制御回路41、偏向器アレイ制御回路42、D_FOCUS制御回路43、主偏向器制御回路44、および反射電子検出回路45は、カラムの数(col.1〜col.9)と同じだけ装備されている。
Next, a system configuration diagram of this embodiment is shown in FIG.
The blanker array control circuit 41 is a circuit that individually controls a plurality of blankers that constitute the blanker array 107, and the deflector array control circuit 42 is a circuit that individually controls the deflectors that constitute the deflector arrays 104 and 105. is there. The D_FOCUS control circuit 43 is a circuit for individually controlling the dynamic focus lenses 108 and 109, and the main deflector control circuit 44.
Is a circuit for controlling the main deflector 3, and the reflected electron detection circuit 45 is a circuit for processing a signal from the reflected electron detector 7. These blanker array control circuit 41, deflector array control circuit 42, D_FOCUS control circuit 43, main deflector control circuit 44, and backscattered electron detection circuit 45 are as many as the number of columns (col. 1 to col. 9). Equipped.

磁界レンズアレイ制御回路46は、磁界レンズアレイ21,22,23,24のそれぞれの共通コイルを制御する回路であり、ステージ駆動制御回路47は、ステージの位置を検出する不図示のレーザ干渉計と共同してステージ5を駆動制御する制御回路である。主制御系48は、上記複数の制御回路を制御し、電子ビーム露光装置全体を管理する。   The magnetic lens array control circuit 46 is a circuit that controls the common coils of the magnetic lens arrays 21, 22, 23, and 24, and the stage drive control circuit 47 is a laser interferometer (not shown) that detects the position of the stage. This is a control circuit for jointly driving and controlling the stage 5. The main control system 48 controls the plurality of control circuits and manages the entire electron beam exposure apparatus.

次に、本発明の実施例3として、上記実施例に係る露光装置を利用した半導体デバイスの製造プロセスを説明する。図12は半導体デバイスの全体的な製造プロセスのフローを示す図である。ステップ1(回路設計)では半導体デバイスの回路設計を行う。ステップ2(EBデータ変換)では設計した回路パターンに基づいて露光装置の露光制御データを作成する。   Next, as a third embodiment of the present invention, a semiconductor device manufacturing process using the exposure apparatus according to the above embodiment will be described. FIG. 12 is a diagram showing a flow of an entire manufacturing process of a semiconductor device. In step 1 (circuit design), a semiconductor device circuit is designed. In step 2 (EB data conversion), exposure control data for the exposure apparatus is created based on the designed circuit pattern.

一方、ステップ3(ウエハ製造)ではシリコン等の材料を用いてウエハを製造する。ステップ4(ウエハプロセス)は前工程と呼ばれ、上記露光制御データが入力された露光装置とウエハを用い、リソグラフィ技術を利用してウエハ上に実際の回路を形成する。次のステップ5(組み立て)は後工程と呼ばれ、ステップ4によって作製されたウエハを用いて半導体チップ化する工程であり、アッセンブリ工程(ダイシング、ボンディング)、パッケージング工程(チップ封入)等の組み立て工程を含む。ステップ6(検査)ではステップ5で作製された半導体デバイスの動作確認テスト、耐久性テスト等の検査を行う。こうした工程を経て半導体デバイスが完成し、ステップ7でこれを出荷する。   On the other hand, in step 3 (wafer manufacture), a wafer is manufactured using a material such as silicon. Step 4 (wafer process) is called a pre-process, and an actual circuit is formed on the wafer using lithography using the exposure apparatus and wafer to which the exposure control data has been input. The next step 5 (assembly) is called a post-process, and is a process for forming a semiconductor chip using the wafer produced in step 4, and is an assembly process (dicing, bonding), packaging process (chip encapsulation), etc. Process. In step 6 (inspection), the semiconductor device manufactured in step 5 undergoes inspections such as an operation confirmation test and a durability test. A semiconductor device is completed through these processes, and is shipped in Step 7.

上記ステップ4のウエハプロセスは以下のステップを有する。ウエハの表面を酸化させる酸化ステップ、ウエハ表面に絶縁膜を成膜するCVDステップ、ウエハ上に電極を蒸着によって形成する電極形成ステップ、ウエハにイオンを打ち込むイオン打ち込みステップ、ウエハに感光剤を塗布するレジスト処理ステップ、上記の露光装置によって回路パターンをレジスト処理ステップ後のウエハに焼付け露光する露光ステップ、露光ステップで露光したウエハを現像する現像ステップ、現像ステップで現像したレジスト像以外の部分を削り取るエッチングステップ、エッチングが済んで不要となったレジストを取り除くレジスト剥離ステップ。これらのステップを繰り返し行うことによって、ウエハ上に多重に回路パターンを形成する。   The wafer process in step 4 includes the following steps. An oxidation step for oxidizing the surface of the wafer, a CVD step for forming an insulating film on the wafer surface, an electrode formation step for forming electrodes on the wafer by vapor deposition, an ion implantation step for implanting ions on the wafer, and applying a photosensitive agent to the wafer The resist processing step, the exposure step for printing and exposing the circuit pattern onto the wafer after the resist processing step by the above-described exposure apparatus, the development step for developing the wafer exposed in the exposure step, and the etching for removing portions other than the resist image developed in the development step Step, resist stripping step to remove resist that is no longer needed after etching. By repeating these steps, multiple circuit patterns are formed on the wafer.

本発明の実施例1に係る薄膜電極の形成方法を説明するための断面図である。It is sectional drawing for demonstrating the formation method of the thin film electrode which concerns on Example 1 of this invention. 本発明の実施例1に係る薄膜電極の形成方法を説明するための断面図である。It is sectional drawing for demonstrating the formation method of the thin film electrode which concerns on Example 1 of this invention. 本発明の実施例1に係る薄膜電極の形成方法を説明するための断面図である。It is sectional drawing for demonstrating the formation method of the thin film electrode which concerns on Example 1 of this invention. 図1-3(O)のAA’断面図である。It is AA 'sectional drawing of FIG. 1-3 (O). 図1-3(O)の上面図である。It is a top view of FIG. 1-3 (O). 図3のAA’断面図である。FIG. 4 is a sectional view taken along line AA ′ of FIG. 3. 図3のBB’断面図である。FIG. 4 is a BB ′ cross-sectional view of FIG. 3. 本発明の実施例1に係る薄膜電極の平面図である。It is a top view of the thin film electrode which concerns on Example 1 of this invention. 本発明の実施例2に係る電子ビーム露光装置の要部概略を示す図である。It is a figure which shows the principal part outline of the electron beam exposure apparatus which concerns on Example 2 of this invention. 本発明の実施例2に係るカラム毎の電子光学系を説明するための図である。It is a figure for demonstrating the electron optical system for every column which concerns on Example 2 of this invention. 本発明の実施例2に係るマルチソースモジュールの機能を説明するための図である。It is a figure for demonstrating the function of the multi source module which concerns on Example 2 of this invention. 本発明の実施例に係るシステム構成を説明するための図である。It is a figure for demonstrating the system configuration | structure which concerns on the Example of this invention. 背景技術を説明するための図である。It is a figure for demonstrating background art. 半導体デバイスの全体的な製造プロセスのフローを示す図である。It is a figure which shows the flow of the whole manufacturing process of a semiconductor device.

符号の説明Explanation of symbols

1:マルチソースモジュール、3:主偏向器、4:ウエハ、5:ステージ、6:ステージ基準板、7:反射電子検出器、ML1,ML2,ML3,ML4:磁界レンズ、CC:共通コイル、MD:磁性体円板、ES:電子源、MLA:磁界レンズアレイ、21,22,23,24:磁界レンズアレイ、41:ブランカーアレイ制御装置、42:偏向器アレイ制御装置、43:D_FOCUS制御回路、44:主偏向制御回路、45:反射電子検出回路、46:磁界レンズアレイ制御回路、47:ステージ駆動制御回路、48:主制御系、51:開口、52:第1ブランキング電極、53:第2ブランキング電極、101:電子源、102:コンデンサー、103:アパ−チャアレイ、104:レンズアレイ、105,106:偏向器アレイ、107 ブランカーアレイ、108,109:ダイナミックフォーカスレンズ、201:基板、202:絶縁膜、203:第1の開孔、204:絶縁膜、205:密着膜、206:導電薄膜、207:レジストパターン、208:レジストパターン、209:レジストパターン、210:レジストパターン、211:レジストパターン、212:レジストパターン、213:第2の開孔、214:基板、215:絶縁膜、216:密着膜、217:導電薄膜、218:開孔、221:基板、222:第1の開孔、223:第2の開孔、224A,224B:導電薄膜電極、225:絶縁膜、301:偏向器、302A、302B:配線、303A,303B:シールド電極、304:開孔、305:絶縁膜、401:偏向器、402:基板、403:開孔、404A,404B:配線及び導電薄膜電極、405:絶縁膜、501:偏向器、502:基板、503:開孔、504:シールド電極、505:絶縁膜、601:基板、602:第1の開孔、603:第2の開孔、604:導電薄膜電極、605:絶縁膜。   1: multi-source module, 3: main deflector, 4: wafer, 5: stage, 6: stage reference plate, 7: backscattered electron detector, ML1, ML2, ML3, ML4: magnetic lens, CC: common coil, MD : Magnetic disk, ES: Electron source, MLA: Magnetic lens array, 21, 22, 23, 24: Magnetic lens array, 41: Blanker array control device, 42: Deflector array control device, 43: D_FOCUS control circuit, 44: main deflection control circuit, 45: backscattered electron detection circuit, 46: magnetic lens array control circuit, 47: stage drive control circuit, 48: main control system, 51: aperture, 52: first blanking electrode, 53: first 2 blanking electrodes, 101: electron source, 102: condenser, 103: aperture array, 104: lens array, 105, 106: deflector array, 107 blanker array, 108, 109: die Mick focus lens, 201: substrate, 202: insulating film, 203: first aperture, 204: insulating film, 205: adhesion film, 206: conductive thin film, 207: resist pattern, 208: resist pattern, 209: resist pattern 210: resist pattern, 211: resist pattern, 212: resist pattern, 213: second opening, 214: substrate, 215: insulating film, 216: adhesion film, 217: conductive thin film, 218: opening, 221: Substrate, 222: first aperture, 223: second aperture, 224A, 224B: conductive thin film electrode, 225: insulating film, 301: deflector, 302A, 302B: wiring, 303A, 303B: shield electrode, 304 : Opening, 305: Insulating film, 401: Deflector, 402: Substrate, 403: Opening, 404A, 404B: Wiring and conductive thin film electrode, 4 05: Insulating film, 501: Deflector, 502: Substrate, 503: Opening, 504: Shield electrode, 505: Insulating film, 601: Substrate, 602: First opening, 603: Second opening, 604 : Conductive thin film electrode, 605: Insulating film.

Claims (11)

基板に第1の複数の開孔を形成する開孔形成工程と、
前記複数の開孔の表面に絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜上に導電膜を形成する導電膜形成工程と、
前記複数の開孔表面の導電膜を、それぞれの開孔について少なくとも2つ以上に分離する導電膜分離工程と、
を含むことを特徴とする電極の製造方法。
An opening forming step of forming a first plurality of openings in the substrate;
An insulating film forming step of forming an insulating film on the surface of the plurality of apertures;
A conductive film forming step of forming a conductive film on the insulating film;
A conductive film separation step of separating the conductive film on the surface of the plurality of apertures into at least two or more for each aperture;
The manufacturing method of the electrode characterized by including.
前記導電膜分離工程では、
前記複数の開孔内に樹脂を充填する樹脂充填工程と、
前記第1の複数の開孔外側の隣接した位置に、第2の複数の開孔を形成する開孔形成工程と、
前記第2の複数の開孔内に表出する、前記第1の複数の開孔側面の絶縁層を除去する側面絶縁層除去工程と、
前記第2の複数の開孔内に表出する、前記第1の複数の開孔の側面導電膜を除去する側面導電膜除去工程と、
を含むことを特徴とする請求項1に記載の電極の製造方法。
In the conductive film separation step,
A resin filling step of filling the plurality of openings with resin;
An opening forming step of forming a second plurality of openings at adjacent positions outside the first plurality of openings;
A side insulating layer removing step for removing the insulating layer on the side surfaces of the first plurality of apertures, which is exposed in the second plurality of apertures;
A side-surface conductive film removing step for removing the side-surface conductive film of the first plurality of openings, which is exposed in the second plurality of openings;
The method for producing an electrode according to claim 1, comprising:
前記開孔内に樹脂を充填する工程では、スキージ法により、前記樹脂を充填することを特徴とする請求項2に記載の電極の製造方法。   The method for manufacturing an electrode according to claim 2, wherein in the step of filling the resin in the opening, the resin is filled by a squeegee method. 前記導電膜形成工程では、無電解メッキ法を含むことを特徴とする請求項1に記載の電極の製造方法。   The method for producing an electrode according to claim 1, wherein the conductive film forming step includes an electroless plating method. 荷電粒子線用の偏向器アレイ構造体の製造方法であって、請求項1〜4のいずれかに記載の電極の製造方法を利用するものであることを特徴とする、偏向器アレイ構造体の製造方法。   A method for manufacturing a deflector array structure for a charged particle beam, wherein the method for manufacturing an electrode according to any one of claims 1 to 4 is used. Production method. 基板に第1の複数の開孔を形成する開孔形成工程と、
前記複数の開孔の表面に絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜上に導電膜を形成する導電膜形成工程と、
前記複数の開孔表面の導電膜を、それぞれの開孔について少なくとも2つ以上に分離する導電膜分離工程と、
によって製造される電極。
An opening forming step of forming a first plurality of openings in the substrate;
An insulating film forming step of forming an insulating film on the surface of the plurality of apertures;
A conductive film forming step of forming a conductive film on the insulating film;
A conductive film separation step of separating the conductive film on the surface of the plurality of apertures into at least two or more for each aperture;
Electrode manufactured by.
前記導電膜が、電極部と、前記電極部に接続された配線部とを備えてなることを特徴とする請求項6に記載の電極。   The electrode according to claim 6, wherein the conductive film includes an electrode part and a wiring part connected to the electrode part. 前記分離された導電膜の一部が、電気的に接地されてシールド電極を形成することを特徴とする請求項6または7に記載の電極。 The electrode according to claim 6 or 7, wherein a part of the separated conductive film is electrically grounded to form a shield electrode. 複数の荷電粒子線を偏向する偏向器アレイ構造体であって、請求項6〜8のいずれか1つに記載の電極を構成することを特徴とする、偏向器アレイ構造体。   A deflector array structure for deflecting a plurality of charged particle beams, comprising the electrode according to any one of claims 6 to 8. 複数の荷電粒子線により露光対象にパターンを露光する露光装置であって、前記複数の荷電粒子線の軌道を制御することにより、前記複数の荷電粒子線の前記露光対象への照射を個別に制御するための偏向器アレイ構造体を備え、前記偏向器アレイ構造体は請求項9に記載の偏向器アレイ構造体であることを特徴とする露光装置。   An exposure apparatus that exposes a pattern to an exposure target with a plurality of charged particle beams, and individually controls irradiation of the exposure target with the plurality of charged particle beams by controlling trajectories of the plurality of charged particle beams. An exposure apparatus, comprising: a deflector array structure for performing the operation, wherein the deflector array structure is the deflector array structure according to claim 9. 請求項10に記載の露光装置を用いて、露光対象に露光を行う工程と、露光された前記露光対象を現像する工程と、を具備することを特徴とするデバイス製造方法。
A device manufacturing method comprising: a step of exposing an exposure target using the exposure apparatus according to claim 10; and a step of developing the exposed exposure target.
JP2004192093A 2004-06-29 2004-06-29 Electrode, manufacturing method thereof, and manufacturing method of deflector array structure Expired - Fee Related JP4532184B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004192093A JP4532184B2 (en) 2004-06-29 2004-06-29 Electrode, manufacturing method thereof, and manufacturing method of deflector array structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004192093A JP4532184B2 (en) 2004-06-29 2004-06-29 Electrode, manufacturing method thereof, and manufacturing method of deflector array structure

Publications (3)

Publication Number Publication Date
JP2006013389A true JP2006013389A (en) 2006-01-12
JP2006013389A5 JP2006013389A5 (en) 2007-08-16
JP4532184B2 JP4532184B2 (en) 2010-08-25

Family

ID=35780227

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004192093A Expired - Fee Related JP4532184B2 (en) 2004-06-29 2004-06-29 Electrode, manufacturing method thereof, and manufacturing method of deflector array structure

Country Status (1)

Country Link
JP (1) JP4532184B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006319021A (en) * 2005-05-11 2006-11-24 Hitachi High-Technologies Corp Deflector, manufacturing method therefor, and charged particle beam drawing device using the same
WO2024199867A1 (en) * 2023-03-27 2024-10-03 Asml Netherlands B.V. Electron-optical plate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09245708A (en) * 1996-03-04 1997-09-19 Canon Inc Electron beam exposure device and exposure method thereof
JP2003324061A (en) * 2002-05-07 2003-11-14 Ebara Corp Electron beam equipment and method for manufacturing device using the same
JP2004165076A (en) * 2002-11-15 2004-06-10 Advantest Corp Manufacturing method of deflector, deflector, and exposing device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09245708A (en) * 1996-03-04 1997-09-19 Canon Inc Electron beam exposure device and exposure method thereof
JP2003324061A (en) * 2002-05-07 2003-11-14 Ebara Corp Electron beam equipment and method for manufacturing device using the same
JP2004165076A (en) * 2002-11-15 2004-06-10 Advantest Corp Manufacturing method of deflector, deflector, and exposing device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006319021A (en) * 2005-05-11 2006-11-24 Hitachi High-Technologies Corp Deflector, manufacturing method therefor, and charged particle beam drawing device using the same
JP4627454B2 (en) * 2005-05-11 2011-02-09 株式会社日立ハイテクノロジーズ Deflector and multi-charged particle beam writing apparatus using the same
WO2024199867A1 (en) * 2023-03-27 2024-10-03 Asml Netherlands B.V. Electron-optical plate

Also Published As

Publication number Publication date
JP4532184B2 (en) 2010-08-25

Similar Documents

Publication Publication Date Title
US7060984B2 (en) Multi-charged beam lens and charged beam exposure apparatus using the same
JP4647820B2 (en) Charged particle beam drawing apparatus and device manufacturing method
US6818911B2 (en) Array structure and method of manufacturing the same, charged particle beam exposure apparatus, and device manufacturing method
JP3763446B2 (en) Electrostatic lens, electron beam drawing apparatus, charged beam application apparatus, and device manufacturing method
US8143588B2 (en) Deflector array, exposure apparatus, and device manufacturing method
JP2004282038A (en) Deflector, method for producing deflector, and charged particle beam exposure device using deflector
JP2957669B2 (en) Reflection mask and charged beam exposure apparatus using the same
JP2007266525A (en) Charged particle beam lens array, charged particle beam exposure device employing the charged particle beam lens array
JP2007123599A (en) Charged particle beam lens array and charged particle beam exposure device using the same
JP4745739B2 (en) Electrostatic lens apparatus, exposure apparatus, and device manufacturing method
JP2007019248A (en) Deflector, electrically-charged particle beam exposure device and device manufacturing method
JP4532184B2 (en) Electrode, manufacturing method thereof, and manufacturing method of deflector array structure
JP2005032837A (en) Method for charged particle beam lithography and method of manufacturing device using the same
JP2005123264A (en) Deflector array, its manufacturing method, and charged particle line exposure device using the same
JP2008066359A (en) Charged particle beam lens array, exposure apparatus and method of manufacturing device
JP4477435B2 (en) Deflector manufacturing method, charged particle beam exposure apparatus, and device manufacturing method
JP4116316B2 (en) Array structure manufacturing method, charged particle beam exposure apparatus, and device manufacturing method
JP2005136114A (en) Electrode substrate and its manufacturing method, and charged beam exposure device using the same
JP4143204B2 (en) Charged particle beam exposure apparatus and device manufacturing method using the apparatus
JP2006049703A (en) Electrically charged particle beam lens array and electrically charged particle beam exposure device using the same
JP2007019242A (en) Deflector, charged particle beam exposure apparatus, and device manufacturing method
JP4455846B2 (en) Electrode substrate and manufacturing method thereof, deflector using the electrode substrate, and charged particle beam exposure apparatus using the deflector
JP2004128284A (en) Deflector, method of manufacturing deflector, and charged particle beam exposure device
JP2007019192A (en) Charged particle beam lens and charged particle beam aligner
JP4248191B2 (en) Method for manufacturing array structure

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070629

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070629

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090413

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091009

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100413

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100521

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100610

R150 Certificate of patent or registration of utility model

Ref document number: 4532184

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees