JP4076834B2 - Deflector, deflector manufacturing method, and charged particle beam exposure apparatus - Google Patents

Deflector, deflector manufacturing method, and charged particle beam exposure apparatus Download PDF

Info

Publication number
JP4076834B2
JP4076834B2 JP2002291709A JP2002291709A JP4076834B2 JP 4076834 B2 JP4076834 B2 JP 4076834B2 JP 2002291709 A JP2002291709 A JP 2002291709A JP 2002291709 A JP2002291709 A JP 2002291709A JP 4076834 B2 JP4076834 B2 JP 4076834B2
Authority
JP
Japan
Prior art keywords
deflection electrode
insulating layer
conductive layer
substrate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002291709A
Other languages
Japanese (ja)
Other versions
JP2004128284A (en
Inventor
宏二 浅野
義明 茂呂
研爾 玉森
裕一 岩崎
義則 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Advantest Corp
Hitachi Ltd
Original Assignee
Canon Inc
Advantest Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc, Advantest Corp, Hitachi Ltd filed Critical Canon Inc
Priority to JP2002291709A priority Critical patent/JP4076834B2/en
Priority to US10/670,328 priority patent/US6953938B2/en
Priority to EP12190098.9A priority patent/EP2555219B1/en
Priority to EP03256205.0A priority patent/EP1406290B1/en
Publication of JP2004128284A publication Critical patent/JP2004128284A/en
Priority to US11/196,262 priority patent/US7276707B2/en
Application granted granted Critical
Publication of JP4076834B2 publication Critical patent/JP4076834B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Electron Beam Exposure (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体集積回路等のパターンをウェハに露光する荷電粒子線露光装置に関する。特に本発明は、複数の荷電粒子線を用いてパターンを露光する荷電粒子線露光装置の偏向器、及び当該偏向器の製造方法に関する。
【0002】
【従来の技術】
近年、半導体デバイスの微細化の進展に伴い、100nm以下のリソグラフィ手段が各種提案されており、さらに高解像性、高精度の描画パターン重ね合せ、高スループットが要求されている。このため、潜在的に解像度が高く、また寸法制御性が他の露光手段と比較して良好な電子ビーム露光装置は、露光パターンを電気的に生成してウェハを直接露光できるため、マスクレス露光手段としても期待されている。
【0003】
しかしながら、電子ビーム露光装置は、ショット当りの露光面積が小さく、スループットが低いという問題を抱えており、半導体デバイスの量産には普及していないのが実情である。そこで、この問題を解決するために、複数の電子ビームで同時にウェハを露光するマルチ電子ビーム露光装置が提案されている。
【0004】
このようなマルチ電子ビーム露光装置は、複数の電子ビームをそれぞれ独立に偏向するか否かを切り換えるブランキングアパーチャアレイデバイスと、ブランキングアパーチャアレイデバイスによって偏向された電子ビームをウェハに対して遮断する電子ビーム遮蔽部とを備え、複数の電子ビームのそれぞれをウェハに照射するか否かを高精度に制御する。このようなブランキングアパーチャアレイデバイスは、複数の開口が設けられた半導体等の基板と、開口内にそれぞれ設けられた偏向電極と、基板と偏向電極とを絶縁する絶縁層とを備え、偏向電極に電圧を印加するか否かにより、開口を通過する電子ビームを偏向するか否かを制御する。
【0005】
【発明が解決しようとする課題】
しかしながら、従来のブランキングアパーチャアレイデバイスの構造においては、電子ビームが通過する開口の内壁に基板や絶縁層の一部が露出している。そのため、開口に内壁に露出した基板の酸化膜や絶縁層がチャージアップし、開口を通過する電子ビームに影響を与えてしまう。これにより、電子ビームの適切な偏向及び位置制御が行われず、精度よくウェハを露光することが困難になる。
【0006】
そこで本発明は、上記の課題を解決することのできる偏向器、偏向器の製造方法、及び荷電粒子線露光装置を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【0007】
【課題を解決するための手段】
即ち、本発明の第1の形態によると、偏向器は、荷電粒子線を偏向する偏向器であって、荷電粒子線が通過すべき開口が設けられ、裏面に導電膜が形成されている基板と、荷電粒子線を偏向すべく開口内に対向して設けられた第1偏向電極および第2偏向電極と、第1偏向電極から第2偏向電極への方向と略垂直な方向において、開口内に対向して設けられ、基板より導電性が高い材料で形成された第1導電層および第2導電層と第1偏向電極および第2偏向電極と基板との間にそれぞれ設けられた第1絶縁層および第2絶縁層とを備え、第1偏向電極から第2偏向電極への方向および電子ビームの照射方向と略垂直な方向において、第1絶縁層および第2絶縁層の長さは、第1偏向電極および第2偏向電極の長さより短い
【0008】
第1導電層および第2導電層は、基板より導電性が高い材料で形成されてもよい。第1導電層および第2導電層は、接地されてもよい。第1導電層および第2導電層は、金属鍍金により形成されてもよい。第1導電層および第2導電層は、第1偏向電極および第2偏向電極より薄くてもよい。第1偏向電極と第2偏向電極との間隔は、第1導電層と第2導電層との間隔より小さくてもよい。
【0009】
第1偏向電極および第2偏向電極と基板との間にそれぞれ設けられた第1絶縁層および第2絶縁層をさらに備え、基板は、シリコン基板であり、第1絶縁層および第2絶縁層は、シリコン基板を熱酸化させることにより形成されたシリコン酸化膜であってもよい。第1絶縁層および第2絶縁層は、電子ビームが通過する経路に対して第1偏向電極および第2偏向電極によって遮蔽された位置にあってもよい。第1絶縁層および第2絶縁層の幅は、第1偏向電極から第2偏向電極への方向において、第1導電層および第2導電層の幅より短くてもよい。
【0010】
第1偏向電極及び第2偏向電極と基板との間にそれぞれ設けられた第1絶縁層及び第2絶縁層をさらに備え、第1導電層及び第2導電層は、第1絶縁層に隣接する位置から第2絶縁層に隣接する位置まで設けられてもよい。第1導電層及び第2導電層は、開口内に基板を露出させないように開口の上端から下端まで設けられてもよい。
【0011】
第1偏向電極および第2偏向電極は、基板に対向する面の面積より、他方の偏向電極に対向する面の面積のほうが広くてもよい。第1偏向電極および第2偏向電極は、開口の中心から開口の内壁の方向に沿って徐々に細くなる台形柱の形状であってもよい。第1偏向電極から第2偏向電極への方向と略垂直な方向において、第1偏向電極および第2偏向電極の基板に対向する面の幅は、第1絶縁層および第2偏向電極の幅以上であってもよい。
【0012】
第1導電層および第2導電層と基板との間にそれぞれ設けられた第3絶縁層および第4絶縁層をさらに備え、基板は、シリコン基板であり、第3絶縁層および第4絶縁層は、シリコン基板を熱酸化させることにより形成されたシリコン酸化膜であってもよい。導電膜は、Cr/Au/Cr積層膜で形成されてもよい。
【0013】
本発明の第2の形態によると、偏向器の製造方法は、〔請求項18〕
荷電粒子線が通過すべき開口が設けられた基板と、荷電粒子線を偏向すべく開口内に対向して設けられた第1偏向電極および第2偏向電極と、第1偏向電極および第2偏向電極と基板との間にそれぞれ設けられた第1絶縁層および第2絶縁層と、第1偏向電極から第2偏向電極への方向と略垂直な方向において、開口内に対向して設けられた第1導電層および第2導電層とを備える偏向器の製造方法であって、第1偏向電極から第2偏向電極への方向および電子ビームの照射方向と略垂直な方向において、長さが、第1偏向電極および第2偏向電極の長さより短い第1絶縁層および第2絶縁層を形成する絶縁層形成段階と、第1偏向電極および第2偏向電極を形成する電極形成段階と、電極形成段階において第1偏向電極および第2偏向電極を形成した後、第1導電層および第2導電層を形成するための複数の開口をそれぞれ基板に形成する開口形成段階と、開口形成段階において形成された複数の開口に第1導電層および第2導電層をそれぞれ形成する導電層形成段階と基板の裏面に導電膜を形成する段階とを備える。導電層形成段階は、第1導電層および第2導電層を、基板より導電性が高い材料で形成してもよい。絶縁層形成段階は、第1絶縁層および第2絶縁層を、電子ビームが通過する経路に対して第1偏向電極および第2偏向電極によって遮蔽された位置に形成してもよい。絶縁層形成段階は、第1絶縁層および第2絶縁層の幅を、第1偏向電極から第2偏向電極への方向において、第1導電層および第2導電層の幅より短く形成してもよい。電極形成段階は、第1偏向電極から第2偏向電極への方向と略垂直な方向において、第1偏向電極および第2偏向電極の基板に対向する面の幅を、第1絶縁層および第2偏向電極の幅以上に形成してもよい。導電膜を形成する段階は、導電膜を、Cr/Au/Cr積層膜で形成してもよい。
【0014】
本発明の第3の形態によると、偏向器の製造方法は、荷電粒子線が通過すべき開口が設けられた基板と、荷電粒子線を偏向すべく開口内に対向して設けられた第1偏向電極および第2偏向電極と、第1偏向電極および第2偏向電極と基板との間にそれぞれ設けられた第1絶縁層および第2絶縁層と、第1偏向電極から第2偏向電極への方向と略垂直な方向において、開口内に対向して設けられた第1導電層および第2導電層と、第1導電層および第2導電層と基板との間にそれぞれ設けられた第3絶縁層および第4絶縁層とを備える偏向器の製造方法であって、第1偏向電極、第2偏向電極、第1導電層、および第2導電層を形成するための複数の開口をそれぞれ基板に形成する開口形成段階と、開口形成段階において形成された複数の開口の内壁に、第1偏向電極から第2偏向電極への方向および電子ビームの照射方向と略垂直な方向において、長さが、第1偏向電極および第2偏向電極の長さより短い第1絶縁層および第2絶縁層を形成し、第3絶縁層および第4絶縁層を形成する絶縁層形成段階と、複数の開口のそれぞれにおいて、第1絶縁層、第2絶縁層、第3絶縁層、および第4絶縁層のそれぞれの内側に、第1偏向電極、第2偏向電極、第1導電層、および第2導電層をそれぞれ形成する電極形成段階と基板の裏面に導電膜を形成する段階とを備える。絶縁層形成段階は、複数の開口の内壁をそれぞれ熱酸化させることにより、第1絶縁層、第2絶縁層、第3絶縁層、および第4絶縁層を形成する段階を含んでもよい。電極形成段階は、第1導電層および第2導電層を、基板より導電性が高い材料で形成してもよい。絶縁層形成段階は、第1絶縁層および第2絶縁層を、電子ビームが通過する経路に対して第1偏向電極および第2偏向電極によって遮蔽された位置に形成してもよい。絶縁層形成段階は、第1絶縁層および第2絶縁層の幅を、第1偏向電極から第2偏向電極への方向において、第1導電層および第2導電層の幅より短く形成してもよい。電極形成段階は、第1偏向電極から第2偏向電極への方向と略垂直な方向において、第1偏向電極および第2偏向電極の基板に対向する面の幅を、第1絶縁層および第2偏向電極の幅以上に形成してもよい。導電膜を形成する段階は、導電膜を、Cr/Au/Cr積層膜で形成してもよい。
【0015】
本発明の第4の形態によると、荷電粒子線露光装置は、荷電粒子線によりウェハを露光する荷電粒子線露光装置であって、荷電粒子線を発生する荷電粒子線発生部と、荷電粒子線を偏向して、ウェハにおける所望の位置に照射させる偏向器とを備え、偏向器は、荷電粒子線が通過すべき開口が設けられ、裏面に導電膜が形成されている基板と、荷電粒子線を偏向すべく開口内に対向して設けられた第1偏向電極および第2偏向電極と、第1偏向電極から第2偏向電極への方向と略垂直な方向において、開口内に対向して設けられ、基板より導電性が高い材料で形成された第1導電層および第2導電層と第1偏向電極および第2偏向電極と基板との間にそれぞれ設けられた第1絶縁層および第2絶縁層とを有し、第1偏向電極から第2偏向電極への方向および電子ビームの照射方向と略垂直な方向において、第1絶縁層および第2絶縁層の長さは、第1偏向電極および第2偏向電極の長さより短い第1導電層および第2導電層は、基板より導電性が高い材料で形成されてもよい。第1絶縁層および第2絶縁層は、電子ビームが通過する経路に対して第1偏向電極および第2偏向電極によって遮蔽された位置にあってもよい。第1絶縁層および第2絶縁層の幅は、第1偏向電極から第2偏向電極への方向において、第1導電層および第2導電層の幅より短くてもよい。第1偏向電極から第2偏向電極への方向と略垂直な方向において、第1偏向電極および第2偏向電極の基板に対向する面の幅は、第1絶縁層および第2偏向電極の幅以上であってもよい。第1偏向電極および第2偏向電極は、複数の開口に露出する第1絶縁層および第2絶縁層の表面にスパッタ法によりCr膜を成膜した後、複数の開口のCr膜の内側に導電材料を充填して形成されてもよい。導電膜は、Cr/Au/Cr積層膜で形成されてもよい。
【0016】
なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。
【0017】
【発明の実施の形態】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【0018】
図1は、本発明の一実施形態に係る電子ビーム露光装置100の構成の一例を示す。電子ビーム露光装置100は、本発明の荷電粒子線露光装置の一例である。また、本発明の荷電粒子線露光装置は、イオンビームによりウェハを露光するイオンビーム露光装置であってもよい。また、電子ビーム露光装置100は、狭い間隔、例えば全ての電子ビームがウェハに設けられるべき1つのチップの領域に照射されるような間隔で複数の電子ビームを発生してよい。
【0019】
電子ビーム露光装置100は、電子ビームによりウェハ44に所定の露光処理を施すための露光部150と、露光部150に含まれる各構成の動作を制御する制御部140とを備える。
【0020】
露光部150は、筐体8内部で、複数の電子ビームを発生し、電子ビームの断面形状を所望に成形する電子ビーム成形手段110と、複数の電子ビームをウェハ44に照射するか否かを、電子ビーム毎に独立に切り換える照射切換手段112と、ウェハ44に転写されるパターンの像の向き及びサイズを調整するウェハ用投影系114を含む電子光学系と、パターンを露光すべきウェハ44を載置するウェハステージ46及びウェハステージ46を駆動するウェハステージ駆動部48を有するステージ系とを備える。
【0021】
電子ビーム成形手段110は、複数の電子ビームを発生する電子ビーム発生部10と、電子ビームを通過させることにより、電子ビームの断面形状を成形する複数の開口部を有する第1成形部材14及び第2成形部材22と、複数の電子ビームを独立に集束し、電子ビームの焦点を調整する第1多軸電子レンズ16と、第1成形部材14を通過した複数の電子ビームを独立に偏向する第1成形偏向部18及び第2成形偏向部20とを有する。電子ビーム発生部10は、本発明の荷電粒子線発生部の一例である。第1成形偏向部18及び第2成形偏向部20は、本発明の偏向器の一例である。
【0022】
電子ビーム発生部10は、複数の電子銃104と、電子銃104が形成される基材106とを有する。電子銃104は、熱電子を発生させるカソード12と、カソード12を囲むように形成され、カソード12で発生した熱電子を安定させるグリッド102とを有する。電子ビーム発生部10は、所定の間隔を隔てて設けられる複数の電子銃104を基材106に有することにより、電子銃アレイを形成する。
【0023】
第1成形部材14及び第2成形部材22は、電子ビームが照射される面に、接地された白金などの金属膜を有することが望ましい。第1成形部材14及び第2成形部材22に含まれる複数の開口部の断面形状は、電子ビームを効率よく通過させるために、電子ビームの照射方向に沿って広がりを有してもよい。また、第1成形部材14及び第2成形部材22に含まれる複数の開口部は、矩形に形成されることが好ましい。
【0024】
照射切換手段112は、複数の電子ビームを独立に集束し、電子ビームの焦点を調整する第2多軸電子レンズ24と、複数の電子ビームを電子ビーム毎に独立に偏向させることにより、電子ビームをウェハ44に照射するか否かを、電子ビーム毎に独立に切り換えるブランキングアパーチャアレイデバイス26と、電子ビームを通過させる複数の開口部を含み、ブランキングアパーチャアレイデバイス26で偏向された電子ビームを遮蔽する電子ビーム遮蔽部材28とを有する。ブランキングアパーチャアレイデバイス26は、本発明の偏向器の一例である。
【0025】
ブランキングアパーチャアレイデバイス26は、電子ビームが通過すべき開口が設けられた基板と、開口内に設けられた複数の偏向電極とを有する。また、電子ビーム遮蔽部材28に含まれる複数の開口部の断面形状は、電子ビームを効率良く通過させるために、電子ビームの照射方向に沿って広がりを有してもよい。
【0026】
ウェハ用投影系114は、複数の電子ビームを独立に集束し、電子ビームの照射径を縮小する第3多軸電子レンズ34と、複数の電子ビームを独立に集束し、電子ビームの焦点を調整する第4多軸電子レンズ36と、複数の電子ビームを、ウェハ44の所望の位置に、電子ビーム毎に独立に偏向する独立偏向部である副偏向部38と、電子ビームを集束する第1コイル40及び第2コイル50を有し対物レンズとして機能する同軸レンズ52と、複数の電子ビームを略同一の方向に所望量だけ偏向させる共通偏向部である主偏向部42とを有する。主偏向部42は、本発明の偏向器の一例である。
【0027】
主偏向部42は、電界を利用して高速に複数の電子ビームを偏向することが可能な静電型偏向器であることが好ましく、対向する偏向電極を有する。また、主偏向部42は、対向する4組の偏向電極を含む円筒型均等8極型の構成、又は8極以上の偏向電極を含む構成を有してもよい。また、ブランキングアパーチャアレイデバイス26は、対向する1組の偏向電極を有する。また、同軸レンズ52は、ウェハ44に対して、第4多軸電子レンズ36より近傍に設けられることが好ましい。
【0028】
制御部140は、統括制御部130及び個別制御部120を備える。個別制御部120は、電子ビーム制御部80、多軸電子レンズ制御部82、成形偏向制御部84、ブランキングアパーチャアレイ制御部86、同軸レンズ制御部90、副偏向制御部92、主偏向制御部94、及びウェハステージ制御部96を有する。統括制御部130は、例えばワークステーションであって、個別制御部120に含まれる各制御部を統括制御する。
【0029】
電子ビーム制御部80は、電子ビーム発生部10を制御する。多軸電子レンズ制御部82は、第1多軸電子レンズ16、第2多軸電子レンズ24、第3多軸電子レンズ34及び第4多軸電子レンズ36に供給する電流を制御する。成形偏向制御部84は、第1成形偏向部18及び第2成形偏向部20を制御する。ブランキングアパーチャアレイ制御部86は、ブランキングアパーチャアレイデバイス26に含まれる偏向電極に印加する電圧を制御する。同軸レンズ制御部90は、同軸レンズ52に含まれる第1コイル40及び第2コイル50に供給する電流を制御する。主偏向制御部94は、主偏向部42に含まれる偏向電極に印加する電圧を制御する。ウェハステージ制御部96は、ウェハステージ駆動部48を制御し、ウェハステージ46を所定の位置に移動させる。
【0030】
電子ビーム露光装置100の動作について説明する。まず、電子ビーム発生部10は、複数の電子ビームを発生する。電子ビーム発生部10が発生した電子ビームは、第1成形部材14に照射されて成形される。第1成形部材14を通過した複数の電子ビームは、第1成形部材14に含まれる開口部の形状に対応する矩形の断面形状をそれぞれ有する。
【0031】
第1多軸電子レンズ16は、矩形に成形された複数の電子ビームを独立に集束し、第2成形部材22に対する電子ビームの焦点調整を、電子ビーム毎に独立に行う。第1成形偏向部18は、矩形に成形された複数の電子ビームを、電子ビーム毎に独立して、第2成形部材に対して所望の位置に偏向する。第2成形偏向部20は、第1成形偏向部18で偏向された複数の電子ビームを、電子ビーム毎に独立に第2成形部材22に対して略垂直方向に偏向する。その結果、電子ビームが、第2成形部材22の所望の位置に、第2成形部材22に対して略垂直に照射されるように調整する。矩形形状を有する複数の開口部を含む第2成形部材22は、各開口部に照射された矩形の断面形状を有する複数の電子ビームを、ウェハ44に照射されるべき所望の矩形の断面形状を有する電子ビームにさらに成形する。
【0032】
第2多軸電子レンズ24は、複数の電子ビームを独立に集束して、ブランキングアパーチャアレイデバイス26に対する電子ビームの焦点調整を、電子ビーム毎に独立に行う。第2多軸電子レンズ24より焦点調整された電子ビームは、ブランキングアパーチャアレイデバイス26に含まれる複数の開口を通過する。
【0033】
ブランキングアパーチャアレイ制御部86は、ブランキングアパーチャアレイデバイス26に形成された、各開口内に設けられた偏向電極に電圧を印加するか否かを制御する。ブランキングアパーチャアレイデバイス26は、偏向電極に印加される電圧に基づいて、電子ビームをウェハ44に照射させるか否かを切り換える。偏向電極に電圧が印加されるときは、ブランキングアパーチャアレイデバイス26の開口を通過した電子ビームは偏向され、電子ビーム遮蔽部材28に含まれる開口部を通過できず、ウェハ44に照射されない。偏向電極に電圧が印加されないときには、ブランキングアパーチャアレイデバイス26の開口を通過した電子ビームは偏向されず、電子ビーム遮蔽部材28に含まれる開口部を通過でき、電子ビームはウェハ44に照射される。
【0034】
第3多軸電子レンズ34は、ブランキングアパーチャアレイデバイス26により偏向されない電子ビームの径を縮小して、電子ビーム遮蔽部材28に含まれる開口部を通過させる。第4多軸電子レンズ36は、複数の電子ビームを独立に集束して、副偏向部38に対する電子ビームの焦点調整を、電子ビーム毎に独立に行い、焦点調整をされた電子ビームは、副偏向部38に含まれる偏向器に入射される。
【0035】
副偏向制御部92は、副偏向部38に含まれる複数の偏向器を独立に制御する。副偏向部38は、複数の偏向器に入射される複数の電子ビームを、電子ビーム毎に独立にウェハ44の所望の露光位置に偏向する。副偏向部38を通過した複数の電子ビームは、第1コイル40及び第2コイル50を有する同軸レンズ52により、ウェハ44に対する焦点が調整され、ウェハ44に照射される。
【0036】
露光処理中、ウェハステージ制御部96は、ウェハステージ駆動部48を制御して、一定方向にウェハステージ46を動かす。ブランキングアパーチャアレイ制御部86は露光パターンデータに基づいて、電子ビームを通過させる開口を定め、各開口内に設けられる偏向電極に対する電力制御を行う。ウェハ44の移動に合わせて、電子ビームを通過させる開口を適宜変更し、さらに主偏向部42及び副偏向部38により電子ビームを偏向することにより、ウェハ44に所望の回路パターンを露光することが可能となる。
【0037】
図2は、ブランキングアパーチャアレイデバイス26の構成の一例を示す。ブランキングアパーチャアレイデバイス26は、電子ビームが通過する複数の開口が設けられたアパーチャ部160と、図1におけるブランキングアパーチャアレイ制御部86との接続部となる偏向電極パッド162及び接地電極パッド164とを有する。アパーチャ部160は、ブランキングアパーチャアレイデバイス26の中央部に配置されることが望ましい。偏向電極パッド162及び接地電極パッド164は、プローブカード、ポゴピンアレイ等を介してブランキングアパーチャアレイ制御部86から供給された電気信号を、アパーチャ部160の開口内に設けられた偏向電極に供給する。
【0038】
図3は、アパーチャ部160の構成の一例を示す。アパーチャ部160の横方向をx軸方向とし、縦方向をy軸方向とする。x軸は、露光処理中、ウェハステージ46がウェハ44を段階的に移動させる方向を示し、y軸は、露光処理中、ウェハステージ46がウェハ44を連続的に移動させる方向を示す。具体的には、ウェハステージ46に関して、y軸は、ウェハ44を走査露光させる方向であり、x軸は、走査露光終了後、ウェハ44の未露光領域を露光するためにウェハ44を段階的に移動させる方向である。
【0039】
アパーチャ部160には、複数の電子ビームがそれぞれ通過すべき開口200が設けられる。複数の開口200は、走査領域の全てを露光するように配置される。例えば、複数の開口200は、x軸方向の両端に位置する複数の開口200aと200bとの間の領域全面を覆うように配置される。x軸方向に近接する開口200は、互いに一定の間隔で配置されていることが好ましい。このとき、複数の開口200の間隔は、主偏向部42が電子ビームを偏向する最大偏向量以下に定められるのが好ましい。
【0040】
図4は、ブランキングアパーチャアレイデバイス26の具体的な構成の第1実施例を示す。図4は、ブランキングアパーチャアレイデバイス26を裏面から見た平面図である。
【0041】
ブランキングアパーチャアレイデバイス26は、電子ビームが通過すべき開口200が設けられた基板202と、電子ビームを偏向すべく開口200内に対向して設けられた偏向電極204a及び204bと、偏向電極204aから偏向電極204bへの方向と略垂直な方向において、開口200内に対向して設けられた導電層206a及び206bと、偏向電極204a及び204bと基板202との間にそれぞれ設けられた絶縁層208a及び208bとを備える。
【0042】
導電層206a及び206bは、図2に示した接地電極パッド164に電気的に接続されることにより接地される。導電層206a及び206bは、接地電極パッド164に直接配線されることにより接続されてもよく、基板202を介して接地電極パッド164に接続されてもよい。
【0043】
導電層206a及び206bは、基板202より導電性が高い材料で形成されることが好ましい。また、導電層206a及び206bは、金属鍍金により形成されることが好ましい。例えば、基板202は、シリコン基板であり、導電層206a及び206bは、Au又はCuを主成分とする材料で形成される。
【0044】
絶縁層208a及び208bは、基板202を熱酸化させることにより形成された酸化膜、例えばシリコン基板を熱酸化させることにより形成されたシリコン酸化膜である。偏向電極204aから偏向電極204bへの方向及び電子ビームの照射方向と略垂直な方向において、絶縁層208a及び208bの長さは、偏向電極204a及び204bの長さより短いことが好ましい。即ち、絶縁層208a及び208bは、電子ビームが通過する経路に対して偏向電極204a及び204bによって遮蔽された位置にある。そのため、絶縁層208a及び208bがチャージアップすることを防ぐことができる。
【0045】
偏向電極204aと偏向電極204bとの間隔は、導電層206aと導電層206bとの間隔より小さいことが好ましい。また、導電層206a及び206bは、偏向電極204a及び204bより薄くてもよい。具体的には、偏向電極204a及び204bは、数十μm間隔で設けられる。偏向電極204aと偏向電極204bとの間隔が小さいことによって、精度よく電子ビームを偏向することができ、さらに偏向電極204a及び204bに印加する電圧を小さくすることができる。
【0046】
本実施例のブランキングアパーチャアレイデバイス26によれば、導電層206a及び206bが開口200の内壁に設けられることにより、基板202が自然酸化することを防ぐことができる。そのため、チャージアップすることにより電子ビームに影響を及ぼす絶縁性の自然酸化膜、例えばシリコン酸化膜が開口200の側面に形成されないので、電子ビームを精度よく偏向することができる。
【0047】
図5は、ブランキングアパーチャアレイデバイス26の具体的な構成の第2実施例を示す。図5は、ブランキングアパーチャアレイデバイス26を裏面から見た平面図である。第2実施例においては、第1実施例に係るブランキングアパーチャアレイデバイス26と同一の構成要素には、同一の符号を付して説明を省略又は簡潔にし、異なる部分について具体的に説明する。
【0048】
導電層206a及び206bは、絶縁層208aに隣接する位置から絶縁層208bに隣接する位置まで設けられる。即ち、導電層206a及び206bは、矩形の開口200の内壁において、偏向電極204aが設けられる面から偏向電極204bが設けられる面まで設けられる。また、導電層206a及び206bは、開口200内に基板202を露出させないように開口200の上端から下端まで設けられる。この場合、導電層206a及び206bと偏向電極204a及び204bとは、互いに接触しないように設けられる。
【0049】
具体的には、偏向電極204a及び204bは、基板202に対向する面、即ち絶縁層208a及び208bに接触する面の面積より、他方の偏向電極に対向する面、即ち電子ビームに対向する面の面積のほうが広いことが好ましい。例えば、偏向電極204a及び204bは、開口200の中心、即ち電子ビームが通過すべき位置から開口200の内壁の方向に沿って徐々に細くなる台形柱の形状である。また、偏向電極204aから偏向電極204bへの方向と略垂直な方向において、偏向電極204a及び204bの基板202に対向する面の幅は、絶縁層208a及び208bの幅以上であってもよい。
【0050】
本実施例のブランキングアパーチャアレイデバイス26によれば、導電層206a及び206bが開口200の内壁に覆うように設けられるので、基板202がチャージアップすることにより電子ビームに及ぼす影響を大幅に低減することができ、電子ビームを精度よく偏向することができる。
【0051】
図6、図7、及び図8は、第1実施例又は第2実施例に係るブランキングアパーチャアレイデバイス26の製造方法の一例を示す。図6、図7、及び図8は、図4又は図5に示したブランキングアパーチャアレイデバイス26のAA’断面を示す。
【0052】
まず、図6(a)に示すように、基板202を用意し、基板202の表面及び裏面にシリコン窒化膜210a及び210bをそれぞれ形成する。このとき、シリコン窒化膜210a及び210bの両方を同時に成膜してもよいし、片方ずつ成膜してもよい。基板202は、例えば直径6インチ、厚さ200μmのシリコンウェハである。シリコン窒化膜210a及び210bは、例えば厚さ1μmに成膜される。
【0053】
次に、図6(b)に示すように、シリコン窒化膜210a上にレジスト212を塗布し、露光、現像して、偏向電極204a及び204bを形成する領域のレジスト212を除去する。そして、レジスト212をエッチングマスクとして、偏向電極204a及び204bを形成する領域のシリコン窒化膜210aをエッチング、例えば反応性イオンエッチング(RIE)法により除去する。
【0054】
次に、図6(c)に示すように、レジスト212及びシリコン窒化膜210aの両方又は片方をエッチングマスクとして、偏向電極204a及び204bを形成する部分の基板202をエッチング、例えば誘導結合型プラズマエッチング(ICP−RIE)法により除去して複数の開口214を形成する。シリコン窒化膜210bは、基板202をエッチングするときのエッチングストッパ層となる。
【0055】
次に、図6(d)に示すように、レジスト212を除去した後、基板202に形成された複数の開口214の内壁に絶縁層208a及び208bを形成する。例えば、複数の開口214の内壁を熱酸化させることにより絶縁層208a及び208bを形成する。具体的には、シリコン基板である基板202に形成された複数の開口214の内壁のうちで、シリコン窒化膜210a及び210bで覆われた部分以外のシリコン露出面を選択的に熱酸化させることにより、シリコン酸化膜である絶縁層208a及び208bを形成する。
【0056】
次に、図6(e)に示すように、シリコン窒化膜210b上に導電膜216を形成し、導電膜216上に絶縁層218を形成する。具体的には、EB蒸着法等により、Cr膜50nm、Au膜200nm、Cr膜50nmをこの順に成膜して、Cr/Au/Cr積層膜である導電膜216を形成する。導電膜216としてCr/Au/Cr積層膜を形成することによって、シリコン窒化膜210bと導電膜216との密着性を向上させることができる。また、シリコン窒化膜210bと導電膜216との密着性等に問題がない場合、導電膜216は、例えばAu膜の単層膜であってもよい。そして、プラズマ化学気相堆積(CVD)法等により、導電膜216上にシリコン酸化膜の絶縁層218を形成する。なお、図6(a)において形成したシリコン窒化膜210bは、基板202と導電膜216とを電気的に絶縁するために設けられる。
【0057】
次に、図6(f)に示すように、シリコン窒化膜210a及びシリコン窒化膜210bの複数の開口214に露出する部分を、例えばRIE法により選択的に除去する。このとき、複数の開口214の側壁に形成された絶縁層208a及び208bを除去せずに、複数の開口214に導電膜216が露出するまでシリコン窒化膜210bをエッチングする。そして、さらに導電膜216のAu膜が露出するまでCr膜をエッチングする。他の例において、熱リン酸を用いたウェットエッチングにより、複数の開口214の側壁に形成された絶縁層208a及び208bを除去せずに、シリコン窒化膜210a、シリコン窒化膜210bの複数の開口214に露出する部分を除去した後、同様に導電膜216のCr膜をエッチング除去してもよい。
【0058】
次に、図7(a)に示すように、導電膜216のAu膜を鍍金用電極(シード層)として、複数の開口214内を選択的に電解鍍金することにより導電材料を充填して偏向電極204a及び204bを形成する。例えば、Cu、Au等により偏向電極204a及び204bを形成する。そして、偏向電極204a及び204bを形成した後、例えば化学的機械的研磨(CMP)法により、偏向電極204a及び204bを形成する導電材料の開口214からはみ出した部分を研磨して除去する。他の例において、複数の開口214に露出する絶縁層208a及び208bの表面にスパッタ法によりCr膜を成膜した後、複数の開口214のCr膜の内側に導電材料を充填して偏向電極204a及び204bを形成してもよい。これにより、偏向電極204a及び204bと絶縁層208a及び208bとの密着性を向上させることができる。
【0059】
次に、図7(b)に示すように、基板202上にレジスト220を塗布し、露光、現像して、導電層206a及び206bを形成する領域のレジスト220を除去する。そして、レジスト220をエッチングマスクとして、導電層206a及び206bを形成する部分の基板202をエッチング、例えばRIE法により選択的に除去して開口222を形成する。そして、シリコン窒化膜210bの開口222に露出する部分を、例えばRIE法により選択的に除去する。そして、さらに導電膜216のAu膜が露出するまでCr膜をエッチングする。他の例において、熱リン酸を用いたウェットエッチングにより、シリコン窒化膜210bの開口222に露出する部分、及び導電膜216のCr膜を除去してもよい。
【0060】
次に、図7(c)に示すように、導電膜216のAu膜を鍍金用電極(シード層)として、開口222内を選択的に電解鍍金することにより導電材料を充填して導電層206a及び206bを形成する。例えば、Cu等により導電層206a及び206bを形成する。そして、導電層206a及び206bを形成した後、レジスト220を除去し、例えばCMP法により、不必要な導電材料を研磨して除去する。他の例において、開口222に露出する基板202の表面にスパッタ法によりCr膜を成膜した後、開口222のCr膜の内側に導電材料を充填して導電層206a及び206bを形成してもよい。これにより、導電層206a及び206bと基板202との密着性を向上させることができる。
【0061】
次に、図7(d)に示すように、基板202上に絶縁層224及び配線層226を形成する。具体的には、プラズマCVD法等によりシリコン酸化膜である絶縁層224を約1μmの厚さに成膜する。そして、絶縁層224上にレジストを塗布し、露光、現像して、偏向電極204a及び204b等の上方の領域のレジストを除去する。そして、レジストをエッチングマスクとして、絶縁層224をエッチング、例えばRIE法により除去する。そして、レジストを除去した後、絶縁層224の表面にCr膜及びAu膜をこの順にスパッタ法により堆積させて配線層226を形成する。
【0062】
次に、図7(e)に示すように、配線層226に配線パターンを形成する。具体的には、配線層226上にレジストを塗布し、露光、現像して、配線が形成されない領域のレジストを除去する。そして、レジストをエッチングマスクとして、配線層226をエッチング、例えばRIE法により除去して配線パターンを形成する。そして、レジストを除去する。
【0063】
次に、図8(a)に示すように、絶縁層224及び配線層226上に、絶縁層228及び導電膜230を形成する。具体的には、プラズマCVD法等によりシリコン酸化膜である絶縁層228を約1μmの厚さに成膜する。そして、絶縁層228の表面にCr膜及びAu膜をこの順にスパッタ法により堆積させて導電膜230を形成する。導電膜230は、接地されることにより、絶縁層228等のチャージアップ防止用金属層として機能する。
【0064】
次に、図8(b)に示すように、導電膜230上にレジスト232を塗布し、露光、現像して、電子ビームが通過すべき開口200を形成する領域のレジスト232を除去する。そして、レジスト232をエッチングマスクとして、導電膜230をエッチング、例えばイオンミリング法により除去し、絶縁層224及び228をエッチング、例えばRIE法により除去する。
【0065】
次に、図8(c)に示すように、レジスト232をエッチングマスクとして、基板202をエッチング、例えばICP−RIE法により除去する。このとき、上方から見るとアルファベットの“I”の字の形状の開口200が形成される。
【0066】
次に、図8(d)に示すように、絶縁層208a及び208bの開口200に露出する部分、絶縁層218、並びに導電膜216をエッチングにより除去する。具体的には、レジスト232を残したまま、開口200の側壁のシリコン酸化膜である絶縁層208a及び208bを、例えばHF及びNHFの混合液を用いたウェットエッチングにより除去する。このとき同時に、絶縁層218もウェットエッチングにより除去される。そして、導電膜216のCr膜を、例えば硝酸アンモニウムセリウム(IV)、過塩素酸、及び水の混合液を用いたウェットエッチングにより除去する。そして、導電膜216のAu膜を、例えばヨウ化カリウム、ヨウ素、及び水の混合液を用いたウェットエッチングにより除去する。
【0067】
次に、図8(e)に示すように、レジスト232を除去した後、シリコン窒化膜210bをエッチングにより除去する。具体的には、シリコン窒化膜210bを、例えば熱リン酸を用いたウェットエッチングにより除去し、開口200を貫通させる。本例では、基板202の裏面が露出しているが、基板202がチャージアップすることを防ぐために、基板202の裏面に導電膜が形成されてもよい。以上、図6、図7、及び図8に示した製造方法によりブランキングアパーチャアレイデバイス26が完成する。
【0068】
第1実施例及び第2実施例に係るブランキングアパーチャアレイデバイス26によれば、導電層206a及び206bと基板202とが接触しているので、基板202を介して導電層206a及び206bを接地することができる。したがって、導電層206a及び206bを接地するための配線を形成する必要がないので、配線密度を低減することができる。
【0069】
図9は、ブランキングアパーチャアレイデバイス26の具体的な構成の第3実施例を示す。図9は、ブランキングアパーチャアレイデバイス26を裏面から見た平面図である。第3実施例においては、第1実施例及び第2実施例に係るブランキングアパーチャアレイデバイス26と同一の構成要素には、同一の符号を付して説明を省略又は簡潔にし、異なる部分について具体的に説明する。
【0070】
ブランキングアパーチャアレイデバイス26は、導電層206a及び206bと基板202との間にそれぞれ設けられた絶縁層208c及び208dをさらに備える。絶縁層208a、208b、208c、及び208dは、同一の材料で形成されてよく、また略同一の厚さであってよい。
【0071】
絶縁層208c及び208dは、絶縁層208a及び208bと同様に、基板202を熱酸化させることにより形成された酸化膜、例えばシリコン基板を熱酸化させることにより形成されたシリコン酸化膜である。偏向電極204aから偏向電極204bへの方向において、絶縁層208c及び208dの幅は、導電層206a及び206bの幅より短いことが好ましい。即ち、絶縁層208c及び208dは、電子ビームが通過する経路に対して導電層206a及び206bによって遮蔽された位置にある。そのため、絶縁層208c及び208dがチャージアップすることを防ぐことができる。
【0072】
図10は、図11、及び図12は、第3実施例に係るブランキングアパーチャアレイデバイス26の製造方法の一例を示す。図10、図11、及び図12は、図9に示したブランキングアパーチャアレイデバイス26のBB’断面を示す。
【0073】
まず、図10(a)に示すように、基板202を用意し、基板202の表面及び裏面にシリコン窒化膜210a及び210bをそれぞれ形成する。このとき、シリコン窒化膜210a及び210bの両方を同時に成膜してもよいし、片方ずつ成膜してもよい。基板202は、例えば直径6インチ、厚さ200μmのシリコンウェハである。シリコン窒化膜210a及び210bは、例えば厚さ1μmに成膜される。
【0074】
次に、図10(b)に示すように、シリコン窒化膜210a上にレジスト212を塗布し、露光、現像して、偏向電極204a及び204b並びに導電層206a及び206bを形成する領域のレジスト212を除去する。そして、レジスト212をエッチングマスクとして、偏向電極204a及び204b並びに導電層206a及び206bを形成する領域のシリコン窒化膜210aをエッチング、例えばRIE法により除去する。
【0075】
次に、図10(c)に示すように、レジスト212及びシリコン窒化膜210aの両方又は片方をエッチングマスクとして、偏向電極204a及び204b並びに導電層206a及び206bを形成する部分の基板202をエッチング、例えばICP−RIE法により除去して複数の開口214及び222を形成する。シリコン窒化膜210bは、基板202をエッチングするときのエッチングストッパ層となる。
【0076】
次に、図10(d)に示すように、レジスト212を除去した後、基板202に形成された複数の開口214及び222の内壁に絶縁層208a、208b、208c、及び208dを形成する。例えば、複数の開口214及び222の内壁を熱酸化させることにより絶縁層208a、208b、208c、及び208dを形成する。具体的には、シリコン基板である基板202に形成された複数の開口214及び222の内壁のうちで、シリコン窒化膜210a及び210bで覆われた部分以外のシリコン露出面を選択的に熱酸化させることにより、シリコン酸化膜である絶縁層208a、208b、208c、及び208dを形成する。
【0077】
次に、図10(e)に示すように、シリコン窒化膜210b上に導電膜216を形成し、導電膜216上に絶縁層218を形成する。具体的には、EB蒸着法等により、Cr膜50nm、Au膜200nm、Cr膜50nmをこの順に成膜して、Cr/Au/Cr積層膜である導電膜216を形成する。導電膜216としてCr/Au/Cr積層膜を形成することによって、シリコン窒化膜210bと導電膜216との密着性を向上させることができる。また、シリコン窒化膜210bと導電膜216との密着性等に問題がない場合、導電膜216は、例えばAu膜の単層膜であってもよい。そして、プラズマCVD法等により、導電膜216上にシリコン酸化膜の絶縁層218を形成する。なお、図10(a)において形成したシリコン窒化膜210bは、基板202と導電膜216とを電気的に絶縁するために設けられる。
【0078】
次に、図11(a)に示すように、シリコン窒化膜210a、及びシリコン窒化膜210bの複数の開口214及び222に露出する部分を、例えばRIE法により選択的に除去する。このとき、複数の開口214及び222の側壁に形成された絶縁層208a、208b、208c、及び208dを除去せずに、複数の開口214及び222に導電膜216が露出するまでシリコン窒化膜210bをエッチングする。そして、さらに導電膜216のAu膜が露出するまでCr膜をエッチングする。他の例において、熱リン酸を用いたウェットエッチングにより、複数の開口214及び222の側壁に形成された絶縁層208a、208b、208c、及び208dを除去せずに、シリコン窒化膜210a、シリコン窒化膜210bの複数の開口214及び222に露出する部分を除去した後、同様に導電膜216のCr膜をエッチング除去してもよい。
【0079】
次に、図11(b)に示すように、導電膜216のAu膜を鍍金用電極(シード層)として、複数の開口214及び222内を選択的に電解鍍金することにより導電材料を充填して偏向電極204a及び204b並びに導電層206a及び206bを形成する。例えば、Cu、Au等により偏向電極204a及び204b並びに導電層206a及び206bを形成する。そして、偏向電極204a及び204b並びに導電層206a及び206bを形成した後、例えばCMP法により、不必要な導電材料を研磨して除去する。他の例において、複数の開口214及び222に露出する絶縁層208a、208b、208c、及び208dの表面にスパッタ法によりCr膜を成膜した後、複数の開口214及び222のCr膜の内側に導電材料を充填して偏向電極204a及び204b並びに導電層206a及び206bを形成してもよい。これにより、偏向電極204a及び204b並びに導電層206a及び206bと、絶縁層208a、208b、208c、及び208dとの密着性を向上させることができる。
【0080】
次に、図11(c)に示すように、基板202上に絶縁層224及び配線層226を形成する。具体的には、プラズマCVD法等によりシリコン酸化膜である絶縁層224を約1μmの厚さに成膜する。そして、絶縁層224上にレジストを塗布し、露光、現像して、偏向電極204a及び204b並びに導電層206a及び206b等の上方の領域のレジストを除去する。そして、レジストをエッチングマスクとして、絶縁層224をエッチング、例えばRIE法により除去する。そして、レジストを除去した後、絶縁層224の表面にCr膜及びAu膜をこの順にスパッタ法により堆積させて配線層226を形成する。
【0081】
次に、図11(d)に示すように、配線層226に配線パターンを形成する。具体的には、配線層226上にレジストを塗布し、露光、現像して、配線が形成されない領域のレジストを除去する。そして、レジストをエッチングマスクとして、配線層226をエッチング、例えばRIE法により除去して配線パターンを形成する。そして、レジストを除去する。
【0082】
次に、図11(e)に示すように、絶縁層224及び配線層226上に、絶縁層228及び導電膜230を形成する。具体的には、プラズマCVD法等によりシリコン酸化膜である絶縁層228を約1μmの厚さに成膜する。そして、絶縁層228の表面にCr膜及びAu膜をこの順にスパッタ法により堆積させて導電膜230を形成する。導電膜230は、接地されることにより、絶縁層228等のチャージアップ防止用金属層として機能する。
【0083】
次に、図12(a)に示すように、導電膜230上にレジスト232を塗布し、露光、現像して、電子ビームが通過すべき開口200を形成する領域のレジスト232を除去する。そして、レジスト232をエッチングマスクとして、導電膜230をエッチング、例えばイオンミリング法により除去し、絶縁層224及び228をエッチング、例えばRIE法により除去する。
【0084】
次に、図12(b)に示すように、レジスト232をエッチングマスクとして、基板202をエッチング、例えばICP−RIE法により除去する。このとき、上方から見るとアルファベットの“I”の字の形状の開口200が形成される。
【0085】
次に、図12(c)に示すように、絶縁層208a、208b、208c、及び208dの開口200に露出する部分、絶縁層218、並びに導電膜216をエッチングにより除去する。具体的には、レジスト232を残したまま、開口200の側壁のシリコン酸化膜である絶縁層208a、208b、208c、及び208dを、例えばHF及びNHFの混合液を用いたウェットエッチングにより除去する。このとき同時に絶縁層218もウェットエッチングにより除去される。そして、導電膜216のCr膜を、例えば硝酸アンモニウムセリウム(IV)、過塩素酸、及び水の混合液を用いたウェットエッチングにより除去する。そして、導電膜216のAu膜を、例えばヨウ化カリウム、ヨウ素、及び水の混合液を用いたウェットエッチングにより除去する。
【0086】
次に、図12(d)に示すように、レジスト232を除去した後、シリコン窒化膜210bをエッチングにより除去する。具体的には、シリコン窒化膜210bを、例えば熱リン酸を用いたウェットエッチングにより除去し、開口200を貫通させる。本例では、基板202の裏面が露出しているが、基板202がチャージアップすることを防ぐために、基板202の裏面に導電膜が形成されてもよい。以上、図10、図11、及び図12に示した製造方法によりブランキングアパーチャアレイデバイス26が完成する。
【0087】
第3実施例に係るブランキングアパーチャアレイデバイス26によれば、偏向電極204a及び204bと導電層206a及び206bとが同一の構成であるので、偏向電極204a及び204b並びに導電層206a及び206bを同時に形成することができる。そのため、ブランキングアパーチャアレイデバイス26の製造工程を低減することができる。
【0088】
以上、本発明を実施形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。上記実施形態に、多様な変更または改良を加えることができる。そのような変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【0089】
【発明の効果】
上記説明から明らかなように、本発明によれば、荷電粒子線を精度よく偏向する偏向器、当該偏向器の製造方法、及び当該偏向器を備える荷電粒子線露光装置を提供することができる。
【図面の簡単な説明】
【図1】電子ビーム露光装置100の構成の一例を示す図である。
【図2】ブランキングアパーチャアレイデバイス26の構成の一例を示す図である。
【図3】アパーチャ部160の構成の一例を示す図である。
【図4】ブランキングアパーチャアレイデバイス26の具体的な構成の第1実施例を示す図である。
【図5】ブランキングアパーチャアレイデバイス26の具体的な構成の第2実施例を示す図である。
【図6】第1実施例又は第2実施例に係るブランキングアパーチャアレイデバイス26の製造方法の一例を示す図である。
【図7】第1実施例又は第2実施例に係るブランキングアパーチャアレイデバイス26の製造方法の一例を示す図である。
【図8】第1実施例又は第2実施例に係るブランキングアパーチャアレイデバイス26の製造方法の一例を示す図である。
【図9】ブランキングアパーチャアレイデバイス26の具体的な構成の第3実施例を示す図である。
【図10】第3実施例に係るブランキングアパーチャアレイデバイス26の製造方法の一例を示す図である。
【図11】第3実施例に係るブランキングアパーチャアレイデバイス26の製造方法の一例を示す図である。
【図12】第3実施例に係るブランキングアパーチャアレイデバイス26の製造方法の一例を示す図である。
【符号の説明】
8・・筐体、10・・電子ビーム発生部、12・・カソード、14・・第1成形部材、16・・第1多軸電子レンズ、18・・第1成形偏向部、20・・第2成形偏向部、22・・第2成形部材、24・・第2多軸電子レンズ、26・・ブランキングアパーチャアレイデバイス、28・・電子ビーム遮蔽部材、34・・第3多軸電子レンズ、36・・第4多軸電子レンズ、38・・副偏向部、40・・第1コイル、42・・主偏向部、44・・ウェハ、46・・ウェハステージ、48・・ウェハステージ駆動部、50・・第2コイル、52・・同軸レンズ、80・・電子ビーム制御部、82・・多軸電子レンズ制御部、84・・成形偏向制御部、86・・ブランキングアパーチャアレイ制御部、90・・同軸レンズ制御部、92・・副偏向制御部、94・・主偏向制御部、96・・ウェハステージ制御部、100・・電子ビーム露光装置、102・・グリッド、104・・電子銃、106・・基材、110・・電子ビーム成形手段、112・・照射切換手段、114・・ウェハ用投影系、120・・個別制御部、130・・統括制御部、140・・制御部、150・・露光部、160・・アパーチャ部、162・・偏向電極パッド、164・・接地電極パッド、200・・開口、202・・基板、204・・偏向電極、206・・導電層、208・・絶縁層、210・・シリコン窒化膜、212・・レジスト、214・・開口、216・・導電膜、218・・絶縁層、220・・レジスト、222・・開口、224・・絶縁層、226・・配線層、228・・絶縁層、230・・導電膜、232・・レジスト
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a charged particle beam exposure apparatus that exposes a wafer to a pattern such as a semiconductor integrated circuit. In particular, the present invention relates to a deflector of a charged particle beam exposure apparatus that exposes a pattern using a plurality of charged particle beams, and a method of manufacturing the deflector.
[0002]
[Prior art]
In recent years, with the progress of miniaturization of semiconductor devices, various lithography means of 100 nm or less have been proposed, and further, high resolution, highly accurate drawing pattern superposition, and high throughput are required. For this reason, an electron beam exposure apparatus with potentially higher resolution and better dimensional controllability than other exposure means can generate an exposure pattern electrically and directly expose the wafer. It is also expected as a means.
[0003]
However, the electron beam exposure apparatus has a problem that the exposure area per shot is small and the throughput is low, and the actual situation is that it is not widely used for mass production of semiconductor devices. In order to solve this problem, a multi-electron beam exposure apparatus that simultaneously exposes a wafer with a plurality of electron beams has been proposed.
[0004]
In such a multi-electron beam exposure apparatus, a blanking aperture array device that switches whether or not to deflect a plurality of electron beams independently, and an electron beam deflected by the blanking aperture array device are blocked from the wafer. An electron beam shielding unit is provided to control with high accuracy whether or not each of the plurality of electron beams is irradiated onto the wafer. Such a blanking aperture array device includes a substrate such as a semiconductor provided with a plurality of openings, a deflection electrode provided in each of the openings, and an insulating layer that insulates the substrate and the deflection electrode. Whether or not to deflect the electron beam passing through the aperture is controlled depending on whether or not a voltage is applied.
[0005]
[Problems to be solved by the invention]
However, in the structure of the conventional blanking aperture array device, a part of the substrate and the insulating layer is exposed on the inner wall of the opening through which the electron beam passes. For this reason, the oxide film or insulating layer of the substrate exposed on the inner wall at the opening is charged up, which affects the electron beam passing through the opening. As a result, appropriate deflection and position control of the electron beam are not performed, and it becomes difficult to accurately expose the wafer.
[0006]
Therefore, an object of the present invention is to provide a deflector, a method of manufacturing the deflector, and a charged particle beam exposure apparatus that can solve the above-described problems. This object is achieved by a combination of features described in the independent claims. The dependent claims define further advantageous specific examples of the present invention.
[0007]
[Means for Solving the Problems]
  That is, according to the first aspect of the present invention,The deflectorA deflector for deflecting a charged particle beam, provided with an opening through which the charged particle beam passes;A conductive film is formed on the back sideIn the direction substantially perpendicular to the direction from the first deflecting electrode to the second deflecting electrode, the first deflecting electrode and the second deflecting electrode provided facing the inside of the opening to deflect the charged particle beam. A first conductive layer and a second conductive layer which are provided facing each other and made of a material having higher conductivity than the substrate;A first insulating layer and a second insulating layer provided between the first and second deflection electrodes and the substrate, respectively;WithIn the direction from the first deflection electrode to the second deflection electrode and the direction substantially perpendicular to the irradiation direction of the electron beam, the lengths of the first insulating layer and the second insulating layer are the lengths of the first deflection electrode and the second deflection electrode. Shorter than.
[0008]
  The first conductive layer and the second conductive layer may be formed of a material having higher conductivity than the substrate.The first conductive layer and the second conductive layer may be grounded. The first conductive layer and the second conductive layer may be formed by metal plating. The first conductive layer and the second conductive layer may be thinner than the first deflection electrode and the second deflection electrode. The interval between the first deflection electrode and the second deflection electrode may be smaller than the interval between the first conductive layer and the second conductive layer.
[0009]
  The semiconductor device further includes a first insulating layer and a second insulating layer provided between the first deflecting electrode and the second deflecting electrode and the substrate, respectively, wherein the substrate is a silicon substrate, and the first insulating layer and the second insulating layer are Alternatively, it may be a silicon oxide film formed by thermally oxidizing a silicon substrate.The first insulating layer and the second insulating layer may be in a position shielded by the first deflection electrode and the second deflection electrode with respect to a path through which the electron beam passes. The widths of the first insulating layer and the second insulating layer may be shorter than the widths of the first conductive layer and the second conductive layer in the direction from the first deflection electrode to the second deflection electrode.
[0010]
The semiconductor device further includes a first insulating layer and a second insulating layer provided between the first deflecting electrode and the second deflecting electrode and the substrate, respectively, and the first conductive layer and the second conductive layer are adjacent to the first insulating layer. It may be provided from a position to a position adjacent to the second insulating layer. The first conductive layer and the second conductive layer may be provided from the upper end to the lower end of the opening so as not to expose the substrate in the opening.
[0011]
  The first deflection electrode and the second deflection electrode may have a larger area on the surface facing the other deflection electrode than the area on the surface facing the substrate. The first deflection electrode and the second deflection electrode may be in the shape of a trapezoidal column that gradually decreases along the direction of the inner wall of the opening from the center of the opening.In a direction substantially perpendicular to the direction from the first deflection electrode to the second deflection electrode, the widths of the surfaces of the first deflection electrode and the second deflection electrode facing the substrate are equal to or greater than the widths of the first insulating layer and the second deflection electrode. It may be.
[0012]
  The semiconductor device further includes a third insulating layer and a fourth insulating layer provided between the first conductive layer and the second conductive layer, respectively, and the substrate is a silicon substrate, and the third insulating layer and the fourth insulating layer are Alternatively, it may be a silicon oxide film formed by thermally oxidizing a silicon substrate.The conductive film may be formed of a Cr / Au / Cr laminated film.
[0013]
According to a second aspect of the invention,The manufacturing method of the deflector is[Claim 18]
  A substrate provided with an opening through which a charged particle beam passes, a first deflection electrode and a second deflection electrode provided facing the opening to deflect the charged particle beam,A first insulating layer and a second insulating layer provided between the first deflection electrode and the second deflection electrode and the substrate, respectively;A method of manufacturing a deflector comprising a first conductive layer and a second conductive layer provided facing each other in an opening in a direction substantially perpendicular to a direction from the first deflection electrode to the second deflection electrode,The first insulation layer and the second insulation are shorter in length from the first deflection electrode to the second deflection electrode and in a direction substantially perpendicular to the electron beam irradiation direction than the lengths of the first deflection electrode and the second deflection electrode. Forming an insulating layer to form a layer;An electrode forming step for forming the first deflection electrode and the second deflection electrode, and a plurality of layers for forming the first conductive layer and the second conductive layer after forming the first deflection electrode and the second deflection electrode in the electrode formation step. Forming an opening on the substrate, and forming a conductive layer in each of the plurality of openings formed in the opening forming step.Forming a conductive film on the back surface of the substrate;Is provided.In the conductive layer forming step, the first conductive layer and the second conductive layer may be formed of a material having higher conductivity than the substrate. In the insulating layer forming step, the first insulating layer and the second insulating layer may be formed at positions shielded by the first deflection electrode and the second deflection electrode with respect to a path through which the electron beam passes. In the insulating layer forming step, the width of the first insulating layer and the second insulating layer may be shorter than the width of the first conductive layer and the second conductive layer in the direction from the first deflection electrode to the second deflection electrode. Good. In the electrode formation step, the widths of the surfaces of the first deflection electrode and the second deflection electrode facing the substrate in the direction substantially perpendicular to the direction from the first deflection electrode to the second deflection electrode are set to the first insulating layer and the second deflection electrode. You may form more than the width | variety of a deflection electrode. In the step of forming the conductive film, the conductive film may be formed of a Cr / Au / Cr laminated film.
[0014]
  According to a third aspect of the invention,The manufacturing method of the deflector isA substrate provided with an opening through which a charged particle beam passes, a first deflection electrode and a second deflection electrode provided facing the opening to deflect the charged particle beam, and a first deflection electrode and a second deflection. The first insulating layer and the second insulating layer provided between the electrode and the substrate, respectively, and provided in the opening in a direction substantially perpendicular to the direction from the first deflection electrode to the second deflection electrode. A method of manufacturing a deflector comprising a first conductive layer and a second conductive layer, and a third insulating layer and a fourth insulating layer provided between the first conductive layer and the second conductive layer and the substrate, respectively. Forming a plurality of openings for forming the first deflection electrode, the second deflection electrode, the first conductive layer, and the second conductive layer in the substrate, respectively, and the plurality of openings formed in the opening formation stage On the inner wall ofThe length is shorter than the length of the first deflection electrode and the second deflection electrode in the direction from the first deflection electrode to the second deflection electrode and in the direction substantially perpendicular to the electron beam irradiation direction.First insulating layerandThe second insulation layerForming,Third insulating layerandThe first deflection electrode is formed inside each of the first insulating layer, the second insulating layer, the third insulating layer, and the fourth insulating layer in the insulating layer forming step of forming the fourth insulating layer and each of the plurality of openings. Forming the second deflection electrode, the first conductive layer, and the second conductive layer, respectivelyForming a conductive film on the back surface of the substrate;Is provided. The insulating layer forming step may include a step of forming the first insulating layer, the second insulating layer, the third insulating layer, and the fourth insulating layer by thermally oxidizing the inner walls of the plurality of openings.In the electrode formation step, the first conductive layer and the second conductive layer may be formed of a material having higher conductivity than the substrate. In the insulating layer forming step, the first insulating layer and the second insulating layer may be formed at positions shielded by the first deflection electrode and the second deflection electrode with respect to a path through which the electron beam passes. In the insulating layer forming step, the width of the first insulating layer and the second insulating layer may be shorter than the width of the first conductive layer and the second conductive layer in the direction from the first deflection electrode to the second deflection electrode. Good. In the electrode formation step, the widths of the surfaces of the first deflection electrode and the second deflection electrode facing the substrate in the direction substantially perpendicular to the direction from the first deflection electrode to the second deflection electrode are set to the first insulating layer and the second deflection electrode. You may form more than the width | variety of a deflection electrode. In the step of forming the conductive film, the conductive film may be formed of a Cr / Au / Cr laminated film.
[0015]
  According to a fourth aspect of the invention,Charged particle beam exposure equipmentA charged particle beam exposure apparatus that exposes a wafer with a charged particle beam, comprising: a charged particle beam generating unit that generates a charged particle beam; and a deflector that deflects the charged particle beam to irradiate a desired position on the wafer. The deflector is provided with an aperture through which the charged particle beam should pass,A conductive film is formed on the back sideIn the direction substantially perpendicular to the direction from the first deflecting electrode to the second deflecting electrode, the first deflecting electrode and the second deflecting electrode provided facing the inside of the opening to deflect the charged particle beam. A first conductive layer and a second conductive layer which are provided facing each other and made of a material having higher conductivity than the substrate;A first insulating layer and a second insulating layer provided between the first and second deflection electrodes and the substrate, respectively;HaveIn the direction from the first deflection electrode to the second deflection electrode and the direction substantially perpendicular to the irradiation direction of the electron beam, the lengths of the first insulating layer and the second insulating layer are the lengths of the first deflection electrode and the second deflection electrode. Shorter than.The first conductive layer and the second conductive layer may be formed of a material having higher conductivity than the substrate. The first insulating layer and the second insulating layer may be in a position shielded by the first deflection electrode and the second deflection electrode with respect to a path through which the electron beam passes. The widths of the first insulating layer and the second insulating layer may be shorter than the widths of the first conductive layer and the second conductive layer in the direction from the first deflection electrode to the second deflection electrode. In a direction substantially perpendicular to the direction from the first deflection electrode to the second deflection electrode, the widths of the surfaces of the first deflection electrode and the second deflection electrode facing the substrate are equal to or greater than the widths of the first insulating layer and the second deflection electrode. It may be. The first deflecting electrode and the second deflecting electrode are formed by forming a Cr film on the surfaces of the first insulating layer and the second insulating layer exposed in the plurality of openings by sputtering, and then conducting the conductive material inside the Cr film in the plurality of openings. It may be formed by filling a material. The conductive film may be formed of a Cr / Au / Cr laminated film.
[0016]
The above summary of the invention does not enumerate all the necessary features of the present invention, and sub-combinations of these feature groups can also be the invention.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the present invention will be described through embodiments of the invention. However, the following embodiments do not limit the invention according to the claims, and all combinations of features described in the embodiments are included. It is not necessarily essential for the solution of the invention.
[0018]
FIG. 1 shows an example of the configuration of an electron beam exposure apparatus 100 according to an embodiment of the present invention. The electron beam exposure apparatus 100 is an example of a charged particle beam exposure apparatus of the present invention. The charged particle beam exposure apparatus of the present invention may be an ion beam exposure apparatus that exposes a wafer with an ion beam. Further, the electron beam exposure apparatus 100 may generate a plurality of electron beams at a narrow interval, for example, an interval such that all the electron beams are irradiated onto a region of one chip to be provided on the wafer.
[0019]
The electron beam exposure apparatus 100 includes an exposure unit 150 for performing a predetermined exposure process on the wafer 44 by an electron beam, and a control unit 140 for controlling the operation of each component included in the exposure unit 150.
[0020]
The exposure unit 150 generates a plurality of electron beams inside the housing 8 and forms an electron beam cross-sectional shape as desired, and whether to irradiate the wafer 44 with the plurality of electron beams. An irradiation switching means 112 that switches independently for each electron beam, an electron optical system that includes a wafer projection system 114 that adjusts the orientation and size of the pattern image transferred to the wafer 44, and a wafer 44 on which the pattern is to be exposed. And a stage system having a wafer stage 46 to be placed and a wafer stage driving unit 48 for driving the wafer stage 46.
[0021]
The electron beam shaping means 110 includes an electron beam generator 10 that generates a plurality of electron beams, a first forming member 14 having a plurality of openings that shape the cross-sectional shape of the electron beam by passing the electron beam, and a first forming member 14. A second multi-member 22, a first multi-axis electron lens 16 that focuses a plurality of electron beams independently, and adjusts the focus of the electron beam; and a first multi-beam electron beam that passes through the first member 14 is independently deflected. The first shaping deflection unit 18 and the second shaping deflection unit 20 are included. The electron beam generator 10 is an example of a charged particle beam generator of the present invention. The 1st shaping | molding deflection | deviation part 18 and the 2nd shaping | molding deflection | deviation part 20 are examples of the deflector of this invention.
[0022]
The electron beam generator 10 includes a plurality of electron guns 104 and a base material 106 on which the electron guns 104 are formed. The electron gun 104 includes a cathode 12 that generates thermoelectrons and a grid 102 that is formed so as to surround the cathode 12 and stabilizes the thermoelectrons generated at the cathode 12. The electron beam generator 10 forms an electron gun array by having a plurality of electron guns 104 provided at predetermined intervals on a base material 106.
[0023]
The first molding member 14 and the second molding member 22 desirably have a grounded metal film such as platinum on the surface irradiated with the electron beam. The cross-sectional shapes of the plurality of openings included in the first molding member 14 and the second molding member 22 may have a spread along the irradiation direction of the electron beam in order to efficiently pass the electron beam. The plurality of openings included in the first molding member 14 and the second molding member 22 are preferably formed in a rectangular shape.
[0024]
The irradiation switching means 112 converges a plurality of electron beams independently, adjusts the focus of the electron beam, and deflects the electron beams independently for each electron beam. A blanking aperture array device 26 that switches whether to irradiate the wafer 44 independently for each electron beam, and an electron beam that is deflected by the blanking aperture array device 26 and includes a plurality of openings that allow the electron beam to pass therethrough. And an electron beam shielding member 28 for shielding the light. The blanking aperture array device 26 is an example of a deflector of the present invention.
[0025]
The blanking aperture array device 26 includes a substrate provided with an opening through which an electron beam passes and a plurality of deflection electrodes provided in the opening. In addition, the cross-sectional shape of the plurality of openings included in the electron beam shielding member 28 may have a spread along the irradiation direction of the electron beam in order to efficiently pass the electron beam.
[0026]
The wafer projection system 114 focuses the plurality of electron beams independently, and a third multi-axis electron lens 34 that reduces the irradiation diameter of the electron beam and the plurality of electron beams independently, and adjusts the focus of the electron beam. The fourth multi-axis electron lens 36, the sub-deflecting unit 38, which is an independent deflecting unit for independently deflecting a plurality of electron beams to a desired position of the wafer 44 for each electron beam, and the first for focusing the electron beam. It has a coaxial lens 52 having a coil 40 and a second coil 50 and functioning as an objective lens, and a main deflection unit 42 which is a common deflection unit for deflecting a plurality of electron beams by a desired amount in substantially the same direction. The main deflection unit 42 is an example of a deflector according to the present invention.
[0027]
The main deflection unit 42 is preferably an electrostatic deflector capable of deflecting a plurality of electron beams at high speed using an electric field, and has opposing deflection electrodes. Further, the main deflection section 42 may have a cylindrical uniform octapole configuration including four sets of opposing deflection electrodes, or a configuration including eight or more deflection electrodes. The blanking aperture array device 26 has a pair of opposing deflection electrodes. The coaxial lens 52 is preferably provided in the vicinity of the wafer 44 from the fourth multi-axis electron lens 36.
[0028]
The control unit 140 includes an overall control unit 130 and an individual control unit 120. The individual control unit 120 includes an electron beam control unit 80, a multi-axis electron lens control unit 82, a shaping deflection control unit 84, a blanking aperture array control unit 86, a coaxial lens control unit 90, a sub deflection control unit 92, and a main deflection control unit. 94 and a wafer stage control unit 96. The overall control unit 130 is a workstation, for example, and performs overall control of each control unit included in the individual control unit 120.
[0029]
The electron beam control unit 80 controls the electron beam generation unit 10. The multi-axis electron lens control unit 82 controls the current supplied to the first multi-axis electron lens 16, the second multi-axis electron lens 24, the third multi-axis electron lens 34, and the fourth multi-axis electron lens 36. The shaping deflection control unit 84 controls the first shaping deflection unit 18 and the second shaping deflection unit 20. The blanking aperture array control unit 86 controls the voltage applied to the deflection electrodes included in the blanking aperture array device 26. The coaxial lens control unit 90 controls the current supplied to the first coil 40 and the second coil 50 included in the coaxial lens 52. The main deflection control unit 94 controls the voltage applied to the deflection electrodes included in the main deflection unit 42. The wafer stage control unit 96 controls the wafer stage driving unit 48 to move the wafer stage 46 to a predetermined position.
[0030]
The operation of the electron beam exposure apparatus 100 will be described. First, the electron beam generator 10 generates a plurality of electron beams. The electron beam generated by the electron beam generator 10 is irradiated onto the first forming member 14 and formed. The plurality of electron beams that have passed through the first shaping member 14 each have a rectangular cross-sectional shape corresponding to the shape of the opening included in the first shaping member 14.
[0031]
The first multi-axis electron lens 16 independently focuses a plurality of rectangular shaped electron beams and performs focus adjustment of the electron beam on the second shaping member 22 independently for each electron beam. The 1st shaping | molding deflection | deviation part 18 deflects the several electron beam shape | molded by the rectangle to a desired position with respect to a 2nd shaping | molding member independently for every electron beam. The second shaping deflection unit 20 deflects the plurality of electron beams deflected by the first shaping deflection unit 18 in a substantially vertical direction with respect to the second shaping member 22 independently for each electron beam. As a result, the electron beam is adjusted so as to irradiate the second molding member 22 at a desired position substantially perpendicularly to the second molding member 22. The second forming member 22 including a plurality of openings having a rectangular shape has a desired rectangular cross-sectional shape to be irradiated to the wafer 44 by a plurality of electron beams having a rectangular cross-sectional shape irradiated to each opening. Further shaping into an electron beam.
[0032]
The second multi-axis electron lens 24 independently focuses a plurality of electron beams and performs focus adjustment of the electron beams on the blanking aperture array device 26 independently for each electron beam. The electron beam whose focus is adjusted by the second multi-axis electron lens 24 passes through a plurality of openings included in the blanking aperture array device 26.
[0033]
The blanking aperture array control unit 86 controls whether or not to apply a voltage to the deflection electrode provided in each opening formed in the blanking aperture array device 26. The blanking aperture array device 26 switches whether to irradiate the wafer 44 with the electron beam based on the voltage applied to the deflection electrode. When a voltage is applied to the deflection electrode, the electron beam that has passed through the opening of the blanking aperture array device 26 is deflected, cannot pass through the opening included in the electron beam shielding member 28, and is not irradiated onto the wafer 44. When no voltage is applied to the deflection electrode, the electron beam that has passed through the opening of the blanking aperture array device 26 is not deflected, can pass through the opening included in the electron beam shielding member 28, and the electron beam is irradiated onto the wafer 44. .
[0034]
The third multi-axis electron lens 34 reduces the diameter of the electron beam that is not deflected by the blanking aperture array device 26 and allows the opening included in the electron beam shielding member 28 to pass therethrough. The fourth multi-axis electron lens 36 focuses a plurality of electron beams independently, and independently adjusts the electron beam focus on the sub-deflecting unit 38 for each electron beam. The light is incident on a deflector included in the deflecting unit 38.
[0035]
The sub deflection control unit 92 controls a plurality of deflectors included in the sub deflection unit 38 independently. The sub-deflecting unit 38 deflects the plurality of electron beams incident on the plurality of deflectors to a desired exposure position on the wafer 44 independently for each electron beam. The plurality of electron beams that have passed through the sub deflection unit 38 are focused on the wafer 44 by the coaxial lens 52 having the first coil 40 and the second coil 50, and are irradiated onto the wafer 44.
[0036]
During the exposure process, the wafer stage control unit 96 controls the wafer stage driving unit 48 to move the wafer stage 46 in a certain direction. The blanking aperture array control unit 86 determines an aperture through which the electron beam passes based on the exposure pattern data, and performs power control on the deflection electrode provided in each aperture. According to the movement of the wafer 44, the opening through which the electron beam is passed is appropriately changed, and the electron beam is deflected by the main deflection unit 42 and the sub deflection unit 38, whereby a desired circuit pattern can be exposed on the wafer 44. It becomes possible.
[0037]
FIG. 2 shows an example of the configuration of the blanking aperture array device 26. The blanking aperture array device 26 includes a deflection electrode pad 162 and a ground electrode pad 164 that serve as a connecting portion between the aperture section 160 provided with a plurality of openings through which an electron beam passes and the blanking aperture array control section 86 in FIG. And have. The aperture unit 160 is preferably disposed at the center of the blanking aperture array device 26. The deflection electrode pad 162 and the ground electrode pad 164 supply an electrical signal supplied from the blanking aperture array control unit 86 via a probe card, a pogo pin array, or the like to the deflection electrodes provided in the opening of the aperture unit 160. .
[0038]
FIG. 3 shows an example of the configuration of the aperture unit 160. The horizontal direction of the aperture unit 160 is defined as the x-axis direction, and the vertical direction is defined as the y-axis direction. The x axis indicates the direction in which the wafer stage 46 moves the wafer 44 stepwise during the exposure process, and the y axis indicates the direction in which the wafer stage 46 continuously moves the wafer 44 during the exposure process. Specifically, with respect to the wafer stage 46, the y-axis is the direction in which the wafer 44 is scanned and exposed, and the x-axis is the stepwise exposure of the wafer 44 to expose an unexposed area of the wafer 44 after the scanning exposure is completed. It is the direction to move.
[0039]
The aperture portion 160 is provided with openings 200 through which a plurality of electron beams pass. The plurality of openings 200 are arranged so as to expose the entire scanning region. For example, the plurality of openings 200 are arranged so as to cover the entire region between the plurality of openings 200a and 200b located at both ends in the x-axis direction. The openings 200 that are close to each other in the x-axis direction are preferably arranged at a constant interval. At this time, the interval between the plurality of openings 200 is preferably set to be equal to or less than the maximum deflection amount by which the main deflection unit 42 deflects the electron beam.
[0040]
FIG. 4 shows a first embodiment of a specific configuration of the blanking aperture array device 26. FIG. 4 is a plan view of the blanking aperture array device 26 as seen from the back side.
[0041]
The blanking aperture array device 26 includes a substrate 202 provided with an opening 200 through which an electron beam passes, deflection electrodes 204a and 204b provided facing the opening 200 to deflect the electron beam, and a deflection electrode 204a. Conductive layers 206a and 206b provided opposite to each other in the opening 200 in a direction substantially perpendicular to the direction from the electrode to the deflection electrode 204b, and an insulating layer 208a provided between the deflection electrodes 204a and 204b and the substrate 202, respectively. And 208b.
[0042]
The conductive layers 206a and 206b are grounded by being electrically connected to the ground electrode pad 164 shown in FIG. The conductive layers 206 a and 206 b may be connected by being directly wired to the ground electrode pad 164, or may be connected to the ground electrode pad 164 through the substrate 202.
[0043]
The conductive layers 206 a and 206 b are preferably formed using a material having higher conductivity than the substrate 202. The conductive layers 206a and 206b are preferably formed by metal plating. For example, the substrate 202 is a silicon substrate, and the conductive layers 206a and 206b are formed of a material whose main component is Au or Cu.
[0044]
The insulating layers 208a and 208b are oxide films formed by thermally oxidizing the substrate 202, for example, silicon oxide films formed by thermally oxidizing a silicon substrate. In the direction from the deflection electrode 204a to the deflection electrode 204b and the direction substantially perpendicular to the electron beam irradiation direction, the lengths of the insulating layers 208a and 208b are preferably shorter than the lengths of the deflection electrodes 204a and 204b. That is, the insulating layers 208a and 208b are at positions shielded by the deflection electrodes 204a and 204b with respect to the path through which the electron beam passes. Therefore, the insulating layers 208a and 208b can be prevented from being charged up.
[0045]
The distance between the deflection electrode 204a and the deflection electrode 204b is preferably smaller than the distance between the conductive layer 206a and the conductive layer 206b. Further, the conductive layers 206a and 206b may be thinner than the deflection electrodes 204a and 204b. Specifically, the deflection electrodes 204a and 204b are provided at intervals of several tens of μm. Since the distance between the deflection electrode 204a and the deflection electrode 204b is small, the electron beam can be deflected with high accuracy, and the voltage applied to the deflection electrodes 204a and 204b can be reduced.
[0046]
According to the blanking aperture array device 26 of the present embodiment, the conductive layers 206a and 206b are provided on the inner wall of the opening 200, so that the substrate 202 can be prevented from being naturally oxidized. For this reason, an insulating natural oxide film, for example, a silicon oxide film that affects the electron beam by charging up is not formed on the side surface of the opening 200, so that the electron beam can be deflected with high accuracy.
[0047]
FIG. 5 shows a second embodiment of a specific configuration of the blanking aperture array device 26. FIG. 5 is a plan view of the blanking aperture array device 26 as seen from the back side. In the second embodiment, the same components as those in the blanking aperture array device 26 according to the first embodiment are denoted by the same reference numerals, description thereof is omitted or simplified, and different portions are specifically described.
[0048]
The conductive layers 206a and 206b are provided from a position adjacent to the insulating layer 208a to a position adjacent to the insulating layer 208b. That is, the conductive layers 206a and 206b are provided from the surface on which the deflection electrode 204a is provided to the surface on which the deflection electrode 204b is provided on the inner wall of the rectangular opening 200. The conductive layers 206 a and 206 b are provided from the upper end to the lower end of the opening 200 so that the substrate 202 is not exposed in the opening 200. In this case, the conductive layers 206a and 206b and the deflection electrodes 204a and 204b are provided so as not to contact each other.
[0049]
Specifically, the deflection electrodes 204a and 204b have a surface facing the other deflection electrode, that is, a surface facing the electron beam, based on the area of the surface facing the substrate 202, that is, the surface contacting the insulating layers 208a and 208b. It is preferable that the area is larger. For example, the deflection electrodes 204a and 204b have a trapezoidal column shape that gradually narrows in the direction of the inner wall of the opening 200 from the center of the opening 200, that is, the position where the electron beam should pass. Further, in the direction substantially perpendicular to the direction from the deflection electrode 204a to the deflection electrode 204b, the width of the surface of the deflection electrodes 204a and 204b facing the substrate 202 may be equal to or larger than the width of the insulating layers 208a and 208b.
[0050]
According to the blanking aperture array device 26 of the present embodiment, since the conductive layers 206a and 206b are provided so as to cover the inner wall of the opening 200, the influence on the electron beam due to the substrate 202 being charged up is greatly reduced. And the electron beam can be deflected with high accuracy.
[0051]
6, 7 and 8 show an example of a method for manufacturing the blanking aperture array device 26 according to the first embodiment or the second embodiment. 6, 7 and 8 show AA 'cross-sections of the blanking aperture array device 26 shown in FIG. 4 or FIG.
[0052]
First, as shown in FIG. 6A, a substrate 202 is prepared, and silicon nitride films 210a and 210b are formed on the front surface and the back surface of the substrate 202, respectively. At this time, both the silicon nitride films 210a and 210b may be formed at the same time, or one of them may be formed at a time. The substrate 202 is, for example, a silicon wafer having a diameter of 6 inches and a thickness of 200 μm. The silicon nitride films 210a and 210b are formed to a thickness of 1 μm, for example.
[0053]
Next, as shown in FIG. 6B, a resist 212 is applied on the silicon nitride film 210a, exposed and developed, and the resist 212 in the region where the deflection electrodes 204a and 204b are formed is removed. Then, using the resist 212 as an etching mask, the silicon nitride film 210a in the region where the deflection electrodes 204a and 204b are to be formed is removed by etching, for example, reactive ion etching (RIE).
[0054]
Next, as shown in FIG. 6C, the substrate 202 in the portion where the deflection electrodes 204a and 204b are formed is etched, for example, inductively coupled plasma etching, using both or one of the resist 212 and silicon nitride film 210a as an etching mask. A plurality of openings 214 are formed by removal by an (ICP-RIE) method. The silicon nitride film 210b serves as an etching stopper layer when the substrate 202 is etched.
[0055]
Next, as shown in FIG. 6D, after removing the resist 212, insulating layers 208 a and 208 b are formed on the inner walls of the plurality of openings 214 formed in the substrate 202. For example, the insulating layers 208 a and 208 b are formed by thermally oxidizing the inner walls of the plurality of openings 214. Specifically, by selectively thermally oxidizing the exposed silicon surface of the inner wall of the plurality of openings 214 formed in the substrate 202, which is a silicon substrate, other than the portions covered with the silicon nitride films 210a and 210b. Then, insulating layers 208a and 208b which are silicon oxide films are formed.
[0056]
Next, as illustrated in FIG. 6E, a conductive film 216 is formed over the silicon nitride film 210 b and an insulating layer 218 is formed over the conductive film 216. Specifically, a Cr film 50 nm, an Au film 200 nm, and a Cr film 50 nm are formed in this order by an EB vapor deposition method or the like to form a conductive film 216 that is a Cr / Au / Cr laminated film. By forming a Cr / Au / Cr laminated film as the conductive film 216, adhesion between the silicon nitride film 210b and the conductive film 216 can be improved. Further, when there is no problem in the adhesion between the silicon nitride film 210b and the conductive film 216, the conductive film 216 may be a single layer film of an Au film, for example. Then, an insulating layer 218 of a silicon oxide film is formed on the conductive film 216 by a plasma chemical vapor deposition (CVD) method or the like. Note that the silicon nitride film 210b formed in FIG. 6A is provided to electrically insulate the substrate 202 and the conductive film 216 from each other.
[0057]
Next, as shown in FIG. 6F, the portions of the silicon nitride film 210a and the silicon nitride film 210b exposed to the plurality of openings 214 are selectively removed by, for example, the RIE method. At this time, the silicon nitride film 210 b is etched until the conductive film 216 is exposed in the plurality of openings 214 without removing the insulating layers 208 a and 208 b formed on the sidewalls of the plurality of openings 214. Further, the Cr film is etched until the Au film of the conductive film 216 is exposed. In another example, the plurality of openings 214 in the silicon nitride film 210a and the silicon nitride film 210b are not removed by wet etching using hot phosphoric acid without removing the insulating layers 208a and 208b formed on the sidewalls of the plurality of openings 214. After removing the exposed portion, the Cr film of the conductive film 216 may be similarly removed by etching.
[0058]
Next, as shown in FIG. 7A, the Au film of the conductive film 216 is used as a plating electrode (seed layer), and the inside of the plurality of openings 214 is selectively subjected to electrolytic plating to fill and deflect the conductive material. Electrodes 204a and 204b are formed. For example, the deflection electrodes 204a and 204b are formed of Cu, Au, or the like. Then, after forming the deflection electrodes 204a and 204b, the portions protruding from the openings 214 of the conductive material forming the deflection electrodes 204a and 204b are polished and removed by, for example, a chemical mechanical polishing (CMP) method. In another example, after a Cr film is formed on the surfaces of the insulating layers 208a and 208b exposed to the plurality of openings 214 by sputtering, a conductive material is filled inside the Cr film in the plurality of openings 214 to deflect the deflection electrode 204a. And 204b may be formed. Thereby, the adhesion between the deflection electrodes 204a and 204b and the insulating layers 208a and 208b can be improved.
[0059]
Next, as shown in FIG. 7B, a resist 220 is applied on the substrate 202, exposed and developed, and the resist 220 in the region where the conductive layers 206a and 206b are to be formed is removed. Then, using the resist 220 as an etching mask, the portion of the substrate 202 where the conductive layers 206a and 206b are to be formed is selectively removed by etching, for example, RIE to form the opening 222. Then, the portion exposed to the opening 222 of the silicon nitride film 210b is selectively removed by, for example, the RIE method. Further, the Cr film is etched until the Au film of the conductive film 216 is exposed. In another example, the portion exposed to the opening 222 of the silicon nitride film 210b and the Cr film of the conductive film 216 may be removed by wet etching using hot phosphoric acid.
[0060]
Next, as shown in FIG. 7C, the Au film of the conductive film 216 is used as a plating electrode (seed layer), and the conductive material is filled by selectively electrolytically plating the inside of the opening 222 to fill the conductive layer 206a. And 206b. For example, the conductive layers 206a and 206b are formed of Cu or the like. Then, after forming the conductive layers 206a and 206b, the resist 220 is removed, and unnecessary conductive material is polished and removed by, for example, CMP. In another example, after the Cr film is formed on the surface of the substrate 202 exposed to the opening 222 by sputtering, the conductive layers 206a and 206b may be formed by filling the inside of the Cr film of the opening 222 with a conductive material. Good. Thereby, the adhesiveness between the conductive layers 206a and 206b and the substrate 202 can be improved.
[0061]
Next, as shown in FIG. 7D, an insulating layer 224 and a wiring layer 226 are formed on the substrate 202. Specifically, an insulating layer 224 that is a silicon oxide film is formed to a thickness of about 1 μm by plasma CVD or the like. Then, a resist is applied on the insulating layer 224, exposed and developed, and the resist in the upper region such as the deflection electrodes 204a and 204b is removed. Then, the insulating layer 224 is removed by etching, for example, RIE using the resist as an etching mask. Then, after removing the resist, a wiring layer 226 is formed by depositing a Cr film and an Au film in this order on the surface of the insulating layer 224 by a sputtering method.
[0062]
Next, as shown in FIG. 7E, a wiring pattern is formed in the wiring layer 226. Specifically, a resist is applied on the wiring layer 226, exposed and developed, and the resist in a region where no wiring is formed is removed. Then, using the resist as an etching mask, the wiring layer 226 is removed by etching, for example, RIE to form a wiring pattern. Then, the resist is removed.
[0063]
Next, as illustrated in FIG. 8A, the insulating layer 228 and the conductive film 230 are formed over the insulating layer 224 and the wiring layer 226. Specifically, an insulating layer 228 that is a silicon oxide film is formed to a thickness of about 1 μm by plasma CVD or the like. Then, a conductive film 230 is formed by depositing a Cr film and an Au film in this order on the surface of the insulating layer 228 by sputtering. The conductive film 230 functions as a charge-up preventing metal layer such as the insulating layer 228 by being grounded.
[0064]
Next, as shown in FIG. 8B, a resist 232 is applied onto the conductive film 230, exposed and developed, and the resist 232 in the region where the opening 200 through which the electron beam should pass is removed. Then, using the resist 232 as an etching mask, the conductive film 230 is removed by etching, for example, ion milling, and the insulating layers 224 and 228 are removed by etching, for example, RIE.
[0065]
Next, as shown in FIG. 8C, using the resist 232 as an etching mask, the substrate 202 is removed by etching, for example, ICP-RIE. At this time, when viewed from above, an opening 200 in the shape of the letter “I” of the alphabet is formed.
[0066]
Next, as shown in FIG. 8D, the portions of the insulating layers 208a and 208b exposed at the openings 200, the insulating layer 218, and the conductive film 216 are removed by etching. Specifically, the insulating layers 208a and 208b, which are silicon oxide films on the sidewalls of the opening 200, are formed on the sidewalls of the opening 200 while the resist 232 is left.4Removal is performed by wet etching using a mixed solution of F. At the same time, the insulating layer 218 is also removed by wet etching. Then, the Cr film of the conductive film 216 is removed by wet etching using, for example, a mixed solution of ammonium cerium (IV) nitrate, perchloric acid, and water. Then, the Au film of the conductive film 216 is removed by wet etching using, for example, a mixed solution of potassium iodide, iodine, and water.
[0067]
Next, as shown in FIG. 8E, after removing the resist 232, the silicon nitride film 210b is removed by etching. Specifically, the silicon nitride film 210b is removed by wet etching using, for example, hot phosphoric acid, and the opening 200 is penetrated. In this example, the back surface of the substrate 202 is exposed, but a conductive film may be formed on the back surface of the substrate 202 in order to prevent the substrate 202 from being charged up. As described above, the blanking aperture array device 26 is completed by the manufacturing method shown in FIGS. 6, 7, and 8.
[0068]
According to the blanking aperture array device 26 according to the first and second embodiments, since the conductive layers 206a and 206b and the substrate 202 are in contact, the conductive layers 206a and 206b are grounded through the substrate 202. be able to. Therefore, it is not necessary to form a wiring for grounding the conductive layers 206a and 206b, so that the wiring density can be reduced.
[0069]
FIG. 9 shows a third embodiment of a specific configuration of the blanking aperture array device 26. FIG. 9 is a plan view of the blanking aperture array device 26 as seen from the back side. In the third embodiment, the same components as those in the blanking aperture array device 26 according to the first embodiment and the second embodiment are denoted by the same reference numerals, the description thereof is omitted or simplified, and different portions are specifically described. I will explain it.
[0070]
The blanking aperture array device 26 further includes insulating layers 208c and 208d provided between the conductive layers 206a and 206b and the substrate 202, respectively. The insulating layers 208a, 208b, 208c, and 208d may be formed of the same material and may have substantially the same thickness.
[0071]
The insulating layers 208c and 208d are oxide films formed by thermally oxidizing the substrate 202, for example, silicon oxide films formed by thermally oxidizing a silicon substrate, like the insulating layers 208a and 208b. In the direction from the deflection electrode 204a to the deflection electrode 204b, the widths of the insulating layers 208c and 208d are preferably shorter than the widths of the conductive layers 206a and 206b. In other words, the insulating layers 208c and 208d are at positions shielded by the conductive layers 206a and 206b with respect to the path through which the electron beam passes. Therefore, the insulating layers 208c and 208d can be prevented from being charged up.
[0072]
FIG. 11 and FIG. 12 show an example of a manufacturing method of the blanking aperture array device 26 according to the third embodiment. 10, FIG. 11 and FIG. 12 show a BB ′ cross section of the blanking aperture array device 26 shown in FIG.
[0073]
First, as shown in FIG. 10A, a substrate 202 is prepared, and silicon nitride films 210a and 210b are formed on the front and back surfaces of the substrate 202, respectively. At this time, both the silicon nitride films 210a and 210b may be formed at the same time, or one of them may be formed at a time. The substrate 202 is, for example, a silicon wafer having a diameter of 6 inches and a thickness of 200 μm. The silicon nitride films 210a and 210b are formed to a thickness of 1 μm, for example.
[0074]
Next, as shown in FIG. 10B, a resist 212 is applied on the silicon nitride film 210a, exposed, and developed to form a resist 212 in a region where the deflection electrodes 204a and 204b and the conductive layers 206a and 206b are to be formed. Remove. Then, using the resist 212 as an etching mask, the silicon nitride film 210a in the region where the deflection electrodes 204a and 204b and the conductive layers 206a and 206b are to be formed is removed by etching, for example, RIE.
[0075]
Next, as shown in FIG. 10C, the substrate 202 in the portion where the deflection electrodes 204a and 204b and the conductive layers 206a and 206b are formed is etched using both or one of the resist 212 and the silicon nitride film 210a as an etching mask. For example, a plurality of openings 214 and 222 are formed by removal by ICP-RIE. The silicon nitride film 210b serves as an etching stopper layer when the substrate 202 is etched.
[0076]
Next, as shown in FIG. 10D, after removing the resist 212, insulating layers 208a, 208b, 208c, and 208d are formed on the inner walls of the plurality of openings 214 and 222 formed in the substrate 202. For example, the insulating layers 208a, 208b, 208c, and 208d are formed by thermally oxidizing the inner walls of the plurality of openings 214 and 222. Specifically, silicon exposed surfaces other than the portions covered with the silicon nitride films 210a and 210b among the inner walls of the plurality of openings 214 and 222 formed in the substrate 202 which is a silicon substrate are selectively thermally oxidized. Thus, insulating layers 208a, 208b, 208c, and 208d that are silicon oxide films are formed.
[0077]
Next, as illustrated in FIG. 10E, the conductive film 216 is formed over the silicon nitride film 210 b, and the insulating layer 218 is formed over the conductive film 216. Specifically, a Cr film 50 nm, an Au film 200 nm, and a Cr film 50 nm are formed in this order by an EB vapor deposition method or the like to form a conductive film 216 that is a Cr / Au / Cr laminated film. By forming a Cr / Au / Cr laminated film as the conductive film 216, adhesion between the silicon nitride film 210b and the conductive film 216 can be improved. Further, when there is no problem in the adhesion between the silicon nitride film 210b and the conductive film 216, the conductive film 216 may be a single layer film of an Au film, for example. Then, an insulating layer 218 of a silicon oxide film is formed over the conductive film 216 by a plasma CVD method or the like. Note that the silicon nitride film 210b formed in FIG. 10A is provided to electrically insulate the substrate 202 and the conductive film 216 from each other.
[0078]
Next, as shown in FIG. 11A, portions of the silicon nitride film 210a and the silicon nitride film 210b that are exposed in the plurality of openings 214 and 222 are selectively removed by, for example, RIE. At this time, without removing the insulating layers 208a, 208b, 208c, and 208d formed on the sidewalls of the plurality of openings 214 and 222, the silicon nitride film 210b is formed until the conductive film 216 is exposed in the plurality of openings 214 and 222. Etch. Further, the Cr film is etched until the Au film of the conductive film 216 is exposed. In another example, the silicon nitride film 210a and the silicon nitride film are removed without removing the insulating layers 208a, 208b, 208c, and 208d formed on the sidewalls of the openings 214 and 222 by wet etching using hot phosphoric acid. After removing portions exposed to the plurality of openings 214 and 222 of the film 210b, the Cr film of the conductive film 216 may be similarly removed by etching.
[0079]
Next, as shown in FIG. 11B, the conductive film 216 is filled with a conductive material by selectively electrolytically plating the openings 214 and 222 using the Au film of the conductive film 216 as a plating electrode (seed layer). Thus, the deflection electrodes 204a and 204b and the conductive layers 206a and 206b are formed. For example, the deflection electrodes 204a and 204b and the conductive layers 206a and 206b are formed of Cu, Au, or the like. Then, after forming the deflection electrodes 204a and 204b and the conductive layers 206a and 206b, unnecessary conductive material is polished and removed by, for example, CMP. In another example, a Cr film is formed on the surfaces of the insulating layers 208 a, 208 b, 208 c, and 208 d exposed in the plurality of openings 214 and 222 by a sputtering method, and then inside the Cr film in the plurality of openings 214 and 222. The deflection electrodes 204a and 204b and the conductive layers 206a and 206b may be formed by filling with a conductive material. Thereby, the adhesion between the deflection electrodes 204a and 204b and the conductive layers 206a and 206b and the insulating layers 208a, 208b, 208c, and 208d can be improved.
[0080]
Next, as illustrated in FIG. 11C, an insulating layer 224 and a wiring layer 226 are formed on the substrate 202. Specifically, an insulating layer 224 that is a silicon oxide film is formed to a thickness of about 1 μm by plasma CVD or the like. Then, a resist is applied onto the insulating layer 224, exposed and developed, and the resist in the upper regions such as the deflection electrodes 204a and 204b and the conductive layers 206a and 206b is removed. Then, the insulating layer 224 is removed by etching, for example, RIE using the resist as an etching mask. Then, after removing the resist, a wiring layer 226 is formed by depositing a Cr film and an Au film in this order on the surface of the insulating layer 224 by a sputtering method.
[0081]
Next, as shown in FIG. 11D, a wiring pattern is formed in the wiring layer 226. Specifically, a resist is applied on the wiring layer 226, exposed and developed, and the resist in a region where no wiring is formed is removed. Then, using the resist as an etching mask, the wiring layer 226 is removed by etching, for example, RIE to form a wiring pattern. Then, the resist is removed.
[0082]
Next, as illustrated in FIG. 11E, the insulating layer 228 and the conductive film 230 are formed over the insulating layer 224 and the wiring layer 226. Specifically, an insulating layer 228 that is a silicon oxide film is formed to a thickness of about 1 μm by plasma CVD or the like. Then, a conductive film 230 is formed by depositing a Cr film and an Au film in this order on the surface of the insulating layer 228 by sputtering. The conductive film 230 functions as a charge-up preventing metal layer such as the insulating layer 228 by being grounded.
[0083]
Next, as shown in FIG. 12A, a resist 232 is applied on the conductive film 230, exposed and developed, and the resist 232 in the region where the opening 200 through which the electron beam should pass is removed. Then, using the resist 232 as an etching mask, the conductive film 230 is removed by etching, for example, ion milling, and the insulating layers 224 and 228 are removed by etching, for example, RIE.
[0084]
Next, as shown in FIG. 12B, the substrate 202 is removed by etching, for example, ICP-RIE, using the resist 232 as an etching mask. At this time, when viewed from above, an opening 200 in the shape of the letter “I” of the alphabet is formed.
[0085]
Next, as shown in FIG. 12C, the portions of the insulating layers 208a, 208b, 208c, and 208d exposed to the opening 200, the insulating layer 218, and the conductive film 216 are removed by etching. Specifically, the insulating layers 208 a, 208 b, 208 c, and 208 d that are silicon oxide films on the sidewalls of the opening 200 are formed, for example, with HF and NH while the resist 232 is left.4Removal is performed by wet etching using a mixed solution of F. At the same time, the insulating layer 218 is also removed by wet etching. Then, the Cr film of the conductive film 216 is removed by wet etching using, for example, a mixed solution of ammonium cerium (IV) nitrate, perchloric acid, and water. Then, the Au film of the conductive film 216 is removed by wet etching using, for example, a mixed solution of potassium iodide, iodine, and water.
[0086]
Next, as shown in FIG. 12D, after removing the resist 232, the silicon nitride film 210b is removed by etching. Specifically, the silicon nitride film 210b is removed by wet etching using, for example, hot phosphoric acid, and the opening 200 is penetrated. In this example, the back surface of the substrate 202 is exposed, but a conductive film may be formed on the back surface of the substrate 202 in order to prevent the substrate 202 from being charged up. As described above, the blanking aperture array device 26 is completed by the manufacturing method shown in FIGS. 10, 11, and 12.
[0087]
According to the blanking aperture array device 26 according to the third embodiment, since the deflection electrodes 204a and 204b and the conductive layers 206a and 206b have the same configuration, the deflection electrodes 204a and 204b and the conductive layers 206a and 206b are formed simultaneously. can do. Therefore, the manufacturing process of the blanking aperture array device 26 can be reduced.
[0088]
As mentioned above, although this invention was demonstrated using embodiment, the technical scope of this invention is not limited to the range as described in the said embodiment. Various modifications or improvements can be added to the above embodiment. It is apparent from the scope of the claims that the embodiments added with such changes or improvements can be included in the technical scope of the present invention.
[0089]
【The invention's effect】
As is apparent from the above description, according to the present invention, a deflector that deflects a charged particle beam with high accuracy, a method of manufacturing the deflector, and a charged particle beam exposure apparatus including the deflector can be provided.
[Brief description of the drawings]
FIG. 1 is a diagram showing an example of the configuration of an electron beam exposure apparatus.
FIG. 2 is a diagram showing an example of a configuration of a blanking aperture array device 26. FIG.
3 is a diagram illustrating an example of the configuration of an aperture unit 160. FIG.
FIG. 4 is a diagram showing a first embodiment of a specific configuration of a blanking aperture array device 26;
FIG. 5 is a diagram showing a second embodiment of a specific configuration of the blanking aperture array device 26;
FIG. 6 is a diagram illustrating an example of a manufacturing method of the blanking aperture array device 26 according to the first embodiment or the second embodiment.
FIG. 7 is a diagram showing an example of a manufacturing method of the blanking aperture array device 26 according to the first embodiment or the second embodiment.
FIG. 8 is a diagram showing an example of a manufacturing method of the blanking aperture array device 26 according to the first embodiment or the second embodiment.
FIG. 9 is a diagram showing a third embodiment of a specific configuration of the blanking aperture array device 26;
FIG. 10 is a diagram illustrating an example of a manufacturing method of a blanking aperture array device 26 according to a third embodiment.
FIG. 11 is a diagram illustrating an example of a manufacturing method of a blanking aperture array device 26 according to a third embodiment.
FIG. 12 is a diagram showing an example of a manufacturing method of the blanking aperture array device 26 according to the third embodiment.
[Explanation of symbols]
8 .. Housing 10.. Electron beam generator 12.. Cathode 14.. First molded member 16. First multi-axis electron lens 18. First molded deflection unit 20. 2 shaping deflection part, 22 ... second molding member, 24 ... second multi-axis electron lens, 26 ... blanking aperture array device, 28 ... electron beam shielding member, 34 ... third multi-axis electron lens, 36 .. Fourth multi-axis electron lens 38.. Sub deflection unit 40.. First coil 42. Main deflection unit 44 Wafer 46 Wafer stage 48 Wafer stage drive unit 50 ... Second coil 52 ... Coaxial lens 80 ... Electron beam control unit 82 ... Multi-axis electron lens control unit 84 ... Shaping deflection control unit 86 ... Blanking aperture array control unit 90 ..Coaxial lens control unit, 92 , 94 ..Main deflection control unit, 96 ..Wafer stage control unit, 100 ..Electron beam exposure apparatus, 102 ..Grid, 104 ..Electron gun, 106 ..Base material, 110 ..Electron beam forming means , 112.. Irradiation switching means, 114... Projection system for wafer, 120.. Individual control unit, 130.. General control unit, 140... Control unit, 150 ... Exposure unit, 160 Aperture unit, 162 .. Deflection electrode pad, 164 .. Ground electrode pad, 200 .. Opening, 202 .. Substrate, 204 .. Deflection electrode, 206 .. Conductive layer, 208 .. Insulating layer, 210 .. Silicon nitride film, 212 Resist, 214... Opening, 216... Conductive film, 218 .. Insulating layer, 220 .. Resist, 222.. Opening, 224 .. Insulating layer, 226 .. Wiring layer, 228. Guidance Film, 232 ... resist

Claims (35)

荷電粒子線を偏向する偏向器であって、
前記荷電粒子線が通過すべき開口が設けられ、裏面に導電膜が形成されている基板と、
前記荷電粒子線を偏向すべく前記開口内に対向して設けられた第1偏向電極および第2偏向電極と、
前記第1偏向電極から前記第2偏向電極への方向と略垂直な方向において、前記開口内に対向して設けられ、前記基板より導電性が高い材料で形成された第1導電層および第2導電層と
前記第1偏向電極および前記第2偏向電極と前記基板との間にそれぞれ設けられた第1絶縁層および第2絶縁層と
を備え、
前記第1偏向電極から前記第2偏向電極への方向および電子ビームの照射方向と略垂直な方向において、前記第1絶縁層および前記第2絶縁層の長さは、前記第1偏向電極および前記第2偏向電極の長さより短い偏向器
A deflector for deflecting a charged particle beam,
An opening through which the charged particle beam is to pass, and a conductive film formed on the back surface ;
A first deflection electrode and a second deflection electrode provided opposite to each other in the opening to deflect the charged particle beam;
A first conductive layer and a second conductive layer, which are provided opposite to each other in the opening in a direction substantially perpendicular to the direction from the first deflection electrode to the second deflection electrode and are made of a material having higher conductivity than the substrate. With conductive layer
A first insulating layer and a second insulating layer respectively provided between the first deflection electrode and the second deflection electrode and the substrate ;
In the direction from the first deflection electrode to the second deflection electrode and the direction substantially perpendicular to the electron beam irradiation direction, the lengths of the first insulating layer and the second insulating layer are the first deflection electrode and the second deflection layer, respectively. A deflector shorter than the length of the second deflection electrode .
前記第1導電層および前記第2導電層は、前記基板より導電性が高い材料で形成される請求項1に記載の偏向器。The deflector according to claim 1, wherein the first conductive layer and the second conductive layer are formed of a material having higher conductivity than the substrate. 前記第1導電層および前記第2導電層は、接地される請求項1または請求項2に記載の偏向器。The deflector according to claim 1 , wherein the first conductive layer and the second conductive layer are grounded. 前記第1導電層および前記第2導電層は、金属鍍金により形成される請求項1乃至請求項3のいずれかに記載の偏向器。4. The deflector according to claim 1, wherein the first conductive layer and the second conductive layer are formed by metal plating. 5. 前記第1導電層および第2導電層は、前記第1偏向電極および前記第2偏向電極より薄い請求項1乃至請求項4のいずれかに記載の偏向器。The deflector according to any one of claims 1 to 4 , wherein the first conductive layer and the second conductive layer are thinner than the first deflection electrode and the second deflection electrode. 前記第1偏向電極と前記第2偏向電極との間隔は、前記第1導電層と前記第2導電層との間隔より小さい請求項1乃至請求項5のいずれかに記載の偏向器。The deflector according to any one of claims 1 to 5 , wherein a distance between the first deflection electrode and the second deflection electrode is smaller than a distance between the first conductive layer and the second conductive layer. 前記基板は、シリコン基板であり、
前記第1絶縁層および前記第2絶縁層は、前記シリコン基板を熱酸化させることにより形成されたシリコン酸化膜である請求項1乃至請求項6のいずれかに記載の偏向器。
The substrate is a silicon substrate;
The deflector according to any one of claims 1 to 6 , wherein the first insulating layer and the second insulating layer are silicon oxide films formed by thermally oxidizing the silicon substrate.
前記第1絶縁層および前記第2絶縁層は、前記電子ビームが通過する経路に対して前記第1偏向電極および前記第2偏向電極によって遮蔽された位置にある請求項7に記載の偏向器。8. The deflector according to claim 7, wherein the first insulating layer and the second insulating layer are in a position shielded by the first deflection electrode and the second deflection electrode with respect to a path through which the electron beam passes. 前記第1絶縁層および前記第2絶縁層の幅は、前記第1偏向電極から前記第2偏向電極への方向において、前記第1導電層および前記第2導電層の幅より短い請求項7または請求項8に記載の偏向器。The width of the first insulating layer and the second insulating layer is shorter than the width of the first conductive layer and the second conductive layer in the direction from the first deflection electrode to the second deflection electrode. The deflector according to claim 8. 前記第1導電層および前記第2導電層は、前記第1絶縁層に隣接する位置から前記第2絶縁層に隣接する位置まで設けられる請求項7乃至請求項9のいずれかに記載の偏向器。The deflector according to claim 7, wherein the first conductive layer and the second conductive layer are provided from a position adjacent to the first insulating layer to a position adjacent to the second insulating layer. . 前記第1導電層および前記第2導電層は、前記開口内に前記基板を露出させないように前記開口の上端から下端まで設けられる請求項10に記載の偏向器。The deflector according to claim 10 , wherein the first conductive layer and the second conductive layer are provided from an upper end to a lower end of the opening so as not to expose the substrate in the opening. 前記第1偏向電極および前記第2偏向電極は、前記基板に対向する面の面積より、他方の偏向電極に対向する面の面積のほうが広い請求項7乃至請求項11のいずれかに記載の偏向器。The deflection according to any one of claims 7 to 11 , wherein the first deflection electrode and the second deflection electrode have a larger area of a surface facing the other deflection electrode than an area of a surface facing the substrate. vessel. 前記第1偏向電極および前記第2偏向電極は、前記開口の中心から前記開口の内壁の方向に沿って徐々に細くなる台形柱の形状である請求項12に記載の偏向器。The deflector according to claim 12 , wherein the first deflection electrode and the second deflection electrode have a trapezoidal column shape gradually narrowing from the center of the opening along the direction of the inner wall of the opening. 前記第1偏向電極から前記第2偏向電極への方向と略垂直な方向において、前記第1偏向電極および前記第2偏向電極の前記基板に対向する面の幅は、前記第1絶縁層および前記第2偏向電極の幅以上である請求項7乃至請求項13のいずれかに記載の偏向器。In a direction substantially perpendicular to the direction from the first deflection electrode to the second deflection electrode, the widths of the surfaces of the first deflection electrode and the second deflection electrode facing the substrate are the first insulating layer and the second deflection electrode. The deflector according to any one of claims 7 to 13, wherein the deflector is not less than the width of the second deflection electrode. 前記第1導電層および前記第2導電層と前記基板との間にそれぞれ設けられた第3絶縁層および第4絶縁層をさらに備え、
前記第3絶縁層および前記第4絶縁層は、前記シリコン基板を熱酸化させることにより形成されたシリコン酸化膜である請求項7乃至請求項14のいずれかに記載の偏向器。
A third insulating layer and a fourth insulating layer respectively provided between the first conductive layer and the second conductive layer and the substrate;
15. The deflector according to claim 7, wherein the third insulating layer and the fourth insulating layer are silicon oxide films formed by thermally oxidizing the silicon substrate.
前記導電膜は、Cr/Au/Cr積層膜で形成される請求項7乃至請求項15のいずれかに記載の偏向器。The deflector according to claim 7, wherein the conductive film is formed of a Cr / Au / Cr laminated film. 荷電粒子線が通過すべき開口が設けられた基板と、前記荷電粒子線を偏向すべく前記開口内に対向して設けられた第1偏向電極および第2偏向電極と、前記第1偏向電極および前記第2偏向電極と前記基板との間にそれぞれ設けられた第1絶縁層および第2絶縁層と、前記第1偏向電極から前記第2偏向電極への方向と略垂直な方向において、前記開口内に対向して設けられた第1導電層および第2導電層とを備える偏向器の製造方法であって、
前記第1偏向電極から前記第2偏向電極への方向および電子ビームの照射方向と略垂直な方向において、長さが、前記第1偏向電極および前記第2偏向電極の長さより短い前記第1絶縁層および前記第2絶縁層を形成する絶縁層形成段階と、
前記第1偏向電極および前記第2偏向電極を形成する電極形成段階と、
前記電極形成段階において前記第1偏向電極および前記第2偏向電極を形成した後、前記第1導電層および前記第2導電層を形成するための複数の開口をそれぞれ前記基板に形成する開口形成段階と、
前記開口形成段階において形成された前記複数の開口に前記第1導電層および前記第2導電層をそれぞれ形成する導電層形成段階と
前記基板の裏面に導電膜を形成する段階と
を備える偏向器の製造方法。
A substrate provided with an opening through which a charged particle beam passes, a first deflection electrode and a second deflection electrode provided facing the opening to deflect the charged particle beam, the first deflection electrode, and A first insulating layer and a second insulating layer provided between the second deflection electrode and the substrate, respectively, and the opening in a direction substantially perpendicular to the direction from the first deflection electrode to the second deflection electrode; A manufacturing method of a deflector comprising a first conductive layer and a second conductive layer provided to face each other,
The first insulation having a length shorter than the length of the first deflection electrode and the second deflection electrode in a direction from the first deflection electrode to the second deflection electrode and in a direction substantially perpendicular to the electron beam irradiation direction. Forming an insulating layer to form a layer and the second insulating layer;
Forming an electrode for forming the first deflection electrode and the second deflection electrode;
After forming the first deflection electrode and the second deflection electrode in the electrode formation step, an opening formation step of forming a plurality of openings for forming the first conductive layer and the second conductive layer in the substrate, respectively. When,
A conductive layer forming step of forming the first conductive layer and the second conductive layer in the plurality of openings formed in the opening forming step, respectively;
Forming a conductive film on the back surface of the substrate .
前記導電層形成段階は、前記第1導電層および前記第2導電層を、前記基板より導電性が高い材料で形成する請求項17に記載の偏向器の製造方法。18. The method of manufacturing a deflector according to claim 17, wherein in the conductive layer forming step, the first conductive layer and the second conductive layer are formed of a material having higher conductivity than the substrate. 前記絶縁層形成段階は、前記第1絶縁層および前記第2絶縁層を、前記電子ビームが通過する経路に対して前記第1偏向電極および前記第2偏向電極によって遮蔽された位置に形成する請求項17または請求項18に記載の偏向器の製造方法。The insulating layer forming step forms the first insulating layer and the second insulating layer at positions shielded by the first deflection electrode and the second deflection electrode with respect to a path through which the electron beam passes. Item 19. A method for manufacturing a deflector according to Item 17 or Item 18. 前記絶縁層形成段階は、前記第1絶縁層および前記第2絶縁層の幅を、前記第1偏向電極から前記第2偏向電極への方向において、前記第1導電層および前記第2導電層の幅より短く形成する請求項17乃至請求項19のいずれかに記載の偏向器の製造方法。In the insulating layer forming step, the widths of the first insulating layer and the second insulating layer are set such that the widths of the first conductive layer and the second conductive layer in the direction from the first deflecting electrode to the second deflecting electrode. 20. The method of manufacturing a deflector according to claim 17, wherein the deflector is formed shorter than the width. 前記電極形成段階は、前記第1偏向電極から前記第2偏向電極への方向と略垂直な方向において、前記第1偏向電極および前記第2偏向電極の前記基板に対向する面の幅を、前記第1絶縁層および前記第2偏向電極の幅以上に形成する請求項17乃至請求項20のいIn the electrode forming step, a width of a surface of the first deflection electrode and the second deflection electrode facing the substrate in a direction substantially perpendicular to a direction from the first deflection electrode to the second deflection electrode is set to 21. The structure according to claim 17, wherein the first insulating layer and the second deflection electrode are formed to have a width greater than that of the first insulating layer. ずれかに記載の偏向器の製造方法。A method of manufacturing a deflector according to any one of the above. 前記導電膜を形成する段階は、前記導電膜を、Cr/Au/Cr積層膜で形成する請求項17乃至請求項21のいずれかに記載の偏向器の製造方法。The method of manufacturing a deflector according to any one of claims 17 to 21, wherein in the step of forming the conductive film, the conductive film is formed of a Cr / Au / Cr laminated film. 荷電粒子線が通過すべき開口が設けられた基板と、前記荷電粒子線を偏向すべく前記開口内に対向して設けられた第1偏向電極および第2偏向電極と、前記第1偏向電極および前記第2偏向電極と前記基板との間にそれぞれ設けられた第1絶縁層および第2絶縁層と、前記第1偏向電極から前記第2偏向電極への方向と略垂直な方向において、前記開口内に対向して設けられた第1導電層および第2導電層と、前記第1導電層および前記第2導電層と前記基板との間にそれぞれ設けられた第3絶縁層および第4絶縁層とを備える偏向器の製造方法であって、
前記第1偏向電極、前記第2偏向電極、前記第1導電層、および前記第2導電層を形成するための複数の開口をそれぞれ前記基板に形成する開口形成段階と、
前記開口形成段階において形成された前記複数の開口の内壁に、前記第1偏向電極から前記第2偏向電極への方向および電子ビームの照射方向と略垂直な方向において、長さが、前記第1偏向電極および前記第2偏向電極の長さより短い前記第1絶縁層および前記第2絶縁層を形成し、前記第3絶縁層および前記第4絶縁層を形成する絶縁層形成段階と、
前記複数の開口のそれぞれにおいて、前記第1絶縁層、前記第2絶縁層、前記第3絶縁層、および前記第4絶縁層のそれぞれの内側に、前記第1偏向電極、前記第2偏向電極、前記第1導電層、および前記第2導電層をそれぞれ形成する電極形成段階と
前記基板の裏面に導電膜を形成する段階と
を備える偏向器の製造方法。
A substrate provided with an opening through which a charged particle beam passes, a first deflection electrode and a second deflection electrode provided facing the opening to deflect the charged particle beam, the first deflection electrode, and A first insulating layer and a second insulating layer provided between the second deflection electrode and the substrate, respectively, and the opening in a direction substantially perpendicular to the direction from the first deflection electrode to the second deflection electrode; A first conductive layer and a second conductive layer provided to face each other, and a third insulating layer and a fourth insulating layer provided between the first conductive layer, the second conductive layer and the substrate, respectively. A method of manufacturing a deflector comprising:
Forming an opening in the substrate for forming a plurality of openings for forming the first deflection electrode, the second deflection electrode, the first conductive layer, and the second conductive layer;
The inner wall of the plurality of openings formed in the opening forming step has a length in the direction from the first deflection electrode to the second deflection electrode and in a direction substantially perpendicular to the electron beam irradiation direction. Forming an insulating layer forming the first insulating layer and the second insulating layer shorter than the length of the deflection electrode and the second deflection electrode, and forming the third insulating layer and the fourth insulating layer;
In each of the plurality of openings, inside the first insulating layer, the second insulating layer, the third insulating layer, and the fourth insulating layer, the first deflection electrode, the second deflection electrode, An electrode forming step of forming the first conductive layer and the second conductive layer, respectively;
Forming a conductive film on the back surface of the substrate .
前記絶縁層形成段階は、前記複数の開口の内壁をそれぞれ熱酸化させることにより、前記第1絶縁層、前記第2絶縁層、前記第3絶縁層、および前記第4絶縁層を形成する段階を含む請求項23に記載の偏向器の製造方法。The insulating layer forming step includes forming the first insulating layer, the second insulating layer, the third insulating layer, and the fourth insulating layer by thermally oxidizing inner walls of the plurality of openings, respectively. The manufacturing method of the deflector of Claim 23 containing. 前記電極形成段階は、前記第1導電層および前記第2導電層を、前記基板より導電性が高い材料で形成する請求項23または請求項24に記載の偏向器の製造方法。25. The method of manufacturing a deflector according to claim 23, wherein in the electrode formation step, the first conductive layer and the second conductive layer are formed of a material having higher conductivity than the substrate. 前記絶縁層形成段階は、前記第1絶縁層および前記第2絶縁層を、前記電子ビームが通過する経路に対して前記第1偏向電極および前記第2偏向電極によって遮蔽された位置に形成する請求項23乃至請求項25のいずれかに記載の偏向器の製造方法。The insulating layer forming step forms the first insulating layer and the second insulating layer at positions shielded by the first deflection electrode and the second deflection electrode with respect to a path through which the electron beam passes. 26. A method of manufacturing a deflector according to any one of items 23 to 25. 前記絶縁層形成段階は、前記第1絶縁層および前記第2絶縁層の幅を、前記第1偏向電極から前記第2偏向電極への方向において、前記第1導電層および前記第2導電層の幅より短く形成する請求項23乃至請求項26のいずれかに記載の偏向器の製造方法。In the insulating layer forming step, the widths of the first insulating layer and the second insulating layer are set such that the widths of the first conductive layer and the second conductive layer in the direction from the first deflecting electrode to the second deflecting electrode. 27. A method of manufacturing a deflector according to claim 23, wherein the deflector is formed shorter than the width. 前記電極形成段階は、前記第1偏向電極から前記第2偏向電極への方向と略垂直な方向において、前記第1偏向電極および前記第2偏向電極の前記基板に対向する面の幅を、前記第1絶縁層および前記第2偏向電極の幅以上に形成する請求項23乃至請求項27のいずれかに記載の偏向器の製造方法。In the electrode forming step, a width of a surface of the first deflection electrode and the second deflection electrode facing the substrate in a direction substantially perpendicular to the direction from the first deflection electrode to the second deflection electrode is set to The method of manufacturing a deflector according to any one of claims 23 to 27, wherein the deflector is formed to be equal to or larger than a width of the first insulating layer and the second deflection electrode. 前記導電膜を形成する段階は、前記導電膜を、Cr/Au/Cr積層膜で形成する請求項23乃至請求項28のいずれかに記載の偏向器の製造方法。29. The method of manufacturing a deflector according to claim 23, wherein the step of forming the conductive film includes forming the conductive film with a Cr / Au / Cr laminated film. 荷電粒子線によりウェハを露光する荷電粒子線露光装置であって、
前記荷電粒子線を発生する荷電粒子線発生部と、
前記荷電粒子線を偏向して、前記ウェハにおける所望の位置に照射させる偏向器と
を備え、
前記偏向器は、
前記荷電粒子線が通過すべき開口が設けられ、裏面に導電膜が形成されている基板と、
前記荷電粒子線を偏向すべく前記開口内に対向して設けられた第1偏向電極および第2偏向電極と、
前記第1偏向電極から前記第2偏向電極への方向と略垂直な方向において、前記開口内に対向して設けられ、前記基板より導電性が高い材料で形成された第1導電層および第2導電層と
前記第1偏向電極および前記第2偏向電極と前記基板との間にそれぞれ設けられた第1絶縁層および第2絶縁層と
を有し、
前記第1偏向電極から前記第2偏向電極への方向および電子ビームの照射方向と略垂直な方向において、前記第1絶縁層および前記第2絶縁層の長さは、前記第1偏向電極および前記第2偏向電極の長さより短い荷電粒子線露光装置。
A charged particle beam exposure apparatus for exposing a wafer with a charged particle beam,
A charged particle beam generator for generating the charged particle beam;
A deflector for deflecting the charged particle beam to irradiate a desired position on the wafer,
The deflector is
An opening through which the charged particle beam is to pass, and a conductive film formed on the back surface ;
A first deflection electrode and a second deflection electrode provided opposite to each other in the opening to deflect the charged particle beam;
A first conductive layer and a second conductive layer, which are provided opposite to each other in the opening in a direction substantially perpendicular to the direction from the first deflection electrode to the second deflection electrode and are made of a material having higher conductivity than the substrate. With conductive layer
A first insulating layer and a second insulating layer respectively provided between the first deflection electrode and the second deflection electrode and the substrate ;
In the direction from the first deflection electrode to the second deflection electrode and the direction substantially perpendicular to the electron beam irradiation direction, the lengths of the first insulating layer and the second insulating layer are the first deflection electrode and the second deflection layer, respectively. A charged particle beam exposure apparatus shorter than the length of the second deflection electrode .
前記第1導電層および前記第2導電層は、前記基板より導電性が高い材料で形成される請求項30に記載の荷電粒子線露光装置。The charged particle beam exposure apparatus according to claim 30, wherein the first conductive layer and the second conductive layer are formed of a material having higher conductivity than the substrate. 前記第1絶縁層および前記第2絶縁層は、前記電子ビームが通過する経路に対して前記第1偏向電極および前記第2偏向電極によって遮蔽された位置にある請求項30または請求項31に記載の荷電粒子線露光装置。The said 1st insulating layer and the said 2nd insulating layer are in the position shielded by the said 1st deflection electrode and the said 2nd deflection electrode with respect to the path | route through which the said electron beam passes. Charged particle beam exposure equipment. 前記第1絶縁層および前記第2絶縁層の幅は、前記第1偏向電極から前記第2偏向電極への方向において、前記第1導電層および前記第2導電層の幅より短い請求項30乃至請求項32のいずれかに記載の荷電粒子線露光装置。The widths of the first insulating layer and the second insulating layer are shorter than the widths of the first conductive layer and the second conductive layer in the direction from the first deflection electrode to the second deflection electrode. The charged particle beam exposure apparatus according to claim 32. 前記第1偏向電極から前記第2偏向電極への方向と略垂直な方向において、前記第1偏向電極および前記第2偏向電極の前記基板に対向する面の幅は、前記第1絶縁層および前記第2偏向電極の幅以上である請求項30乃至請求項33のいずれかに記載の荷電粒子線露光装置。In a direction substantially perpendicular to the direction from the first deflection electrode to the second deflection electrode, the widths of the surfaces of the first deflection electrode and the second deflection electrode facing the substrate are the first insulating layer and the second deflection electrode. The charged particle beam exposure apparatus according to any one of claims 30 to 33, wherein the charged particle beam exposure apparatus has a width equal to or greater than a width of the second deflection electrode. 前記導電膜は、Cr/Au/Cr積層膜で形成される請求項30乃至請求項34のいずれかに記載の荷電粒子線露光装置。The charged particle beam exposure apparatus according to any one of claims 30 to 34, wherein the conductive film is formed of a Cr / Au / Cr laminated film.
JP2002291709A 2002-10-03 2002-10-03 Deflector, deflector manufacturing method, and charged particle beam exposure apparatus Expired - Lifetime JP4076834B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002291709A JP4076834B2 (en) 2002-10-03 2002-10-03 Deflector, deflector manufacturing method, and charged particle beam exposure apparatus
US10/670,328 US6953938B2 (en) 2002-10-03 2003-09-26 Deflector, method of manufacturing deflector, and charged particle beam exposure apparatus
EP12190098.9A EP2555219B1 (en) 2002-10-03 2003-10-01 Deflector, method of manufacturing deflector, and charged particle beam exposure apparatus
EP03256205.0A EP1406290B1 (en) 2002-10-03 2003-10-01 Deflector, method of manufacturing deflector, and charged particle beam exposure apparatus
US11/196,262 US7276707B2 (en) 2002-10-03 2005-08-04 Deflector, method of manufacturing deflector, and charged particle beam exposure apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002291709A JP4076834B2 (en) 2002-10-03 2002-10-03 Deflector, deflector manufacturing method, and charged particle beam exposure apparatus

Publications (2)

Publication Number Publication Date
JP2004128284A JP2004128284A (en) 2004-04-22
JP4076834B2 true JP4076834B2 (en) 2008-04-16

Family

ID=32283192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002291709A Expired - Lifetime JP4076834B2 (en) 2002-10-03 2002-10-03 Deflector, deflector manufacturing method, and charged particle beam exposure apparatus

Country Status (1)

Country Link
JP (1) JP4076834B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4673170B2 (en) * 2005-09-12 2011-04-20 株式会社日立ハイテクノロジーズ Device for multi-electron beam drawing apparatus and manufacturing method thereof
US8198601B2 (en) * 2009-01-28 2012-06-12 Ims Nanofabrication Ag Method for producing a multi-beam deflector array device having electrodes
JP6589597B2 (en) * 2015-11-25 2019-10-16 株式会社ニューフレアテクノロジー Aperture alignment method and multi-charged particle beam writing apparatus
JP6977528B2 (en) * 2017-12-14 2021-12-08 株式会社ニューフレアテクノロジー Aperture set for multi-beam
JP6965222B2 (en) * 2018-09-14 2021-11-10 株式会社東芝 Semiconductor device

Also Published As

Publication number Publication date
JP2004128284A (en) 2004-04-22

Similar Documents

Publication Publication Date Title
US7276707B2 (en) Deflector, method of manufacturing deflector, and charged particle beam exposure apparatus
EP2279515B1 (en) Projection lens arrangement
US6818911B2 (en) Array structure and method of manufacturing the same, charged particle beam exposure apparatus, and device manufacturing method
KR20110030466A (en) Imaging system
KR20130129109A (en) Electrode of electrostatic lens and method of manufacturing the same
US6703624B2 (en) Multi-beam exposure apparatus using a multi-axis electron lens, electron lens convergencing a plurality of electron beam and fabrication method of a semiconductor device
JP2007266525A (en) Charged particle beam lens array, charged particle beam exposure device employing the charged particle beam lens array
US20010028043A1 (en) Multi-beam exposure apparatus using a multi-axis electron lens, fabrication method of a multi-axis electron lens and fabrication method of a semiconductor device
JP7194572B2 (en) Multi electron beam inspection system
JP4076834B2 (en) Deflector, deflector manufacturing method, and charged particle beam exposure apparatus
JP2004165076A (en) Manufacturing method of deflector, deflector, and exposing device
JP3033484B2 (en) Electron beam exposure equipment
JP4541798B2 (en) Charged particle beam lens array, and charged particle beam exposure apparatus using the charged particle beam lens array
JP4071085B2 (en) Deflector, deflector manufacturing method, and charged particle beam exposure apparatus
JP2006049703A (en) Electrically charged particle beam lens array and electrically charged particle beam exposure device using the same
JP2005136114A (en) Electrode substrate and its manufacturing method, and charged beam exposure device using the same
JP4477435B2 (en) Deflector manufacturing method, charged particle beam exposure apparatus, and device manufacturing method
JPH11265071A (en) System and method for directly writing pattern by using plural variable shaping electron beams
JP4673170B2 (en) Device for multi-electron beam drawing apparatus and manufacturing method thereof
JP2004152504A (en) Deflector, method for manufacturing deflector, and charged particle beam exposure apparatus
KR20020018950A (en) An electron beam exposure apparatus, a device for shaping a beam of charged particles and a method for manufacturing the device
JP4455846B2 (en) Electrode substrate and manufacturing method thereof, deflector using the electrode substrate, and charged particle beam exposure apparatus using the deflector
WO2002061813A1 (en) Electron beam exposure device, electron beam forming member, and method of manufacturing the electron beam forming member
JP2004128285A (en) Deflector, method of manufacturing deflector, and charged particle beam exposure device
JP4627454B2 (en) Deflector and multi-charged particle beam writing apparatus using the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080130

R150 Certificate of patent or registration of utility model

Ref document number: 4076834

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110208

Year of fee payment: 3

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071101

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120208

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120208

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130208

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140208

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term