JP2006013192A

JP2006013192A - 可変抵抗器

Info

Publication number: JP2006013192A
Application number: JP2004189486A
Authority: JP
Inventors: Rikizo Nakano; 力蔵中野
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2004-06-28
Filing date: 2004-06-28
Publication date: 2006-01-12

Abstract

【課題】本発明は可変抵抗器に関し、抵抗値を手動で調整する必要のない可変抵抗器を提供することを目的としている。
【解決手段】１個の抵抗乃至は複数の抵抗の所定の位置に少なくとも１個のスイッチとしてのスイッチング素子を設け、該スイッチング素子のオン／オフを制御することにより、抵抗の値を等価的に変更するように構成する。スイッチング素子がオンの時とオフの時とでは抵抗値が変化するが、スイッチング素子のデューティ比を変化させることにより任意の値の抵抗値を実現することができる。
【選択図】図１

Description

本発明は抵抗器に関し、更に詳しくは抵抗器の所定の位置にトランジスタ等のアナログスイッチを設け、該スイッチのオン／オフを制御することにより、等価的な抵抗値を変更するように構成された可変抵抗器に関する。例えば伝送装置等においては、任意の出力レベルを得るために、或いは周波数特性を変化させるために可変抵抗器が使用される。可変抵抗器の使用目的は幅広く、その種類も数Ω〜数百ＫΩと多岐にわたる。可変抵抗器が適用される電子装置の回路定数等のバラツキが予め定められた許容範囲を超えていると、設計に際して装置に組み込むべき可変抵抗器の選定に誤りがあった場合に、可変抵抗器の変更が必要になるので、適用される電子装置の回路定数等のバラツキに容易に対応可能な可変抵抗器が要望されている。

以下、従来の可変抵抗器について説明する。図８は従来の可変抵抗器の第１の構成例を示す図である（例えば特許文献１参照）。図において、１は可変抵抗器の一方の端子、３は可変抵抗器の他方の端子である。５は端子１側に設けられたスイッチ、６は端子３側に設けられたスイッチである。これらスイッチ５，６は、それぞれ可変抵抗器４に接続されている。

スイッチ５の共通接点は端子１側に接続され、スイッチ６の共通接点は端子３側に接続されている。スイッチ５のａ接点は抵抗器４の一端Ａに接続され、ｂ接点は抵抗器４の一端Ｂに接続されている。また、スイッチ６のａ接点は可変抵抗器４の一端Ｂに接続され、ｂ接点は抵抗器４の一端Ａに接続されている。接点２は可変抵抗器４の可変抵抗取り出し端子である。

このように構成された抵抗器において、スイッチ５，６がａ接点側に接続されると、通常の可変抵抗器の構成と同じになる。スイッチ５，６がｂ接点側に接続されると、可変抵抗器４の位置が端子２に対して反転した構成となる。従って、端子１と端子２から抵抗を取り出す時の抵抗値が変化することになる。

図９は従来の可変抵抗器の第２の構成例を示す図である（例えば特許文献２参照）。図において、１１，１２，１３は抵抗取り出し端子である。１４は可変抵抗器、１５は抵抗取り出し端子１１，１２と接続され、抵抗器１４の両端を接続することになる２連のスイッチであり、抵抗器１４とスイッチ１５は、＃１〜＃ＮまでのＮ個存在する。端子１３は抵抗器１４の可変取り出し端子である。

このように構成された抵抗器において、各々のスイッチ１５を個々にスイッチオンし、端子１１，１２から取り出したり、端子１１と端子１３或いは端子１２と端子１３から取り出すことにより、所望の抵抗値の抵抗器が得られることになる。
特開平６−１８１１１２号公報（第２頁、図１）特開平６−１８１１１１号公報（第２頁、図１）

従来の可変抵抗器は、前述したように、可変抵抗器を手動により、又はマニュピレータにより可変する必要があった。
本発明はこのような課題に鑑みてなされたものであって、抵抗値を手動で調整する必要のない可変抵抗器を提供することを目的としている。

（１）請求項１記載の発明は、１個の抵抗乃至は複数の抵抗の所定の位置に少なくとも１個のスイッチとしてのスイッチング素子を設け、該スイッチング素子のオン／オフを制御することにより、抵抗の値を等価的に変更するように構成されたことを特徴とする。
（２）請求項２記載の発明は、前記スイッチング素子に与えるオン／オフパルスのデューティ比を変えるように構成されたことを特徴とする。

（１）請求項１記載の発明によれば、抵抗回路の所定の位置に設けられたスイッチング素子のオン／オフを制御することにより、抵抗の値を等価的に変更することができる。
（２）請求項２記載の発明によれば、前記スイッチング素子をオン／オフするパルスのデューティ比を変えることにより、任意の抵抗値を容易に作り出すことが可能となる。

以下、図面を参照して本発明の実施の形態例を詳細に説明する。
（第１の形態例）
図１は本発明の第１の実施の形態例を示す構成図である。図において、２０は抵抗でその抵抗値はＲである。Ｑは該抵抗２０と直列に接続されるスイッチング素子としてのＦＥＴ（電界効果トランジスタ）である。ＦＥＴＱのゲートには該ＦＥＴＱをオン／オフするための駆動パルスが印加されている。駆動パルスは発振器２１から出力されてＦＥＴＱのゲートに印加される。駆動パルスが“Ｈ”の時にＦＥＴＱはオンに、駆動パルスが“Ｌ”の時にＦＥＴＱはオフになる。２２は抵抗２０の一端に設けられた端子、２３は抵抗２０の他端に設けられた端子である。このように構成された可変抵抗器の動作を説明すれば、以下の通りである。

発振器２１の駆動パルスが常時“Ｈ”の時、可変抵抗器としては抵抗値Ｒの抵抗が配置されたものとなる。つまり、端子２２，２３をもつ抵抗値Ｒの抵抗となる。ここで、端子２２に電圧Ｖ１を印加したものとする。端子２３には負荷（図示せず）が接続されているものとする。図２は図１に示す抵抗器の動作説明図である。ＦＥＴＱのゲートに常時“Ｈ”の制御信号が印加されている場合には、（ａ）に示すように端子２３からは電圧Ｖ１が取り出される。

ここで、駆動パルスが（ｂ）に示すようにオン／オフすると、抵抗Ｒは負荷に接続された状態と負荷に接続されない状態となる。ここで、駆動パルスのデューティ比を例えば５０％にすると、負荷に供給される電圧は（ｃ）に示すように半周期でＶ１と０を繰り返す波形となる。この波形をコンデンサ等の平滑素子を用いて平滑すると、その波形は（ｄ）に示すように値０．５Ｖ１の電圧が常時印加されたのと等価になる。この結果、抵抗２０の抵抗値が２Ｒの抵抗器を接続した場合と等価になる。即ち、抵抗値をＲから２Ｒに変更したことになる。なお、ＦＥＴＱがオンになった時に、ＦＥＴのオン抵抗が問題になるが、抵抗値Ｒに比較して十分に小さいオン抵抗であれば、問題はない。

図３は駆動パルスのデューティ比の変化の説明図である。図に示すように、周期Ｔの駆動パルスのうちのオンになっている期間をＭ、オフになっている時間をＮとすると、抵抗Ｒが接続された抵抗器の等価抵抗はＲ×Ｔ／Ｍとなる。Ｍの値は任意に変更することができる。このように、本発明によれば、抵抗回路の所定の位置に設けられたＦＥＴのオン／オフを制御することにより、抵抗の値を等価的に変更することができる。また、本発明によれば、前記ＦＥＴＱをオン／オフするパルスのデューティ比を変えることにより、任意の抵抗値を容易に作り出すことが可能となる。

（第２の形態例）
図４は本発明の第２の実施の形態例を示す構成図である。図１と同一のものは、同一の符号を付して示す。図において、２４，２５は抵抗である。抵抗２４の抵抗値をＲ１、抵抗２５の値をＲ２とする。抵抗２４は端子２２，２３間に固定的に接続されている。抵抗２５はその一端が端子２２側で抵抗２４の一端と接続され、他端がＦＥＴＱの一端に接続されている。ＦＥＴＱの他端は端子２３側の抵抗２４に接続されている。即ち、抵抗２５はＦＥＴＱを介して抵抗２４と並列接続されている。そして、ＦＥＴＱのゲートには発振器２１からの駆動パルスが印加されている。このように構成された可変抵抗器の動作を説明すれば、以下の通りである。

図５は第２の実施の形態例の抵抗の接続形態を示す図である。発振器２１からは所定のデューティ比で駆動パルスが発生している。この駆動パルスに従ってＦＥＴＱはオン／オフする。例えば、ＦＥＴＱがオンの場合には、抵抗の接続形態は図５の（ｂ）に示すように、抵抗２４と２５の並列接続となる。従って、この時の抵抗値は
Ｒ１・Ｒ２／（Ｒ１＋Ｒ２）
となる。一方、ＦＥＴＱがオフの場合には、抵抗の接続形態は図５の（ａ）に示すように抵抗値Ｒ１の抵抗２４のみとなる。実際は、これらの抵抗値が駆動パルスのデューティ比に従って実現されるので、図１について説明したことと同様に考えると、デューティ比を変えることにより、等価抵抗を任意の値に設定することができる。

（第３の形態例）
図６は本発明の第３の実施の形態例を示す構成図である。図４と同一のものは、同一の符号を付して示す。図において、２６は抵抗値Ｒ３の抵抗、２７は抵抗値Ｒ４の抵抗である。これら抵抗２６と２７の一端は共通接続され、端子２２へと導かれる。Ｑ１は抵抗２６と直列に接続されるＦＥＴ、Ｑ２は抵抗２７と直列に接続されるＦＥＴである。図に示す抵抗器は、抵抗２６とＦＥＴＱ１の直列回路と、抵抗２７とＦＥＴＱ２の直列回路がそれぞれ並列接続された回路となっている。発振器２１からの駆動パルスはＦＥＴＱ１のゲートに印加され、駆動パルスをインバータ２８で反転したパルスがＦＥＴＱ２のゲートに印加されている。ＦＥＴＱ１とＦＥＴＱ２の他端は共通接続され、端子２３へと導かれる。このように構成された可変抵抗器の動作を説明すれば、以下の通りである。

ＦＥＴＱ１とＱ２とはそれぞれ反転されたパルスでそのゲートが駆動される。従って、ＦＥＴＱ１とＱ２は交互にオン／オフを繰り返す。図７は第３の実施の形態例の抵抗の接続形態を示す図である。駆動パルスが“Ｈ”レベルの場合、ＦＥＴＱ１がオンになり、ＦＥＴＱ２はオフになる。従って、この時の端子２２，２３間の抵抗は、図７の（ａ）に示すように抵抗２６のみとなる。一方、駆動パルスが“Ｌ”レベルの場合、ＦＥＴＱ１はオフになり、ＦＥＴＱ２はオンになる。従って、この時の端子２２，２３間の抵抗は、図７の（ｂ）に示すように抵抗２７のみとなる。

このように構成された回路において、発振器２１からの駆動パルスのデューティ比を変化させると、抵抗２６と抵抗２７の抵抗値の比率により等価抵抗は変化する。従って、この場合にも駆動パルスのデューティ比を変化させることにより、その等価抵抗を任意の値に設定することが可能となる。

上述の実施の形態例では、スイッチとしてＦＥＴを用いた場合を例にとったが、本発明はこれに限るものではない。入力電圧の極性が固定されていてバイアスがかけやすい場合には、バイポーラトランジスタを用いることも可能である。また、その他の高速で動作するアナログスイッチを用いることができる。

本発明の第１の実施の形態例を示す構成図である。図１に示す抵抗器の動作説明図である。駆動パルスのデューティ比の変化の説明図である。本発明の第２の実施の形態例を示す構成図である。第２の実施の形態例の抵抗の接続形態を示す図である。本発明の第３の実施の形態例を示す構成図である。第３の実施の形態例の抵抗の接続形態を示す図である。従来の可変抵抗器の第１の構成例を示す図である。従来の可変抵抗器の第２の構成例を示す図である。

符号の説明

２０抵抗
２１発振器
２２端子
２３端子
ＱＦＥＴ（電界効果トランジスタ）

Claims

１個の抵抗乃至は複数の抵抗の所定の位置に少なくとも１個のスイッチとしてのスイッチング素子を設け、該スイッチング素子のオン／オフを制御することにより、抵抗の値を等価的に変更するように構成された可変抵抗器。
前記スイッチング素子に与えるオン／オフパルスのデューティ比を変えるように構成された請求項１記載の可変抵抗器。