JP2006012437A - プラズマディスプレイパネル - Google Patents
プラズマディスプレイパネル Download PDFInfo
- Publication number
- JP2006012437A JP2006012437A JP2004183508A JP2004183508A JP2006012437A JP 2006012437 A JP2006012437 A JP 2006012437A JP 2004183508 A JP2004183508 A JP 2004183508A JP 2004183508 A JP2004183508 A JP 2004183508A JP 2006012437 A JP2006012437 A JP 2006012437A
- Authority
- JP
- Japan
- Prior art keywords
- low dielectric
- plasma display
- display panel
- dielectric layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/34—Vessels, containers or parts thereof, e.g. substrates
- H01J11/38—Dielectric or insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
- H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Plasma & Fusion (AREA)
- Gas-Filled Discharge Tubes (AREA)
Abstract
【課題】 無効電力の発生を減少させることが出来るPDPを提供する。
【解決手段】 放電空間Sを挟んで対向される前面ガラス基板10と背面ガラス基板14の間に、互いに直交する方向に延びて交差する部分の放電空間S内にそれぞれ放電セルC1を形成する行電極対(X1,Y1)と列電極D1が配置されているPDPにおいて、背面ガラス基板14上にこの背面ガラス基板14の誘電率よりも小さい誘電率を有する低誘電材料によって形成された低誘電体層15を備え、この低誘電体層15上に列電極D1が形成されている。
【選択図】 図3
【解決手段】 放電空間Sを挟んで対向される前面ガラス基板10と背面ガラス基板14の間に、互いに直交する方向に延びて交差する部分の放電空間S内にそれぞれ放電セルC1を形成する行電極対(X1,Y1)と列電極D1が配置されているPDPにおいて、背面ガラス基板14上にこの背面ガラス基板14の誘電率よりも小さい誘電率を有する低誘電材料によって形成された低誘電体層15を備え、この低誘電体層15上に列電極D1が形成されている。
【選択図】 図3
Description
この発明は、面放電方式交流型プラズマディスプレイパネルのパネル構造に関する。
図1は、従来のプラズマディスプレイパネル(以下、PDPという)の構成を列方向(パネルの上下方向)に沿って断面して示す構成図である。
この図1において、従来のPDPは、表示面である前面ガラス基板1の背面に、複数の行電極対(X,Y)が、前面ガラス基板1の行方向(図1の紙面に対して垂直方法)に延びるように平行に配列されている。
行電極X,Yは、それぞれ、前面ガラス基板1の行方向に延びる金属膜からなるバス電極Xa,Yaと、このバス電極Xa,Yaの等間隔位置にそれぞれ接続されて互いに対になっている他の行電極側に列方向(図1において左右方向)に延びる透明電極Xb,Ybとから構成され、この透明電極XbとYbが、対になっている他の透明電極と放電ギャップgを介して互いに対向されている。
前面ガラス基板1の背面側には、行電極対(X,Y)を被覆するように誘電体層2が形成されており、さらに、誘電体層2の背面側には保護層3が形成されている。
一方、前面ガラス基板1と放電空間を介して平行に配置された背面ガラス基板4の表示側の面上には、列電極Dが、各行電極対(X,Y)の互いに対になっている透明電極XbおよびYbに対向する位置において行電極対(X,Y)と直交する方向(列方向)に延びるように、互いに所定の間隔を開けて平行に配列されている。
背面ガラス基板4の表示側の面上には、さらに、列電極Dを被覆する白色の列電極保護層5が形成され、この列電極保護層5上に、放電空間の行電極対(X,Y)と列電極Dが交差している部分に形成される放電セルCをそれぞれ方形に区画する隔壁6が形成されている。
そして、放電セルC内において、隔壁6の側面と列電極保護層5の表面に、これらの五つの面を全て覆うように赤,緑,青の三原色に色分けされて形成された蛍光体層7が、行方向に順に並ぶように配列されている。
前面ガラス基板1と背面ガラス基板6との間の放電空間S内には、Xeガスを含む放電ガスが封入されている(例えば、特許文献1参照)。
上記PDPは、画像形成のためのリセット放電およびアドレス放電,サステイン放電が放電セルC内において行われる。
上記PDPは、画像形成のためのリセット放電およびアドレス放電,サステイン放電が放電セルC内において行われる。
すなわち、リセット期間に行電極対(X,Y)の対になっている各透明電極Xb,Yb間で一斉にリセット放電が行われて、誘電体層2の各放電セルCに隣接している部分の壁電荷が全て消去(または、全ての部分に壁電荷が形成)され、次のアドレス期間において、行電極Yの透明電極Ybと列電極Dとの間で選択的にアドレス放電が発生されて、形成しようとする画像に対応して誘電体層2に壁電荷が形成されている発光セルと誘電体層2の壁電荷が消去された非発光セルがパネル面に分布される。
そして、この後、次のサステイン放電期間において、発光セル内において行電極対(X,Y)の対になっている透明電極Xb,Yb間でサステイン放電が行われ、このサステイン放電によって放電ガス中のキセノンから真空紫外線が放射されて、この真空紫外線により、赤,緑,青の三原色に色分けされた蛍光体層7が励起されて発光することにより、パネル面に画像が形成される。
上記のような構成の従来のPDPには、一般的に、誘電率が約8である背面ガラス基板4が使用されている。
このため、従来のPDPでは、この背面ガラス基板4上に形成された任意の列電極Dにアドレス放電のための電圧が印加されると、この電圧が印加された列電極Dと周囲の他の列電極Dや行電極対(X,Y)との間に大きな静電容量が発生し、これによって無効電力が増大してしまうという問題が生じている。
この発明は、上記のような従来のPDPにおける問題点を解決することをその課題の一つとしている。
第1の発明(請求項1に記載の発明)によるPDPは、上記目的を達成するために、放電空間を挟んで対向される一対の基板の間に、互いに直交する方向に延びて交差する部分の放電空間内にそれぞれ単位発光領域を形成する行電極対と列電極が配置されているPDPにおいて、前記一対の基板の一方の基板上にこの一方の基板の誘電率よりも小さい誘電率を有する低誘電材料によって形成された低誘電体層を備え、この低誘電体層上に列電極が形成されていることを特徴としている。
さらに、第2の発明(請求項9に記載の発明)によるPDPは、上記目的を達成するために、放電空間を挟んで対向される一対の基板の間に、互いに直交する方向に延びて交差する部分の放電空間内にそれぞれ単位発光領域を形成する行電極対と列電極が配置されているPDPにおいて、前記一対の基板の一方の基板が他方の基板の誘電率よりも小さい誘電率を有する低誘電材料によって形成され、この一方の基板上に列電極が形成されていることを特徴としている。
この発明によるPDPは、前面ガラス基板の背面側に形成された行電極対に対して直交する方向に延びる列電極が、低誘電率を有する材料によって形成された低誘電体層、例えば、前面ガラス基板と放電空間を介して対向される背面ガラス基板上にこの背面ガラス基板よりも小さい誘電率を有する低誘電材料によって形成された低誘電体層、または、前面ガラス基板よりも小さい誘電率を有する低誘電材料によって形成されて背面基板を構成する低誘電体層上に形成されているPDPをその最良の実施形態としている。
この実施形態によるPDPは、列電極が低誘電体層上に形成されていることによって、画像形成時のアドレス期間において任意の列電極に電圧が印加された際に、この電圧が印加された列電極と周囲の他の列電極や行電極との間に形成される静電容量が、従来のPDPよりも小さくなり、これによって画像形成時に発生する無効電力が減少して、PDPの消費電力が低減される。
そして、この無効電力の減少によって、PDPを駆動するドライバに、電流容量が小さいドライバを採用することが可能になり、これによって、PDPの製品コストを低減することが可能になる。
図2ないし4は、この発明によるPDPの実施形態の第1の実施例を示しており、図2はこの第1実施例におけるPDPを模式的に示す正面図、図3は図2のV−V線における断面図、図4は図2のW−W線における断面図である。
この図2ないし4に示されるPDPは、表示面である前面ガラス基板10の背面に、複数の行電極対(X1,Y1)が、前面ガラス基板10の行方向(図2の左右方向)に延びるように平行に配列されている。
行電極X1は、T字形状に形成されたITO等の透明導電膜からなる透明電極X1aと、前面ガラス基板10の行方向に延びて透明電極X1aの狭小の基端部に接続された金属膜からなるバス電極X1bとによって構成されている。
行電極Y1も同様に、T字形状に形成されたITO等の透明導電膜からなる透明電極Y1aと、前面ガラス基板10の行方向に延びて透明電極Y1aの狭小の基端部に接続された金属膜からなるバス電極Y1bとによって構成されている。
この行電極X1とY1は、前面ガラス基板10の列方向(図2の上下方向)に交互に配列されており、バス電極X1bとY1bに沿って並列されたそれぞれの透明電極X1aとY1aが、互いに対となる相手の行電極側に延びて、透明電極X1aとY1aの幅広部の頂辺が、それぞれ所要の幅の放電ギャップg1を介して互いに対向されている。
前面ガラス基板10の背面には、列方向において隣接する行電極対(X1,Y1)の互いに背中合わせになったバス電極X1bとY1bの間に、このバス電極X1b,Y1bに沿って行方向に延びる黒色または暗色の光吸収層(遮光層)11が形成されている。
さらに、前面ガラス基板10の背面には、行電極対(X1,Y1)を被覆するように誘電体層12が形成されており、この誘電体層12の背面には、互いに隣接する行電極対(X1,Y1)の背中合わせに位置するバス電極X1b,Y1bおよびこのバス電極X1bとY1bの間に位置する光吸収層11に対向する位置に、誘電体層12の背面側に突出する嵩上げ誘電体層12Aが、バス電極X1b,Y1bと平行に延びるように形成されている。
そして、この誘電体層12と嵩上げ誘電体層12Aの背面側には、MgOからなる保護層13が形成されている。
一方、前面ガラス基板10と放電空間Sを介して平行に配置された背面ガラス基板14の表示側の面上には、SiO2を含有し背面ガラス基板14を形成するガラス材料よりも小さい誘電率を有する低誘電率材料によって、白色の低誘電体層15が形成されている。
この低誘電体層15は、その厚さが100μm前後となるように、印刷やダイレクトコート等による厚膜形成方法によって背面ガラス基板14上にべたに形成される。
この低誘電体層15上には、列電極D1が、各行電極対(X1,Y1)の互いに対となった透明電極X1aとY1aに対向する位置において行電極対(X1,Y1)と直交する方向(列方向)に延びるように、互いに所定の間隔を開けて平行に配列されている。
低誘電体層15の表示側の面上には、さらに、列電極D1を被覆する白色の列電極保護層16が形成され、この列電極保護層16上に、隔壁17が形成されている。
この隔壁17は、各行電極対(X1,Y1)のバス電極X1bとY1bに対向する位置においてそれぞれ行方向に延びる一対の横壁17Aと、隣接する列電極D1の間の中間位置において一対の横壁17A間を列方向に延びる縦壁17Bとによって略梯子形状に形成されており、各隔壁17が、隣接する他の隔壁17の背中合わせに対向する横壁17Aとの間において行方向に延びる隙間SLを介して、列方向に並設されている。
そして、この梯子状の隔壁17によって、前面ガラス基板10と背面ガラス基板14の間の放電空間Sが、各行電極対(X1,Y1)において対になっている透明電極X1a,Y1aに対向する部分に形成された放電セルC1が、それぞれ方形に区画されている。
放電セルC1に面する隔壁17の横壁17Aおよび縦壁17Bの側面と列電極保護層16の表面には、これらの五つの面を全て覆うように蛍光体層18が形成されており、この蛍光体層18の色は、各放電セルC1毎に赤,緑,青の三原色が行方向に順に並ぶように配列されている。
嵩上げ誘電体層12Aは、この嵩上げ誘電体層12Aを被覆している保護層13が隔壁17の横壁17Aの表示側の面に当接される(図3参照)ことによって、放電セルC1と隙間SLの間がそれぞれ閉じられているが、縦壁17Bの表示側の面は保護層13が当接されておらず(図4参照)、その間に隙間rが形成されて、行方向において隣接する放電セルC1がこの隙間rを介して互いに連通されている。
放電空間S内には、キセノン(Xe)を含む放電ガスが封入されている。
上記PDPは、従来のPDPと同様に、リセット期間に行電極対(X1,Y1)の対になっている各透明電極X1a,Y1a間で一斉にリセット放電が行われて、誘電体層12の各放電セルC1に隣接している部分の壁電荷が全て消去(または、全ての部分に壁電荷が形成)される。
次のアドレス期間において、スキャン・パルスが印加される行電極Y1の透明電極Y1aとデータ・パルスが印加される列電極D1との間で選択的にアドレス放電が発生されて、映像信号の画像データに対応して、誘電体層12に壁電荷が形成されている発光セルと誘電体層12の壁電荷が消去されている非発光セルがパネル面に分布される。
そして、次のサステイン放電期間において、発光セル内において行電極対(X1,Y1)の対になっている透明電極X1a,Y1a間でサステイン放電が行われ、このサステイン放電によって放電ガス中のキセノンから真空紫外線が放射されて、この真空紫外線により、赤,緑,青の三原色に色分けされた蛍光体層18が励起されて発光することにより、パネル面に画像が形成される。
上記のPDPの構成によれば、列電極D1が、背面ガラス基板14よりも小さい誘電率を有する低誘電率材料によって形成された白色の低誘電体層15上に形成されていることによって、画像形成時のアドレス期間において任意の列電極D1にデータ・パルス(電圧)が印加された際に、この電圧が印加された列電極D1と周囲の他の列電極D1や行電極X1,Y1との間に形成される静電容量が、列電極が背面ガラス基板上に直接形成された従来のPDPよりも小さくなり、これによって画像形成時に発生する無効電力が減少して、PDPの消費電力が低減される。
そして、この無効電力の減少によって、PDPを駆動するアドレス・ドライバ(列電極D1に印加される電圧を制御するドライバ)に、電流容量が小さいドライバを採用することが可能になり、これによって、PDPの製品コストを低減することが可能になる。
また、このPDPの低誘電体層15は、背面ガラス基板14上に形成されるために透明性を要求されることはなく、上記のようにSiO2を含む白色の材料で形成されることによって、蛍光体層18からの発光を反射して、PDPの発光効率を向上させる。
なお、この発光効率を向上させるために、さらに、低誘電体層15に明色の顔料を混入させるようにしても良い。
図5は、上記PDPの低誘電体層15の厚さと、電圧が印加された列電極D1と周囲の他の列電極D1および行電極X1,Y1間に形成される静電容量(アドレス系静電容量)との関係を示した図である。
この図5中、横軸は、誘電率が5の低誘電材料によって形成された低誘電体層15の厚さを示している。
なお、この横軸において低誘電体層15の厚さが0μmのときとは、従来のPDPのように、背面ガラス基板14上に列電極D1が直接形成されている場合を示している。
そして、縦軸は、誘電率が7.9の背面ガラス基板14上に列電極D1が直接形成されている(低誘電体層15の厚さが0μm)場合のアドレス系静電容量を規格値1とした場合の静電容量の値を示している。
この図5から、背面ガラス基板14上に低誘電体層15が形成されることによって、その厚さが薄い場合でもアドレス系静電容量が減少し、さらに、この低誘電体層15の厚さが厚いほどアドレス系静電容量の減少率が大きくなることが分かる。
そして、この図5において、低誘電体層15の厚さが100μmの場合に、低誘電体層15が形成されていない(低誘電体層15の厚さが0μm)場合に比べて、アドレス系静電容量が約19パーセントも減少しているが、低誘電体層15の厚さが500μmの場合のアドレス系静電容量の減少率が約22パーセントであることから、低誘電体層15の厚さは100μm以上に設定するのが好ましく、さらには、低誘電体層15の厚さに対するアドレス系静電容量の減少率を考慮した場合に、低誘電体層15の厚さは、ほぼ100μmに設定するのが好ましい。
図6は、低誘電体層15が形成されていない従来のPDPのアドレス系静電容量、および、行電極対に電圧が印加される場合に行電極間に形成される静電容量(サステイン系静電容量)と、低誘電体層15が形成されている前記構成のPDPにおけるアドレス系静電容量およびサステイン系静電容量との比較を示すグラフである。
この図6において、背面ガラス基板の誘電率は何れも7.9であり、低誘電体層15は、誘電率5の低誘電材料によって100μmの厚さに形成されている。
そして、この図6の縦軸は、図5の場合と同様に、誘電率が7.9の背面ガラス基板上に列電極が直接形成されている場合のアドレス系静電容量を規格値1とした場合の静電容量の値を示している。
この図6から、背面ガラス基板14上に低誘電体層15を形成したことによって、アドレス系静電容量が減少するだけでなく、サステイン系静電容量も従来のPDPに比較して減少していることが分かる。
これは、低誘電体層15の形成によってパネル全体の静電容量が減少する結果、サステイン系静電容量もアドレス系静電容量と同様に減少するものと考えられる。
この結果、低誘電体層15の形成によって、サステイン放電に必要な電力(サステイン電力)を低減することが可能になる。
図7は、低誘電体層15が形成されていない従来のPDPのアドレス系静電容量と、低誘電体層15が形成された前記構成のPDPにおけるアドレス系静電容量との比較を示すグラフである。
この図7において、背面ガラス基板の誘電率は何れも7.9であり、低誘電体層15は、誘電率5の低誘電材料によって100μmの厚さに形成されている。
この図7の縦軸は、低誘電体層15が形成されていない従来のPDPのアドレス系静電容量を規格値1とした場合の値を示している。
そして、それぞれのグラフ中の部分a1,a2は、アドレス系静電容量のうち列電極−列電極間に形成される静電容量を示し、部分b1,b2は、列電極−行電極間に形成される静電容量を示している。
この図7から、低誘電体層15の形成によって、従来のPDPに比べて、アドレス系静電容量の全体が減少するとともに、列電極−列電極間の静電容量の減少の方が列電極−行電極間の静電容量の減少よりも大きく、アドレス系静電容量全体における列電極−行電極間の静電容量が占める比率が従来のPDPよりも高くなっていることが分かる。
従って、この低誘電体層15が形成されることによって、アドレス放電時に、電気力線が列電極−行電極間で発生し易くなり、電界の多くの部分が隣接する列電極D1の方向よりも行電極Y1の方向に向くので、より安定したアドレス放電が可能になる。
図8は、低誘電体層15が形成されていない従来のPDPのサステイン系静電容量と、低誘電体層15が形成された前記構成のPDPにおけるサステイン系静電容量との比較を示すグラフである。
この図8において、背面ガラス基板の誘電率は何れも7.9であり、低誘電体層15は、誘電率5の低誘電材料によって100μmの厚さに形成されている。
この図8の縦軸は、低誘電体層15が形成されていない従来のPDPのサステイン系静電容量を規格値1とした場合の値を示している。
そして、それぞれのグラフ中の部分a3,a4は、サステイン系静電容量のうち行電極−行電極間に形成される静電容量を示し、部分b3,b4は、行電極−列電極−行電極間に形成される静電容量を示している。
この図8から、低誘電体層15の形成によって、従来のPDPに比べて、サステイン系静電容量の全体が減少するとともに、行電極−行電極間の静電容量の減少の方が行電極−列電極−行電極間の静電容量の減少よりも大きく、サステイン系静電容量全体における行電極−列電極−行電極間の静電容量が占める比率が従来のPDPよりも高くなっていることが分かる。
従って、この低誘電体層15が形成されることによって、サステイン放電の際の電気力線が行電極−列電極−行電極間において発生し易くなり、電界の多くの部分が背面ガラス基板14の方向に向くので、サステイン放電が主に起こる位置が前面ガラス基板10側から背面ガラス基板14に近い位置すなわち蛍光体層18側に近づき、これによって、従来のPDPに比べて、PDPの発光効率が向上される。
なお、上記においては、何れも低誘電体層15の誘電率が5の場合について説明を行ったが、低誘電体層15は、その誘電率が従来用いられている背面ガラス基板14の誘電率よりも小さい値、例えば7.9よりも小さい誘電率であれば、上記と同様の効果を発揮することが出来る。
図9は、この発明の実施形態の第2の実施例を、図3と同様にPDPを列方向に沿って断面して示した図である。
前記第1実施例のPDPが、背面ガラス基板14上にこの背面ガラス基板14の誘電率よりも小さい誘電率を有する低誘電材料によって低誘電体層15が形成されていたのに対し、この第2実施例のPDPは、背面基板24が、第1実施例の低誘電体層15と同様のSiO2 を主成分とし、前面ガラス基板10を形成するガラス材料よりも小さい誘電率(例えば、誘電率5)を有する低誘電材料によって形成された低誘電体基板によって構成されている。
そして、背面基板24上には、第1実施例の低誘電体層15に対応する低誘電体層は形成されておらず、背面基板24上に列電極D1が直接形成されている。
他の部分の構成は、第1実施例のPDPの構成とほぼ同様であり、同一の構成部分については、第1実施例の場合と同一の符号が付されている。
この実施例のPDPも、第1実施例のPDPと同様に、列電極D1が、前面ガラス基板10(すなわち、従来の背面ガラス基板)よりも小さい誘電率を有する低誘電率材料によって形成された背面基板24上に形成されていることによって、画像形成時のアドレス期間において任意の列電極D1にデータ・パルス(電圧)が印加された際に、この電圧が印加された列電極D1と周囲の他の列電極D1や行電極X1,Y1との間に形成される静電容量が従来のPDPよりも小さくなり、これによって画像形成時に発生する無効電力が減少して、PDPの消費電力が低減される。
そして、この無効電力の減少によって、PDPを駆動するアドレス・ドライバ(列電極D1に印加される電圧を制御するドライバ)に、電流容量が小さいドライバを採用することが可能になり、これによって、PDPの製品コストを低減することが可能になる。
10 …前面ガラス基板(他方の基板)
14 …背面ガラス基板(一方の基板)
15 …低誘電体層
24 …背面基板(一方の基板,低誘電体層)
X1,Y1 …行電極
D1 …列電極
C1 …放電セル(単位発光領域)
14 …背面ガラス基板(一方の基板)
15 …低誘電体層
24 …背面基板(一方の基板,低誘電体層)
X1,Y1 …行電極
D1 …列電極
C1 …放電セル(単位発光領域)
Claims (16)
- 放電空間を挟んで対向される一対の基板の間に、互いに直交する方向に延びて交差する部分の放電空間内にそれぞれ単位発光領域を形成する行電極対と列電極が配置されているプラズマディスプレイパネルにおいて、
前記一対の基板の一方の基板上にこの一方の基板の誘電率よりも小さい誘電率を有する低誘電材料によって形成された低誘電体層を備え、
この低誘電体層上に列電極が形成されていることを特徴とするプラズマディスプレイパネル。 - 前記低誘電率層の厚さが、100μm以上である請求項1に記載のプラズマディスプレイパネル。
- 前記低誘電率層の厚さが、ほぼ100μmである請求項1に記載のプラズマディスプレイパネル。
- 前記低誘電率層の誘電率が、ほぼ5である請求項1に記載のプラズマディスプレイパネル。
- 前記一方の基板が、パネルの背面側に位置される背面基板である請求項1に記載のプラズマディスプレイパネル。
- 前記背面基板上に形成された低誘電体層が、可視光に対する反射性を有している請求項5に記載のプラズマディスプレイパネル。
- 前記低誘電体層が白色である請求項6に記載のプラズマディスプレイパネル。
- 前記低誘電体層を形成する低誘電材料に明色の顔料が含有されている請求項6に記載のプラズマディスプレイパネル。
- 前記低誘電体層が、SiO2を含む低誘電材料によって形成されている請求項1に記載のプラズマディスプレイパネル。
- 放電空間を挟んで対向される一対の基板の間に、互いに直交する方向に延びて交差する部分の放電空間内にそれぞれ単位発光領域を形成する行電極対と列電極が配置されているプラズマディスプレイパネルにおいて、
前記一対の基板の一方の基板が他方の基板の誘電率よりも小さい誘電率を有する低誘電材料によって形成され、
この一方の基板上に列電極が形成されていることを特徴とするプラズマディスプレイパネル。 - 前記一方の基板が、パネルの背面側に位置される背面基板である請求項10に記載のプラズマディスプレイパネル。
- 前記一方の基板の誘電率が、7.9以下である請求項10に記載のプラズマディスプレイパネル。
- 前記一方の基板の誘電率が、ほぼ5である請求項10に記載のプラズマディスプレイパネル。
- 前記一方の基板が、可視光に対する反射性を有している請求項10に記載のプラズマディスプレイパネル。
- 前記一方の基板が白色である請求項14に記載のプラズマディスプレイパネル。
- 前記一方の基板が、SiO2を含む低誘電材料によって形成されている請求項10に記載のプラズマディスプレイパネル。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004183508A JP2006012437A (ja) | 2004-06-22 | 2004-06-22 | プラズマディスプレイパネル |
US11/152,380 US20050280369A1 (en) | 2004-06-22 | 2005-06-15 | Plasma display panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004183508A JP2006012437A (ja) | 2004-06-22 | 2004-06-22 | プラズマディスプレイパネル |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006012437A true JP2006012437A (ja) | 2006-01-12 |
Family
ID=35479932
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004183508A Abandoned JP2006012437A (ja) | 2004-06-22 | 2004-06-22 | プラズマディスプレイパネル |
Country Status (2)
Country | Link |
---|---|
US (1) | US20050280369A1 (ja) |
JP (1) | JP2006012437A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008117536A1 (ja) * | 2007-03-27 | 2008-10-02 | Panasonic Corporation | プラズマディスプレイパネル |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100927716B1 (ko) * | 2006-03-29 | 2009-11-18 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3955023A (en) * | 1974-11-01 | 1976-05-04 | Texas Instruments Incorporated | Black dielectric mask on white substrate |
JP3106992B2 (ja) * | 1997-02-20 | 2000-11-06 | 日本電気株式会社 | Ac面放電型プラズマディスプレイパネル |
KR100263850B1 (ko) * | 1998-01-14 | 2000-08-16 | 김순택 | 플라즈마 표시소자 |
KR100338730B1 (ko) * | 1998-07-27 | 2002-08-22 | 삼성전자 주식회사 | 플라즈마디스플레이패널 |
KR100333416B1 (ko) * | 1999-10-04 | 2002-04-25 | 구자홍 | 전극겸용 칼라필터를 갖는 표시소자 및 그 제조방법 |
US6610354B2 (en) * | 2001-06-18 | 2003-08-26 | Applied Materials, Inc. | Plasma display panel with a low k dielectric layer |
KR100495488B1 (ko) * | 2002-12-07 | 2005-06-16 | 엘지마이크론 주식회사 | 플라즈마 디스플레이 패널의 후면판 |
KR100524777B1 (ko) * | 2003-07-26 | 2005-10-31 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널 제조 방법 |
-
2004
- 2004-06-22 JP JP2004183508A patent/JP2006012437A/ja not_active Abandoned
-
2005
- 2005-06-15 US US11/152,380 patent/US20050280369A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008117536A1 (ja) * | 2007-03-27 | 2008-10-02 | Panasonic Corporation | プラズマディスプレイパネル |
Also Published As
Publication number | Publication date |
---|---|
US20050280369A1 (en) | 2005-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4541840B2 (ja) | プラズマディスプレイパネル | |
JP2006261105A (ja) | プラズマディスプレイパネル | |
JP2004039578A (ja) | プラズマディスプレイパネル | |
JP2008027608A (ja) | プラズマディスプレイパネル | |
JP2004335280A (ja) | プラズマディスプレイパネル | |
JP2004031287A (ja) | プラズマディスプレイパネル | |
JP2001176400A (ja) | プラズマディスプレイパネル | |
US6628076B2 (en) | Plasma display panel | |
US20070103078A1 (en) | Plasma display panel | |
JP4405977B2 (ja) | プラズマディスプレイパネル | |
JP2002197981A (ja) | プラズマディスプレイパネル | |
JP2004288508A (ja) | プラズマディスプレイパネル | |
JP4335240B2 (ja) | プラズマディスプレイパネル | |
JP3005020B2 (ja) | プラズマディスプレイパネル | |
JP2006012437A (ja) | プラズマディスプレイパネル | |
JP2006253133A (ja) | プラズマディスプレイパネル | |
US7486023B2 (en) | Single layer discharge electrode configuration for a plasma display panel | |
JP2004014333A (ja) | プラズマディスプレイパネル | |
JP2005108741A (ja) | プラズマディスプレイパネル | |
KR100322083B1 (ko) | 플라즈마 디스플레이 패널 | |
US20060001374A1 (en) | Plasma display panel | |
JP2006032066A (ja) | プラズマディスプレイパネル | |
JP2006324033A (ja) | プラズマディスプレイパネル | |
KR100683804B1 (ko) | 플라즈마 디스플레이 패널 | |
JP2008010193A (ja) | プラズマディスプレイパネル |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070517 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20081010 |