JP2006010370A - ホール素子のインタフェース回路およびそれを用いたシステム - Google Patents

Abstract

【課題】 使用するホール素子の仕様如何にかかわらず正確に磁気を検出しかつホール素子での発熱量を減らし信頼性を向上させることができるホール素子のインタフェース回路およびそれを用いた検出システムを提供する。
【解決手段】 ホール素子（１０）に印加する駆動電圧を生成するシリーズレギュレータのような電源回路（３１）と、ホール素子に流れる電流の変化を検出して検出結果を出力する電流検出手段（３２）としてコンパレータもしくはオペアンプを設けて、ホール素子とコントローラもしくはコントローラに接続可能なバスとの間に介在されるホール素子のインタフェース回路（３０）を構成するようにした。
【選択図】 図１

Description

本発明は、ホール素子を用いた磁気センサのインタフェース回路に適用して有効な技術に関し、例えばホール素子に印加する駆動電圧を生成する電源回路とホール素子に流れる電流を検出する電流検出回路が１つの半導体チップに形成され検出結果を出力するインタフェース用半導体集積回路に利用して有効な技術に関する。

従来、各種測定器や制御系におけるセンサとして磁気−電気変換特性を有するホール素子が利用されている。ホール素子は無接点スイッチであり耐久性に優れているため、その特性を利用して各種分野でセンサとして使用されている。ホール素子をセンサとして用いた制御系の一例としては、クランク軸の角度やミッションの回転数を検出してエンジンを制御する自動車のエンジン制御システムが良く知られている。

ところで、従来から知られているホール素子には、磁気の変化を検出してオープンコレクタ方式のトランジスタで検出信号を出力する３端子のものと、電源端子のみ有し磁気の変化を電流の変化として検出する２端子のものがある。３端子のホール素子としては例えば特許文献１に記載のものが、また２端子のホール素子としては例えば特許文献２に記載のものがある。
特開平１０−０７１９２７号公報 特開平１０−２５３７２８号公報

図８に３端子のホールＩＣを使用した検出システムの構成が、また図９に２端子のホールＩＣを使用した検出システムの構成が示されている。図８の３端子のホールＩＣを使用した検出システムでは、ホールＩＣ１０内の出力トランジスタ１２のコレクタが出力端子１３に接続され、このホールＩＣ１０の出力端子１３とコントロールユニット２０の検出信号入力端子２１とが信号線Ｌ３によって接続される。そして、コントロールユニット２０側の電源ラインＬ１と信号線Ｌ３との間に負荷抵抗４０が接続され、磁気の変化に応じて出力トランジスタ１２がオン、オフされて負荷抵抗４０に流れる電流が変化し、電圧降下量が変化するので、この負荷抵抗４０における電圧降下量の変化をコントロールユニット２０によって検出するように構成される。

一方、図９の２端子のホールＩＣを使用した検出システムでは、ホールＩＣ１０内の出力トランジスタ１２のコレクタが電源電圧端子に接続され、電源ラインＬ１上に負荷抵抗４０が設けられ、磁気の変化に応じて出力トランジスタ１２のオン、オフされて負荷抵抗４０に流れる電流が変化するようにされる。そして、コントロールユニット２０側には、コンパレータ６０が設けられ、このコンパレータ６０が負荷抵抗４０の一方の端子の電圧と参照電圧Ｖrefとを比較して抵抗の端子間電圧の変化を検出してコントロールユニット２０に入力するように構成される。

図８と図９を比較すると明らかなように、３端子のホールＩＣを使用した検出システムでは２本の電源ラインＬ１，Ｌ２の他に検出信号を伝達する信号線Ｌ３が必要であるのに対し、２端子のホールＩＣを使用した検出システムでは２本の電源ラインＬ１，Ｌ２のみで済む。特に、自動車の制御システムのように、コントロールユニットから離れた位置にホール素子が設けられ、しかもその数が多くなる傾向のあるシステムに３端子のホールＩＣを使用すると、コントロールユニットとホールＩＣとを接続するワイヤハーネスが増加して、コストが上昇するとともに保守点検や故障したときの故障箇所の発見が面倒になるなどの不具合がある。

これに対し、２端子のホールＩＣを使用したシステムでは、ワイヤハーネスを減らせるという利点があるものの、負荷抵抗４０の挿入位置や挿入する負荷抵抗４０の抵抗値に応じてコンパレータ５０の参照電圧Ｖrefを設定しなければならないためその設定が面倒であるとともに、使用するホールＩＣの仕様やシステム構成が異なると参照電圧Ｖrefの最適な設定値が異なるため設定がさらに複雑になる。このように、コンパレータ５０の参照電圧Ｖrefの設定値がまちまちであることから、従来、複数のホールＩＣとコントロールユニットとの間の入出力を行なうインタフェースＩＣは提供されていなかった。

さらに、２端子のホールＩＣを使用したシステムでは、３端子に比べてホールＩＣの発熱量が大きくなり、信頼性が低下するという不具合がある。以下、その理由を詳しく説明する。

３端子のホールＩＣの消費電流は一般に５ｍＡ程度であり、出力トランジスタのオフ時とオン時の電流はほとんど差がない。その理由は、負荷抵抗４０の抵抗値を大きく設定することで、オン時の電流が小さくても電圧降下量を大きくして容易に検出することができるためである。従って、バッテリーの電源電圧Ｖｃｃを１２Ｖと仮定すると、ホールＩＣでの発熱量はオフ時とオン時もほぼ６０ｍＷである。つまり、３端子のホールＩＣを使用したシステムでは、出力電流による発熱はもっぱら負荷抵抗４０において生じ、ホールＩＣでの発熱は非常に少ない。具体的には、ホールＩＣの熱抵抗は一般に２００℃／Ｗ〜３００℃／Ｗ程度であるので、３端子のホールＩＣの発熱による温度上昇は、発熱量を６０ｍＷと仮定すると１２℃〜１８℃となる。

一方、２端子のホールＩＣのオフ時の消費電流は３端子のホールＩＣとほぼ同じ５ｍＡ程度であるが、オン時の消費電流は１５ｍＡ程度である。その理由は、ノイズ対策のためには電源ラインを低抵抗化する必要があるので、負荷抵抗４０として１００Ω程度の抵抗値のものを用いて電流を多くする必要があり、１００Ωの抵抗を用いたときに電圧変化量として１Ｖ程度を得るにはオン時の電流をオフ時よりも１０ｍＡ程度増やさなくてはならないからである。

従って、バッテリーの電源電圧Ｖｃｃを１２Ｖと仮定すると、ホールＩＣには負荷抵抗での電圧降下分だけ低い電圧が印加されるため、オフ時のホールＩＣでの発熱量は、次式
（１２(V)−１００(Ω)×５(mA)）×５(mA)
＝（１２−１００×０．００５）×０．００５
＝０．０５７５Ｗ
より、約５７．５ｍＷとなる。このときのホールＩＣの発熱による温度上昇は、ホールＩＣの熱抵抗が２００℃／Ｗ〜３００℃／Ｗ程度であるので、１１℃〜１７℃となる。

また、オン時のホールＩＣでの発熱量は、次式
（１２(V)−１００(Ω)×１５(mA)）×１５(mA)
＝（１２−１００×０．０１５）×０．０１５
＝０．１５８Ｗ
より、約１５８ｍＷとなる。このときのホールＩＣの発熱による温度上昇は、２５℃〜４７℃となる。つまり、２端子のホールＩＣを使用したシステムでは、出力電流による発熱はもっぱらホールＩＣにおいて生じ、負荷抵抗での発熱は比較的少ない。

自動車のエンジン制御システムでは、ホールＩＣはエンジンやミッションなど比較的温度の高い部位に配置されることがあるので、そのような部位に配置されたホールＩＣの温度は、自己発熱による温度上昇を加えると電源電圧が１２Ｖの場合２００℃近くにも達し、電源電圧が２４Ｖや４８Ｖのように高いときはさらに高温になってしまう。

なお、前述の特許文献２にもホール素子のインタフェース回路に関する発明が開示されているが、この先願のインタフェース回路と本願発明のインタフェース回路は、インタフェースという名称は同じであるが全く目的が異なるものである。

この発明の目的は、ホール素子をセンサとするシステムにおいて、配線数を少なくしかつホール素子での発熱量を減らし信頼性を向上させることができるホール素子のインタフェース回路およびそれを用いたシステムを提供することにある。

この発明の他の目的は、使用するホール素子の仕様如何にかかわらず正確に磁気を検出しかつホール素子での発熱量を減らし信頼性を向上させることができるホール素子のインタフェース回路およびそれを用いたシステムを提供することにある。

この発明のさらに他の目的は、シリアル通信機能あるいはＬＡＮ（ローカルエリアネットワーク）を構成するバスに接続可能なインタフェースを有するコントローラに対して検出結果を出力することができる汎用性の高いホール素子のインタフェース回路およびそれを用いたシステムを提供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添附図面から明らかになるであろう。

本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
すなわち、ホール素子に印加する駆動電圧を生成するシリーズレギュレータのような電源回路と、ホール素子に流れる電流の変化を検出して検出結果を出力する電流検出手段としてコンパレータもしくはオペアンプとを設けて、ホール素子とコントローラもしくはコントローラに接続可能なバスとの間に介在されるホール素子のインタフェース回路を構成するようにしたものである。

上記した手段によれば、ホール素子に印加する駆動電圧を生成する電源回路が設けられているため、ホール素子に印加する駆動電圧を低くして発熱量を抑えることができる。また、電源ラインに電流検出用の抵抗素子を接続する必要がないため、電源ラインのインピーダンスを下げることができ、これによりホール素子に流す電流を少なくして発熱量を抑えることができるとともに、電源ラインにのるノイズの量を減らすことができる。

ここで、ホール素子に流れる電流の変化を検出する電流検出手段は、シリーズレギュレータを構成する制御用トランジスタと並列に設けられ同一の制御電圧により制御されるようにしたトランジスタと、該トランジスタの電流を電圧に変換する抵抗素子と、変換された電圧と所定のレベルとを比較して判定するコンパレータとにより構成する。

これにより、ホール素子として２端子の素子を使用しても磁気の変化を検出することができ、配線数を減らすことができるとともに、ホール素子に流す電流を少なくしても確実に電流の変化を検出することが可能になる。さらに、電流−電圧変換用の抵抗素子の抵抗値とコンパレータの参照電圧を、使用するホール素子の仕様にかかわらず一義的に設定することができるため、インタフェース回路を半導体集積回路化するのが容易となり、小型かつ安価なホール素子のインタフェース回路を提供することが可能になる。

また、上記インタフェース回路には、複数の電源回路と複数の電流検出手段とを設け、１つの半導体チップに半導体集積回路として構成する。これにより、複数のホール素子に対応可能なインタフェース回路をモノリシックＩＣ化することが可能になり、部品点数を減らしシステム全体の小型化が可能になる。

さらに、上記インタフェース回路には、複数の電流検出手段の検出結果をシリアルデータとして出力するパラレル−シリアル変換回路もしくは汎用通信プロトコルに対応したバスインタフェースを設ける。これにより、使用するホール素子の仕様やコントローラの仕様がどのようなものであってホール素子の状態に応じた検出信号をコントローラに入力させることが可能になる。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本発明に従うと、ホール素子をセンサとするシステムにおいて、配線数を少なくしかつホール素子での発熱量を減らし信頼性を向上させることができるホール素子のインタフェース回路およびそれを用いたシステムを実現することができる。

以下、本発明の好適な実施例を図面に基づいて説明する。
図１は、本発明に係るホール素子のインタフェース回路の第１の実施例と、該インタフェース回路を用いた制御システムの構成例を示す。
図１において、符号１０で示されているのはホールＩＣ、２０はマイクロコンピュータなどからなるコントロールユニット、３０は本発明に係るインタフェース回路である。コントロールユニット２０は、例えばエンジンの制御システムでは、クランク軸に設けられたクランク角度を検出するホールＩＣ（センサ）からの検出信号に基づいて点火プラグの着火タイミングなどを制御したりする。ホールＩＣ１０は磁気−電気変換特性を有するホール素子１１や、該ホール素子１１の状態に応じてオン、オフ動作される出力トランジスタ１２を有する。

特に制限されるものでないが、この実施例ではホールＩＣ１０は駆動電圧Ｖbiasが印加される電源端子と接地電位ＧＮＤが印加されるグランド端子のみ有する２端子素子が使用されている。また、図示しないが、ホールＩＣ１０にはチップの温度変動にかかわらず安定した出力を保証するための温度補償回路が設けられていても良い。かかる温度補償回路は、前記特許文献１等で公知であるとともに、本発明とは直接関係しないので説明は省略する。

この実施例のインタフェース回路３０は、バッテリー５０からの直流電源Ｖｃｃを受けてホールＩＣ１０に印加する駆動電圧Ｖbiasを生成する電源回路としてのシリーズレギュレータ３１と、インタフェース回路３０とホールＩＣ１０とを接続する電源ラインＬ１を介してホールＩＣ１０へ流される電流を検出する電流検出回路３２とを備える。特に制限されるものでないが、インタフェース回路３０を構成するシリーズレギュレータ３１と電流検出回路３２は、公知のＣＭＯＳ製造プロセスによって単結晶シリコンのような１個の半導体チップに半導体集積回路として形成される。

シリーズレギュレータ３１は、バッテリー５０の正極端子に接続される電圧入力端子Ｐ１とホールＩＣ１０に電源を供給する電源ラインＬ１が接続される電圧出力端子Ｐ２との間に設けられた電圧制御用ＭＯＳトランジスタＱ１と、該トランジスタＱ１のドレイン側の電圧すなわち出力駆動電圧Ｖbiasが反転入力端子に印加され非反転入力端子には基準電圧Ｖｂが印加されたオペアンプ（演算増幅回路）ＯＰ１とからなり、該オペアンプＯＰ１の出力電圧が前記電圧制御用ＭＯＳトランジスタＱ１のゲート端子に印加されている。

これにより、出力駆動電圧Ｖbiasが基準電圧Ｖｂと一致するようにオペアンプＯＰ１によって電圧制御用ＭＯＳトランジスタＱ１がフィードバック制御される。この実施例では、基準電圧Ｖｂが２．５Ｖのような値に設定されることにより、シリーズレギュレータ３１はバッテリー５０からの１２Ｖの直流電源を２．５Ｖの駆動電圧Ｖbiasに変換して出力するように構成されている。基準電圧Ｖｂを調整可能あるいは基準電圧Ｖｂを外部から設定するための外部端子を設けておくことにより、使用するホールＩＣの仕様に応じて出力駆動電圧Ｖbiasを設定可能にすることができる。

電流検出回路３２は、前記電圧制御用ＭＯＳトランジスタＱ１と並列形態に設けられＱ１と同様にゲート端子にオペアンプＯＰ１の出力電圧が印加されたＭＯＳトランジスタＱ２と、前記電圧入力端子Ｐ１と接地電位が印加されるグランド端子Ｐ３との間に該ＭＯＳトランジスタＱ２と直列に接続された電流−電圧変換用の抵抗Ｒｓと、該抵抗Ｒｓにより変換された電圧と所定の比較電位Ｖｃとを比較するコンパレータＣＭＰとから構成されている。ＭＯＳトランジスタＱ１，Ｑ２の代わりにバイポーラ・トランジスタを用いても良い。

電圧制御用ＭＯＳトランジスタＱ１はホールＩＣ１０に充分に電流を流せるようにオン抵抗が小さいつまりサイズの大きな素子とするのが望ましい一方、ＭＯＳトランジスタＱ２は該インタフェース回路３０の消費電流をできるだけ少なくするために小さなサイズとするのが望ましい。具体的には、トランジスタＱ１とＱ２のサイズ比（ゲート幅比）は１００：１〜１０００：１のような値に設定される。このようなサイズ比に設定してＱ２に流れる電流を小さくしても抵抗Ｒｓの抵抗値を大きくすることで、検出に必要な電圧を発生させることができる。

さらに、前記コンパレータＣＭＰにはヒステリシス特性を有するものを使用するのが望ましい。ヒステリシス特性を有するコンパレータＣＭＰを用いることで、電源ラインにノイズが乗ったり、温度揺らぎ等によって検出電流が変化したりしてもそれを無視した正確な検出出力が得られるようになる。

また、本実施例では、抵抗素子Ｒｓはオンチップの素子が用いられているが、外付け素子として接続できるようにインタフェース回路３０に外部端子を設けておくようにしても良い。抵抗素子Ｒｓの抵抗値は、電圧降下によって０．１〜１Ｖ程度の電圧が発生するような値が選択される。また、本実施例では、コントロールユニット２０に対して２値化した検出結果を出力するためコンパレータを用いているが、コンパレータの代わりにリニアアンプを設けてホールＩＣ１０に流される電流すなわちホールＩＣ１０の磁気検出量に応じたアナログ電圧として出力するように構成しても良い。

本実施例のインタフェース回路３０を用いたシステムにおいては、ホールＩＣ１０に供給される駆動電圧Ｖbiasが２．５Ｖであるため、ホールＩＣ１０のオフ時の消費電流が５ｍＡ、オン時の消費電流が１５ｍＡ、熱抵抗が２００℃／Ｗ〜３００℃／Ｗであるとすると、ホールＩＣのオフ時の消費電力は１２．５ｍＷで、発熱による温度上昇は２．５℃〜３．８℃、また、オン時の消費電力は３７．５ｍＷで、発熱による温度上昇は７．５℃〜１１．３℃にすぎない。

従って、周囲温度が１５０℃でもホールＩＣ１０の温度は１６５℃に達することがなく、動作補償温度以下に抑えることが容易となる。また、本実施例のインタフェース回路３０を用いたシステムにおいては、電源ラインの低インピーダンス化が達成されるため、電源ラインにノイズがのりにくくなるという利点もある。

次に、本発明に係るホール素子のインタフェース回路の第２の実施例とそれを用いた制御システムの構成例を、図２を用いて説明する。
この実施例のインタフェース回路３０は、図１に示されているようなシリーズレギュレータからなる電源回路３１と電流検出回路３２との組を複数個設けて、複数のホールＩＣ１０とコントロールユニット２０との間を１つのインタフェース回路３０で接続できるようにしたものである。自動車などの制御システムにおいては、複数のホールＩＣをセンサとして使用することが多いので、本実施例のインタフェース回路３０を用いることで、制御装置の小型化が可能になるとともに、システム全体のコストを下げることができる。なお、この実施例のインタフェース回路３０では、複数の電流検出回路３２のうち１つあるいは数個にリニアアンプを設け、残りの電流検出回路３２にはコンパレータを設けることで、センサの使用箇所に応じて２値化出力とアナログ値を出力させるように構成することができる。

図３および図４には、第２の実施例のインタフェース回路３０の変形例を示す。このうち、図３は複数の電流検出回路３２の検出出力をシリアルデータに変換するパラレル−シリアル変換回路３３を設けて、検出結果をシリアルデータとしてコントロールユニットへ出力できるように構成したものである。汎用マイクロコンピュータの多くはシリアル通信ポートを有するので、本変形例のインタフェース回路を用いることで、汎用マイクロコンピュータをコントロールユニットとする制御システムを構成しやすくなるという利点がある。

また、使用するホールＩＣが数１０個にもなる大規模なシステムで、図２のような構成を有するインタフェース回路１つでは対応できず、複数のインタフェース回路を使用するシステムにあっては、本変形例のインタフェース回路を使用することでコントロールユニットとの接続が容易になる。インタフェース回路内のコンパレータの代わりにリニアアンプを設けたチャネルに関しては、リニアアンプのアナログ出力をディジタル信号に変換するＡＤ変換回路を設け、該ＡＤ変換回路の出力をパラレル−シリアル変換することで、本変形例を適用することができる。

図４の変形例は、車載用の制御システムを構成するのに好適なインタフェース回路の構成を示す。近年、車載用の制御システムに関しては、ＬＩＮやＣＡＮと呼ばれるＬＡＮ（ローカルエリアネットワーク）の規格が提唱されている。本変形例は、ＬＩＮまたはＣＡＮに対応したインタフェース３４を内蔵したものである。これにより、車載ＬＡＮを採用した制御システムに適用することが容易となる。

次に、本発明に係るホール素子のインタフェース回路の第３の実施例を、図５を用いて説明する。
本実施例は、インタフェース回路の電流検出回路３２をロジック回路で構成するようにしたものである。具体的には、抵抗Ｒｓにより変換された電圧信号を所定のしきい値Ｖｔｈで弁別しクロックＣＬＫに同期してラッチする第１のラッチ回路ＬＴ１と、該第１のラッチ回路ＬＴ１の出力をラッチする第２のラッチ回路ＬＴ２と、２つのラッチ回路ＬＴ１，ＬＴ２の出力Ｖｔn-1，Ｖｔnを比較して信号が変化したか否かを判定する判定回路ＪＤＧとから構成されている。判定回路ＪＤＧは、イクスクルーシブＯＲゲートなどの論理ゲート回路により構成することができる。

図６に、本実施例のインタフェース回路における電流検出回路３２の各部の信号のタイミングを示す。図６において、（ａ）はホールＩＣに流れる電流、（ｂ）は抵抗Ｒｓ等により検出される電流検出出力、（ｃ），（ｄ）はラッチ回路ＬＴ１，ＬＴ２の出力Ｖt(n-1)，Ｖt(n)、（ｅ）はＶt(n-1)とＶt(n)の排他的論理輪をとった結果、（ｆ）は判定回路ＪＤＧの判定出力ＤＴＣである。判定回路ＪＤＧは（ｅ）の出力結果がLOからHiに切り替わった時に出力が切り替わるよう構成されている。本実施例のインタフェース回路においては、図６（ａ），（ｂ）のように、ホールＩＣに流れる電流や電流検出出力にノイズがのっていても、出力にノイズが現れないという利点がある。

なお、図５に示されている第１のラッチ回路ＬＴ１と第２のラッチ回路ＬＴ２としてアナログ電圧を保持可能なラッチ手段（サンプルホールド手段）を用いるとともに、その後段にそれぞれのラッチ手段に保持されている電圧の差分Ｖt(n-1)−Ｖt(n)をとる減算手段と、該減算手段の差分出力（図６（ｇ）参照）と所定のしきい値Ｖth1，Ｖth2とを比較するヒステリシス付コンパレータ等を設けて検出電流を判定するように構成しても良い。

図７には、インタフェース回路３０の第４の実施例を示す。
本実施例のインタフェース回路は、外部に設けられた電源ラインＬ１の電流を検出する電流検出手段６０からの検出出力を比較電圧Ｖｃと比較して判定するコンパレータＣＭＰにより電流検出回路３２を構成するようにしたものである。本実施例によれば、図１の実施例に比べてトランジスタＱ２と抵抗Ｒｓが不要になるため、インタフェース回路を簡略化し小型化することができるという利点がある。

本実施例においても、コンパレータＣＭＰの代わりにリニアアンプを用いアナログ電圧で出力する変形例が考えられる。電源ラインＬ１の電流を検出する電流検出手段６０としては、電源ラインＬ１の周りに配置され部分的に切断箇所を有するリング状の磁性体６１と、該磁性体６１の切断箇所に配置され磁性体に生じる磁場を検出するホール素子６２とからなるセンサなどが考えられる。ホール素子６２を有するセンサを使用する場合に備えて、インタフェース回路３０内に負荷抵抗を設けておくようにしても良い。

本発明の実施例に従うと、使用するホール素子の仕様如何にかかわらず正確に磁気を検出しかつホール素子での発熱量を減らし信頼性を向上させることができるホール素子のインタフェース回路およびそれを用いたシステムを実現することができる。

さらに、シリアル通信機能あるいはＬＡＮを構成するバスに接続可能なインタフェースを有するコントローラに対して検出結果を出力することができる汎用性の高いホール素子のインタフェース回路およびそれを用いたシステムを実現することができるという効果がある。

以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば上記実施例では、ホールＩＣとして２端子のものを使用したシステムを示したが、本実施例のインタフェース回路は、使用するホールＩＣが３端子である場合にも適用することができる。その場合、３端子のホールＩＣの出力端子と電源電圧端子との間に外付けの抵抗を接続しておけば良い。

また、前記実施例では、電源回路３１と電流検出回路３２を構成する素子が１つの半導体チップ上に形成されたモノリシックＩＣとして構成されたインタフェース回路の例を説明したが、この発明はそれに限定されるものでなく、複数のＩＣとディスクリートの抵抗素子などの電子部品が１つの絶縁基板上に実装されて成るハイブリッドのモジュールとして構成されている場合に適用することができる。また、前記実施例では、インタフェース回路に設ける電源回路としてシリーズレギュレータを用いたものを示したが、スイッチングレギュレータまたはシャントレギュレータを用いるようにしても良い。

本発明は、車速センサ、車輪速度センサ、クランク角センサ等の温度の変化が大きい環境で使用されるホールＩＣをセンサとして有する制御システムに適用すると最も有効であるが、車高調整やシフトレバーなどに代表されるポジションセンサなどとしてホールＩＣを用いた制御システム、さらには自動車以外の用途、例えば洗濯機、エアコンなどのブラシレスモータの回転子の位置検出、ドアの開閉状態を検出するセンサとしてホールＩＣを用いた家庭用電気製品における制御システムにも利用することができる。

本発明に係るホール素子のインタフェース回路の第１の実施例と、該インタフェース回路を用いた制御システムの構成例を示すブロック図である。 本発明に係るホール素子のインタフェース回路の第１の実施例と、該インタフェース回路を用いた制御システムの構成例を示すブロック図である。 第２の実施例のインタフェース回路の変形例を示すブロック図である。 第２の実施例のインタフェース回路の他の変形例を示すブロック図である。 本発明に係るホール素子のインタフェース回路の第３の実施例を示すブロック図である。 第３の実施例の実施例のインタフェース回路における電流検出回路の各部の信号のタイミングを示すタイミングチャートである。 本発明に係るホール素子のインタフェース回路の第４の実施例を示すブロック図である。 従来の３端子のホールＩＣを用いた制御システムの構成例を示すブロック図である。 従来の２端子のホールＩＣを用いた制御システムの構成例を示すブロック図である。

符号の説明

１０ ホールＩＣ
１１ ホール素子
１２ 出力トランジスタ１２
２０ コントロールユニット
３０ インタフェース回路
３１ 電源回路（シリーズレギュレータ）
３２ 電流検出回路
５０ バッテリー
Ｒｓ 電流−電圧変換用抵抗
ＣＭＰ コンパレータ

Claims (15)

1. 電源から供給される電源電圧を降圧してホール素子に印加する所定の電圧である駆動電圧を発生する電源回路と、該電源回路から上記ホール素子に流される電流を検出する電流検出回路とを備え、ホール素子と制御回路との間に接続されるインタフェース回路。
2. 電源から供給される電源電圧を変換してホール素子に印加する駆動電圧を発生する電源回路と、該電源回路から上記ホール素子に流される電流を検出する電流検出回路とが１つの半導体チップに形成され、ホール素子と制御回路との間に接続されるインタフェース回路。
3. 上記電源回路と上記電流検出回路を複数組備え、複数のホール素子と制御回路との間に接続可能にされた請求項１または２に記載のインタフェース回路。
4. 前記電流検出回路は、検出された電流から変換された電圧と所定の電圧とを比較する電圧比較回路生成回路を備えることを特徴とする請求項２または３に記載のインタフェース回路。
5. 前記電流検出回路は、検出された電流を電圧に変換する電流−電圧変換手段と、変換された電圧と所定の電圧とを比較する電圧比較回路とを備えることを特徴とする請求項２または３に記載のインタフェース回路。
6. 前記電流検出回路は、検出された電流から変換された電圧に比例した電圧を出力する増幅回路を備えることを特徴とする請求項２または３に記載のインタフェース回路。
7. 電源から供給される電源電圧を降圧してホール素子に印加する駆動電圧を発生する電源回路と、該電源回路から上記ホール素子に流される電流を検出する電流検出回路とを備え、
   前記電源回路は、前記電源電圧を受けて前記駆動電圧を出力する電圧制御用トランジスタと、前記駆動電圧と所定の参照電圧とを入力とし前記電圧制御用トランジスタを駆動制御する演算増幅回路とを備え、
   前記電流検出回路は、前記電圧制御用トランジスタと同一の制御電圧を前記演算増幅回路から制御端子に受け前記電圧制御用トランジスタに流れる電流に比例した電流を流すトランジスタと、該トランジスタに流れる電流から変換された電圧と所定の電圧とを比較する電圧比較回路生成回路を備えることを特徴とするインタフェース回路。
8. 前記電流検出回路は、前記比例した電流を流すトランジスタに流れる電流を電圧に変換する電流−電圧変換手段をさらに備えることを特徴とする請求項７に記載のインタフェース回路。
9. 上記電源回路と上記電流検出回路を複数組備え、複数のホール素子と制御回路との間に接続可能にされた請求項７または８に記載のインタフェース回路。
10. ホール素子と、電源から供給される電源電圧を変換して前記ホール素子に印加する駆動電圧を発生する電源回路および該電源回路から上記ホール素子に流される電流を検出する電流検出回路を備えたインタフェース回路と、該インタフェース回路から出力される検出出力を受ける制御回路とを含むシステム。
11. 前記インタフェース回路は、上記電源回路と上記電流検出回路を複数組備え、複数のホール素子と接続されている請求項１０に記載のシステム。
12. 前記インタフェース回路は１つの半導体チップに半導体集積回路として形成されている請求項１０または１１に記載のシステム。
13. 前記ホール素子は、前記電源回路からの駆動電圧が印加される電源電圧端子と、基準電位が印加されるグランド端子とを有する２端子素子である請求項１０〜１２のいずれかに記載のシステム。
14. 複数のホール素子と、電源から供給される電源電圧を降圧して前記ホール素子に印加する所定の電圧である駆動電圧を発生する電源回路および該電源回路から上記ホール素子に流される電流を検出する電流検出回路を複数組備えたインタフェース回路とを含むシステムであって、前記インタフェース回路は、複数の前記電流検出回路の出力をシリアル信号に変換して出力するパラレル−シリアル変換回路を備えるシステム。
15. 前記インタフェース回路は、ローカルエリアネットワークのバスもしくはケーブルに接続可能なＬＡＮインタフェースを備える請求項１４に記載のシステム。

Images