JP2005526414A5 - - Google Patents

Download PDF

Info

Publication number
JP2005526414A5
JP2005526414A5 JP2003520115A JP2003520115A JP2005526414A5 JP 2005526414 A5 JP2005526414 A5 JP 2005526414A5 JP 2003520115 A JP2003520115 A JP 2003520115A JP 2003520115 A JP2003520115 A JP 2003520115A JP 2005526414 A5 JP2005526414 A5 JP 2005526414A5
Authority
JP
Japan
Prior art keywords
payload
value
bytes
subset
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003520115A
Other languages
English (en)
Other versions
JP2005526414A (ja
Filing date
Publication date
Priority claimed from US09/924,308 external-priority patent/US7269186B2/en
Application filed filed Critical
Publication of JP2005526414A publication Critical patent/JP2005526414A/ja
Publication of JP2005526414A5 publication Critical patent/JP2005526414A5/ja
Withdrawn legal-status Critical Current

Links

Description

受信分野においてフレーム同期を改良するためのフレーム構造
この発明は、一般に通信システムに関し、特に、ペイロードのためのフレーミングプロトコル（framing protocol)に関する。
コンピュータ等のような、複数の処理装置を含むアプリケーションにおいて、データを交換するために適切な通信ネットワークが使用される。何らかの通信ネットワークと関連するのは、装置間に通信路を確立可能にするアクセスプロトコルのセットである。特定の基準をサポートするなんらかの処理装置におけるアプリケーションプロセスが、同じ基準をサポートする任意の処理装置におけるアプリケーションプロセスと自由に通信可能にするために長い間に、種々のアクセスプロトコルが標準化されてきた。
コンピュータにおいて、そのような基準を実施する初期の試みは、しばしば、試験し、変更することが困難であった単一の、複雑で、非構造化ソフトウエアプログラムにしばしば基づいていた。この問題を克服するために、国際標準化機構（ＩＳＯ）は基準モデルとして階層化された手法を提案した。ＩＳＯ基準モデル下では、通信サブシステムは、多数の層に分解され、各層の各々は自分自身とそのすぐ上の層およびそのすぐ下の層との間の明確なインターフェースを用いて、明確な機能を実行する。
ＩＳＯ基準モデルは、７つの層から成る。下位の３つの層はネットワークに依存し、ネットワークを介して２以上の処理装置をリンクするためのプロトコルに関係する。下位の３つの層は、物理層、リンク層、およびネットワーク層を含む。物理層は処理装置とネットワークの間の物理的電気的インターフェースに関係する。リンク層は、ネットワーク層に信頼できる情報を供給することにより、処理装置とネットワークとの間の物理接続に築かれる。リンク層は、典型的にエラー訂正および同様の機能を提供する。ネットワーク層は、リンク層の上に置かれており、ネットワーク接続の確立に関与する。
処理装置により使用される共通のデータリンクプロトコルはポイントツーポイントプロトコル（ＰＰＰ）である。ＰＰＰは、同じリンクを介して同時に異なるネットワーク層プロトコルを多重化するための標準のカプセル化を提供する。基本的な手続き、方法論およびプロトコルフォーマットは、１９９４年７月に、Simpson, Wにより編集された「ポイントツーポイントプロトコル（ＰＰＰ）＠、ＳＴＤ、５１、ＲＦＣ１６６１に定義され、この内容は参照することにより本願明細書に組み込まれる。
各ＨＤＬＣフレームは、０ｘ７４ｅにより表されるフラッグフィールドで開始され、終了する。ＨＤＬＣフレームペイロード内のフラッグフィールドを誤って検出するのを回避するために、バイトスタッフィングエスケープメカニズム(byte stuffing escape mechanism)が使用される。特に、送信する前に、ＨＤＬＣフレームペイロードは、フラッグシーケンス０ｘ７ｅに対して調べられる。フラッグシーケンスがペイロード内に検出されるなら、フラッグシーケンスは、０ｘ７ｄとそれに続く０ｘ２０を有したフラッグシーケンスイクスクルーシブｏｒ＝ｄから構成される２バイトのシーケンスと交換される。さらに、ペイロード内でバイト０ｘ７ｄが検出されるなら、それもまた０ｘ７ｄとそれに続く０ｘ２０を有した０ｘ７ｄexclusive or=dから構成される２バイトのシーケンスと交換される。この手法はかなり効率的であるけれども、ペイロードをフレーム化することに関連する計算上のオーバーヘッドが増大する。
ＨＤＬＣフレームのインテグリティ(integrity)はペイロードに対する１６または３２ビットの巡回冗長検査を用いて監視することができる。ＣＲＣは、ペイロードを形成するバイナリビットストリームに対して周知のアルゴリズムを実行することにより計算される。受信側において、ＣＲＣは、受信したペイロードに基づいて再計算することができ、計算されたＣＲＣは、ＨＤＬＣフレーム内の送信されたＣＲＣと比較することができる。計算されたＣＲＣがＨＤＬＣフレーム内の送信されたＣＲＣに一致しないなら、ＣＲＣエラーフラッグがセットされる。このＣＲＣ手法は、エラー検出能力を改良するけれども、ペイロードをフレーム化することに関連した計算上のオーバーヘッドを増加させるという望ましくない効果も有する。
現在の技術をサポートするのに必要なデータレートの著しい増加を考えると、ＰＰＰのためにＨＤＬＣにより課せられるオーバーヘッドは、徐々に、より耐え難い負担となる。これは、特に、アプリケーションレベルの処理に比べてネットワーキングプロトコルの計算上のオーバーヘッドが重要である、携帯電話およびパーソナルデジタルアシスタンツのようなハンドヘルド無線装置にとってはそうである。従って、計算上のオーバーヘッドを低減し、ペイロードを簡素化するために特定のアプリケーションに合わせることができる、効率的で堅固なフレーミングプロトコルを持つことが好都合であろう。
この発明の第１の観点において、ペイロードをフレーム化する方法は、ペイロードのフレーム境界を定める、ペイロードのサブセットの関数として値を計算する、そして、その値をフレーム境界内のペイロードに付加することを含む。
この発明の他の観点において、フレーム内の有効なペイロードを決定する方法は、第１の値が付加されたペイロードを有するフレームを識別すること、ペイロードのサブセットの関数として第２の値を計算すること、第２の値を第１の値と比較すること、比較の関数として有効なペイロードを検出することを含む。
この発明のさらなる観点において、コンピュータにより実行可能な命令のプログラムを具現化するコンピュータ読み出し可能な媒体は、ペイロードのフレーム境界を定めること、ペイロードのサブセットの関数として値を計算すること、フレーム境界内のペイロードに値を付加することを含むペイロードをフレーム化する方法を実行する。
この発明のさらなる観点において、コンピュータにより実行可能な命令のプログラムを具現化するコンピュータ読み出し可能な媒体は、第１の値が付加されたペイロードを有するフレームを識別すること、ペイロードのサブセットの関数として第２の値を計算すること、第２の値を第１の値と比較すること、および比較の関数として有効なペイロードを検出することを含むフレーム内の有効なペイロードを決定する方法を実行する。
この発明のさらなる観点において、通信装置は、ペイロードのフレーム境界を定め、ペイロードのサブセットの関数として値を計算し、その値をフレーム境界内のペイロードに付加するように構成されたプロセッサと、処理されたフレームを送信するように構成された送信器を含む。
この発明の他の観点において、通信装置は、第１の値が付加されたペイロードを有するフレームを受信するように構成された受信器と、ペイロードのサブセットの関数として第２の値を計算し、第２の値を第１の値と比較し、比較の関数として有効なペイロードを検出するように構成されたプロセッサを含む。
この発明のさらに他の観点において、通信装置は、ペイロードのフレーム境界を定める手段と、ペイロードのサブセットの関数として値を計算する計算手段と、および値をフレーム境界内のペイロードに付加する付加手段とを含む。
この発明のさらなる観点において、通信装置は、第１の値が付加されたペイロードを有するフレームを識別する手段と、ペイロードのサブセットの関数として第２の値を計算する計算手段と、第２の値を第１の値を比較する比較手段と、および比較の関数として有効なペイロードを検出する検出手段を含む。
この発明の他の実施の形態は、以下の詳細な説明から当業者に容易に明白になるであろう。実例として、この発明の実施形態のみが示され記載されている。実現されるように、この発明は他のおよび異なる実施形態が可能であり、そのいくつかの詳細は、この発明の精神と範囲から逸脱することなく、種々の他の観点において変更可能である。従って、図面と詳細な説明は制限するものではなく、実例と見なされるべきである。
通信システムの例示実施形態において、ロウオーバーヘッドフレーミングプロトコル(low overhead framing protocol)はネットワーク層トラヒックのために使用することができる。ロウオーバーヘッドフレーミングプロトコルは、周知のパラメータに基づいて計算上のオーバーヘッドを低減するための特定のアプリケーションに調整することができ、周知のパラメータに基づいて計算上のオーバーヘッドを低減することができる。一例として、エラー検出能力を有した送信制御プロトコル（ＴＣＰ）ネットワーク層は、ＰＰＰカプセル化されたデータに対してしばしば実行される。従って、ＰＰＰカプセル化されたデータのための低オーバーヘッドフレーミングプロトコルの計算に関するオーバーヘッドは、リンク層において、エラー訂正機能を消去することにより低減することができる。符号分割多重アクセス（ＣＤＭＡ）セルラシステム内の加入者局と無線ネットワークとの間の地上波リンクにおいて、計算に関するオーバーヘッドの低減は、最大ペイロードが周知であるので、実現可能である。ケーブルモデム、デジタル加入者線、光ファイバーリンク、衛星システム、等のようなＣＤＭＡセルラシステム以外の通信システムにおいて、周知の通信パラメータを使用して、計算に関するオーバーヘッドを低減する種々の方法でロウオーバーヘッドフレーミングプロトコルを構築するために使用することができる。従って、ＣＤＭＡセルラシステムのコンテキストにおけるロウオーバーヘッドフレーミングプロトコルへの言及は、この発明の観点を例証することだけを意図する。そのような観点は多種多様の通信システムに適用可能である。
図１は、ＣＤＭＡセルラシステムのための簡略化された例示プロトコル規範モデルである。より詳細なプロトコル規範モデルは、２０００年１２月に発行されたＴＩＡ／ＥＩＡＩＳ−８３５；ｃｄｍａ２０００無線ＩＰネットワーク標準に見出すことができる。この内容は参照することにより本願明細書に組み込まれる。図１を参照すると、加入者装置１２は、無線ネットワーク１４と通信しているように図示される。例示加入者装置１２は物理層１８を介して無線リンクプロトコル（ＲＬＰ）１６を実行する。物理層１８は、間違いを含むフレームを検出するためのＣＲＣ方法論を含む。欠陥のあるＣＲＣを有するフレームは破棄される。これらの破棄されたフレームは、無線ネットワーク１４からの再送信を要求する否定応答（ＮＡＫ）を有するＲＬＰにより検出される。
ロウオーバーヘッドフレーミングプロトコル２０は、ＲＬＰ層１６を介して実行することができる。例示加入者装置１２は間違いを含むフレーム検出のためにＣＲＣを利用する物理層１８を有し、ＲＬＰ１６を用いてフレームエラーレートを低減するので、ロウオーバーヘッドフレーミングプロトコルはオーバーヘッドを最小にするように構成することができる。なぜなら１つ以上のＮＡＫの試みが失敗したときそれは失われたバイトに関係する必要があるだけだからである。ロウオーバーヘッドフレーミングプロトコル２０は、ＰＰＰカプセル化されたデータを交換するためにＰＰＰ層２２と通信する。次には、ＰＰＰ層２２はＰＰＰペイロードを交換するためにＩＰ層２４と通信する。
記載した例示ＣＤＭＡセルラシステムにおいて、加入者装置は、１つ以上の基地局を介してネットワーク２６と通信する。基地局は、加入者装置からの通信を、基地局および基地局コントローラを介して、パケットデータサービスノード（ＰＤＳＮ）２８に送る。基地局と基地局コントローラは、図１において、無線ネットワーク１４により表される。無線ネットワーク１４は、物理層３２の上でＲＬＰ３０を実行する。物理層３２は、リンク層トラヒックが無線ネットワーク１４に透過な状態で加入者装置１２とＰＤＳＮ２８との間の物理リンクを供給する。ＰＤＳＮ２８は、ネットワーク２６に対してゲートウエイを供給する。ＰＤＳＮ２８はまたＰＰＰリンク３８を終端し、ネットワーク２６に適したリンク層プロトコル４０を採用するように、構成される。
ロウオーバーヘッドフレーミングプロトコルを利用する例示ＣＤＭＡセルラシステムは図２に示される。加入者装置１２は、トランシーバ４４に接続されたプロセッサ４２を含む。加入者装置１２は、無線ネットワーク１４を介してＰＤＳＮ２８と双方向通信している。ＰＤＳＮ２８はまたトランシーバ４８に接続されたプロセッサ４６を含む。
プロセッサ４２、４６は、一例として、マイクロプロセッサ上で実行される通信ソフトウエアを含む種々の技術を用いて実施することができる。あるいは、一方または両方のプロセッサ４２、４６を、任意の一般的なプロセッサ、コントローラ、マイクロコントローラ、プログラマブル論理装置、ロジックエレメントのアレイまたはステートマシンで実施することができる。
順方向リンク（これは、ＰＤＳＮ２８から加入者装置１２への送信を指す）において、プロセッサ４６は、ペイロード、一例としてＰＰＰカプセル化されたデータを、ロウオーバーヘッドフレーミングプロトコルを用いてフレーム化することに関与する。特に、プロセッサ４６は、フレーム境界を定め、ペイロードをフレーム境界内に配置し、ペイロードのサブセットの関数として１つ以上の値を計算し、計算された値をフレーム限界内のペイロードに付加する。次に、フレーム化されたペイロードは、トランシーバ４８に接続される。トランシーバは、フレームを、（無線ネットワーク１４を介して）加入者装置１２に送信するのに適したレベルに変調し増幅する送信器（図示せず）を含む。
加入者装置１２におけるトランシーバ４４は、フレームを増幅し、濾波し、および復調する受信器（図示せず）を含む。次に、復調されたフレームはペイロードが有効かどうかを判断するためにプロセッサ４２に接続される。プロセッサ４２は、ペイロードのサブセットの関数として１つ以上の値を計算し、次に、計算した値を、ペイロードに付加された受信した値と比較する。その比較に基づいて、プロセッサ４２は、ペイロードが有効かどうか検出する。
逆方向リンク（これは、加入者装置１２からＰＤＳＮ２８への送信を指す）において、加入者装置内のプロセッサ４２は、ロウオーバーヘッドフレーミングプロトコルでペイロードをフレーム化することに関与する。プロセッサ４２は、フレームの範囲を定め、ペイロードをフレーム境界内に配置し、ペイロードサブセットの関数として１つ以上の値を計算し、計算した値をフレーム境界内のペイロードに付加する。次に、フレームペイロードは、トランシーバ４４に接続される。トランシーバは、フレームを、（無線ネットワーク１４を介して）ＰＤＳＮ２８に送信するのに適したレベルに変調し、増幅する送信器（図示せず）を含む。
ＰＤＳＮ２８におけるトランシーバ４８は、フレームを増幅し、濾波し、復調する受信器（図示せず）を含む。復調されたフレームは、ペイロードが有効かどうかを判断するためにプロセッサ４６に接続される。プロセッサ４６は、ペイロードのサブセットの関数として１つ以上の値を計算し、次に、計算した値をペイロードに付加された受信した値と比較する。その比較に基づいて、プロセッサ４６は、ペイロードが有効かどうか検出する。

例示ＣＤＭＡセルラシステム、並びに、同様の通信パラメータを有する他のシステムにおいて、ロウオーバーヘッドフレーミングプロトコルはバイトスタッフィング(byte stuffing)を介してフラッグシーケンスをエスケープ(escape)し全体のペイロードに対してＣＲＣを計算する必要性を排除するように構成することができる。これは、シーケンシャルな順番に、スタートフラッグ(start flag)、イニシャルチェックサム(initial checksum)、レングスフィールド(length field)、ファイナルチェックサム(final checksum)およびストップフラッグ(stop flag)を有するフレーム構造を用いて達成することができる。フレーム内のすべてのバイトを処理するのを回避するために、ペイロード内のバイトの小さなサブセットに対してイニシャルチェックサムおよびファイナルチェックサムを計算することができる。
図３は、ロウオーバーヘッドフレーミングプロトコルのための例示フォーマットである。ビットは、左から右にシリアルに送信され、最上位ビット（ＭＳＢ）が最初に送信される。フレームは、プリアンブル５０、ペイロード５２、およびポストアンブル５４を含む。プリアンブルは３バイトの長さであり、８ビットのスタートフラッグ、５ビットのイニシャルチェックサム５８、および１１ビットのレングスフィールド６０を含む。プリアンブルの最初のバイトがスタートフラッグ５６である。プリアンブルの第２バイトは、５ビットのイニシャルチェックサム５８を含み、３つのＭＳＢのレングスフィールド６０を含む。レングスフィールドの残りの８つの最下位ビット（ＬＳＢ）はプリアンブル２２の第３バイトを作成する。ペイロードは任意の数のバイト数であり得、記載した例示ＣＤＭＡセルラシステムにおいては、最大１５０２バイトに制限される。ポストアンブル５４は、２バイトの長さであり、１バイトのファイナルチェックサム６２および１バイトのストップフラッグ６４を含む。
スタートフラッグは定数値または時間に対して変化する低数値であり得る。記載した例示ＣＤＭＡセルラシステムにおいて、スタートフラッグは０ｘ（ｄｅ）に設定される。スタートフラッグを０ｘ（ｄｅ）に設定することにより、スタートフラッグ５６と、プリアンブルの第２バイトとの間の差別化処理は、プリアンブルの第２バイトが決して０ｘ（ｄｅ）になることはありえないので簡略化することができる。これは、最大ペイロードが１５０２バイトだからであり、それゆえ、レングスフィールドは、０ｘ（５ｃｄ）に等しい値を超えることはできない。プリアンブルの第２バイトの４つのＬＳＢ＝ｓは、レングスフィールドの３つのＭＳＢ＝ｓを含むので、プリアンブルの第２バイトの４つのＬＳＢ＝ｓは決して０ｘ（ｅ）になることはできないし、同様に、０ｘ６、０ｘ７または０ｘ（ｆ）になることはできないことは容易にわかる。もちろん、多くの他の値を、スタートフラッグとプリアンブルの第２バイトとの間の同じ程度の差別化を供給することができるスターとフラッグとして選択することができる。一例として、スタートフラッグは、０ｘ（ｄ６）、０ｘ（ｄ７）または０ｘ（ｄｆ）で設定することができ、スタートフラッグから容易に区別することができる。事実、プリアンブルの第２バイトの４つのＭＳＢ＝ｓはいかなる値にも設定することができ、スタートフラッグとプリアンブルの第２バイトとの間の差別化の容易性は、４つのＬＳＢ＝ｓを０ｘ６、０ｘ７、０ｘ（ｅ）または０ｘ（ｆ）に設定することにより維持することができる。スタートフラッグのために選択された特定の値は一般的に設計上の問題である。
スタートフラッグ５６のために選択された値もストップフラッグ６４のために使用することができる。この手法は、等時間間隔で受信されるとき、次のフレームのスタートフラッグとして１つのフレームのストップフラッグを用いることによりオーバーヘッドを低減することができる。２つの連続するフレーム間に遅延が存在するなら、新しいフレームの開始を示すために、別個のスタートフラッグを送らなければならない。
開始チェックサム５８は、任意のビットの組み合わせを用いて計算することができる。記載した例示ＣＤＭＡセルラシステムにおいて、イニシャルチェックサム５８はレングスフィールドの８つのＬＳＢ（すなわち、プリアンブルの第３バイト）およびペイロードの第３、第４、および第５バイトに対してイクスクルーシブＯＲを実行することにより計算される。８ビットイクスクルーシブＯＲ＝ｄの５つのＭＳＢが使用される。ペイロードが５バイト未満を含むなら、利用可能なバイトのみが使用される。ペイロードの第３、第４および第５バイトを用いてチェックサムを計算する。何故なら、殆どの場合、これらのバイトはパケットがヘッダ圧縮されるとき、ＴＣＰチェックサムを含むであろうからである。ＴＣＰチェックサムはペイロードの残りよりも大きな度合いの予測不可能性をたぶん呈示するであろう。それにより、イニシャルチェックサムをできるだけランダムにさせる。ランダムイニシャルチェックサムは間違いを含んだデータフレームを確実に検出する確率を減少しなければならない。
レングスフィールド６０はペイロード内のバイトの数を示し、ファイナルチェックサム６２のロケーションはフレーム内にある。記載した例示ＣＤＭＡセルラシステムにおいて、このフィールドの最大許容値は１５０２であり、ＰＰＰプロトコルフィールドの２バイトとペイロードの１５００バイトを含む。
イニシャルチェックサム５８同様に、ファイナルチェックサム６２は、ビットの任意の組合せを用いて計算することができる。記載した例示ＣＤＭＡセルラシステムにおいて、ファイナルチェックサムは、レングスフィールドの８つのＬＳＢ（すなわち、プリアンブルの第３バイト）、およびペイロードの第３、第４、第５、および最終バイトに対してイクスクルーシブＯＲをとることにより計算される。ペイロードが５バイト未満を含むなら、利用可能なバイトのみが使用される。
チェックサム計算は、以下の２つの例を参照することにより、最もよく理解される。第１の例において、フレームが２バイトのペイロードを有するなら、（ペイロードの他の必要とされるどれひとつとして存在しないので）、レングスフィールドの最後のバイトのみがイニシャルチェックサム計算に使用されるであろう。ファイナルチェックサムは、レングスフィールドの８つのＬＳＢおよびペイロードの第２バイトを用いて計算されるであろう。
一例として、ペイロードの第１バイトが０ｘ２１であり、ペイロードの第２バイトが０ｘ（ａａ）であるなら、イニシャルチェックサムは、（２バイトのペイロードを示す）０ｘ０２であるレングスフィールドの８つのＬＳＢを用いて計算されるであろう。イニシャルチェックサムはレングスフィールドの５つのＭＳＢ、すなわち０ｘ００に等しいであろう。ファイナルチェックサムは、レングスフィールドの８つのＭＳＢである０ｘ０２と、ペイロードの最後のバイトである０ｘ（ａａ）とのイクルクルーシブＯＲを取ることにより計算され、０ｘ（ａ８）のファイナルチェックサムを生じるであろう。ファイナル例示フレームは、以下のように構築されるであろう（但し、ペイロードは、＊文字間にある）
ｄｅ ００ ０２＊２１ａａ＊ａ８ ｄｅ
第２の例において、フレームが５バイトのペイロードを有するなら、イニシャルチェックサムは、レングスフィールドの８つのＬＳＢ、およびペイロードの第３、第４、および第５バイトを用いて計算されるであろう。ファイナルチェックサムは、レングスフィールドの８つのＬＳＢ＝ｓおよびペイロードの第３、第４、および第５バイト、およびペイロードの最終バイト（この場合も第５バイトである）を用いて計算されるであろう。
一例として、５バイトペイロードが０ｘ２１、０ｘ０ｂ、０ｘ２２、０ｘ３ａ、０ｘ０ａなら、イニシャルチェックサムは、０ｘ０５であるレングスフィールドの８つのＬＳＢを、０ｘ２２、０ｘ３ａ、０ｘ０ａとイクルクルーシブＯＲすることにより計算されるであろう。イニシャルチェックサムは、０ｘ（ｉｄ）（０５ＸＯＲ ２２ ＸＯＲ ３ａ ＸＯＲ ０ａ ＸＯＲ ０ａ）であろう。ファイナル例示フレームは以下のように構築されるであろう（但し、ペイロードは＊文字の間にある）。
ｄｅ １０ ０５＊２１ ０ｂ ２２ ３ａ ０ａ＊１ｄ ｄｅ
図４を参照すると、ロウオーバーヘッドフレーミングプロトコルの例示検出方法論を実証するフローチャートが示される。ステップ６６において、受信器はスタートフラッグのためのシリアルバイトストリームをスキャンする。スタートフラッグが検出されると、受信器はイニシャルチェックサムを計算できるように、必要なバイト数が着信するのを待つ。記載された例示ＣＤＭＡセルラシステムにおいて、イニシャルチェックサム、レングスフィールド、およびペイロードの最初の５バイトを、イニシャルチェックサムを計算するために受信しなければならない。ステップ６８において、受信器はイニシャルチェックサムを計算する。次に、ステップ７０において、計算されたイニシャルチェックサムが送信されたイニシャルチェックサムと比較される。計算されたイニシャルチェックサムが、送信されたイニシャルチェックサムと一致しないなら、誤ったプリアンブルが検出された。誤ったプリアンブルに応答して、検出されたスタートフラッグが破棄され、受信器はステップ６６に戻り、破棄されたスタートフラッグの直後のバイトで始まる新しいスタートフラッグのためのシリアルバイトストリームのスキャンを開始する。反対に、計算されたイニシャルチェックサムが送信されたイニシャルチェックサムと一致するなら、次に、ステップ７２において、レングスフィールドの値が最大値と比較される。レングスフィールドの値が最大値を越えるなら、誤ったプリアンブルが検出されたことになる。上述したように、誤ったプリアンブルは、受信器に、検出されたスタートフラッグを破棄させ、ステップ６６に戻り、破棄されたスタートフラッグの直後のバイトで始まる新しい開始フラッグのためのシリアルバイトストリームのスキャンを開始させる。反対に、レングスフィールドが最大値以下ならば、受信器は確実にプリアンブルを検出したことになる。
プリアンブルを確実に検出するための手続きは、送信されたチェックサムを計算されたチェックサムとシーケンシャルに比較し、次に、レングスフィールドの値を調べるように記載したが、順番を逆にしてもよいし、あるいは、チェックサムの比較とレングスフィールドの検査は並列に行なっても良いことを当業者は理解するであろう。さらに、代わりの実施の形態において、確実にプリアンブルを検出する手続きは、単独でまたは他の周知の技術の組み合わせで、イニシャルチェックサム比較またはレングスフィールド値の検査の一方に限定することができる。その際、初期チェックサム比較のみに限定してもよいし、レングスフィールド値の調査のみに限定してもよいし、あるいは他の周知の技術と組み合わせて限定してもよい。
プリアンブルが確実に検出されると、受信器は、何らかのさらなるフレーム処理を実行する前にレングスフィールドにより指定されたすべてのペイロードバイトを受信するまで待つ。これは、プリアンブルが誤って検出されたなら、受信器をフリーズさせるかもしれない。受信器のフリーズの可能性を回避するために、すべてのペイロードバイトは、特定の時間期間内に受信されなければならない。ステップ７４において、レングスフィールドにおいて指定されたすべてのペイロードが受信される前に時間期間が経過するなら、検出されたスタートフラッグは破棄され、受信器はステップ６６に戻り、破棄されたスタートフラッグの直後のバイトで始まる新しいスタートフラッグのためのシリアルバイトストリームのスキャンを開始する。反対に時間期間が経過する前に、レングスフィールドで指定されたすべてのペイロードバイトが受信されるなら、ファイナルチェックサムを計算することができる。
ステップ７６において、ファイナルチェックサムが計算される。次に、ステップ７８において、計算されたファイナルチェックサムは、送信されたファイナルチェックサムと比較される。計算されたファイナルチェックサムが送信されたファイナルチェックサムと一致しないなら、誤ったポストアンブルが検出された。誤ったポストアンブルに応答して、検出されたスタートフラッグが破棄され、受信器はステップ６６に戻り、破棄されたスタートフラッグ直後のバイトで始まる新しいスタートフラッグのためのシリアルバイトストリームの操作を開始する。反対に、計算されたファイナルチェックサムが送信されたチェックサムと一致するなら、ステップ８０において、ファイナルチェックサムの直後のバイトがストップフラッグのためにチェックされる。バイトがストップフラッグでなければ、フレームは間違いを含んでいる。間違いを含んだフレームに応答して、検出されたスタートフラッグが破棄され、受信器はステップ６６に戻り、破棄されたスタートフラッグの直後のバイトで始まる新しいスタートフラッグのためのシリアルバイトストリームのスキャンを開始する。反対に、ストップフラッグがファイナルチェックサムの直後に検出されるなら、フレームは確実に検出され、受信器はステップ８２において、ペイロードを上層に渡す。
フレームを確実に検出するための上述したステップのシーケンスは一例であり、限定するものではない。当業者は、これらの手続きが任意の順番でも実行できる、すなわち、シリアルに、パラレルに、あるいは、シリアル手続きとパラレル手続きのいずれかの組合せで実行できることを理解するであろう。さらに、１つ以上の特定の手続きを省略してもよいし、または技術的に知られているいづれかの他の技術と組み合わせても良い。
受信器のフリーズは、多くのアプリケーションにおいて大きな懸念であり得る。従って、ペイロードバイトの配信の期間に受信器がフリーズするのを防止するためにある手続きを行使してもよい。一例として、最大ペイロードに対して、推定される最悪配信時間のためのタイマを設定することができる。レングスフィールドで指定された全てのペイロードバイトが受信される前にタイマが切れるなら、受信器は、フリーズを宣言し、以前に検出したスタートフラッグ直後のバイトで始まる新しいスタートフラッグのためのシリアルバイトストリームのスキャンを開始する。
あるいは、図５のフローに概説される手続きを用いて、受信器のフリーズに対するより早い応答時間を達成することができる。ステップ８４において、最初のペイロードバイトが受信される。これに応答して、ステップ８６において、ペイロードバイトカウントをゼロに設定し、ステップ８８において、タイマはｔ１ミリ秒（ｍｓ）でタイムアウトに設定され、ステップ９０において、タイマバイトカウントはゼロに設定される。
ステップ９２において、受信したペイロードバイトの数を反映させるために、ペイロードバイトカウントがインクリメントされる。次に、ステップ９４において、ペイロードバイトカウントは、レングスフィールド値と比較される。ペイロードバイトカウント値がレングスフィールド値と等しいなら、ペイロードバイト配信は完了し、ステップ９６において、ファイナルチェックサムを計算することができる。反対に、ペイロードバイトカウントがレングスフィールド値未満なら、ステップ９８において、タイマがセットされてから受信したバイト数を反映するためにタイマバイトカウントがインクリメントされる。
次に、ステップ１００において、受信器は、次のペイロードバイトを待つ。タイマが経過する前に、次のペイロードバイトが受信されるなら、受信器は、バイトカウントループ１０２に入る。バイトカウントループ１０２において、バイトカウントがステップ９２においてインクリメントされ受信したペイロードバイトの数を反映し、ステップ９４において、インクリメントされたバイトカウントが再びレングスフィールド値と比較され、ペイロード配信が完了したかどうか判断する。インクリメントされたバイトカウントがレングスフィールド値に等しいなら、受信器はバイトカウントループ１０２を出て、ステップ９６においてファイナルチェックサムを計算する。反対に、バイトカウントが、レングスフィールド値未満なら、ステップ９８において、タイマバイトカウントがインクリメントされ、タイマが設定されてから受信したバイト数を反映する。受信器は、ペイロード配信が完了するかまたは最初のペイロードバイトを受信後、タイマがｔ１ｍｓ経過するまで、バイトカウントループ１０２に留まる。
タイマが経過すると（最初のペイロードが受信された後のｔ１ｍｓ）、ステップ１０４においてタイマバイトカウントは実装時に定義される定数Ｋと比較される。タイマバイトカウントが定数Ｋより大きければ、ペイロードが積極的に受信されている確率が高くなる。この結果、受信器はタイマループ１０６に入る。タイマループ１０６において、タイマは、ステップ８８においてｔ１ｍｓにおけるタイムアウト時にタイムアウトにリセットされ、ステップ９０において、タイマバイトカウントはゼロにリセットされる。次に、受信器は、ペイロード配信が完了するかまたはタイマが経過するまでバイトカウントループ１０２に入る。
タイマが経過すると、ステップ１０４において、タイマバイトカウントは再び定数Ｋと比較される。タイマバイトカウントが定数Ｋを越えるなら、受信器は、ペイロード配信が完了するかまたは定数Ｋ以下のタイマバイトカウントでタイマが経過するまでタイマループ１０６に留まる。タイマが定数以下のタイマバイトカウントで経過するなら、ペイロードバイトが受信されない確率が高くなる。その場合には、受信器はステップ１０８において、受信器フリーズを宣言し、以前に検出したスタートフラッグ直後のバイトで始まる新しいスタートフラッグのためのシリアルバイトストリームのスキャンを開始する。
記載した例示ＣＤＭＡセルラシステムにおいて、ｔ１は、等時間間隔で物理層からの最大ペイロードを受信するのにかかる時間に設定することができる。この方法が使用されるなら、８０００ｂｐｓ物理リンクに基づいて、１５０２バイトに対応するために、ｔ１は、１．５秒に設定されるであろう。しかしながら、ｔ１の値は、物理層内の速度変化に対処するために調節可能である。定数Ｋは１０に設定することができる。または上層バイトストリームの周知のパラメータに基づいて定数Ｋを最適化するように調節可能である。
当業者は、ここに開示した実施形態に関連して記載した種々の例示論理ブロック、モジュール、回路、およびアルゴリズムは、電子ハードウエア、コンピュータソフトウエア、または両方の組合せとして実施できることを理解するであろう。ハードウエアとソフトウエアのこの互換性を明瞭に説明するために、種々の例示部品、ブロック、モジュール、回路、およびアルゴリズムは、一般的のそれらの機能性の観点から上述した。そのような機能性がハードウエアまたはソフトウエアとして実施されるかどうかは、特定のアプリケーションおよび全体のシステムに課せられた設計制約に依存する。当業者、各特定のアプリケーションに対してさまざまな方法で、記載した機能性を実施することができるが、そのような実施の決定は、この発明の範囲からの逸脱を生じるものとして解釈されるべきでない。
ここに開示された実施の形態に関連して記載された種々の実例となる論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタルシグナルプロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）または他のプログラマブル論理装置、ディスクリートゲートまたはトランジスタロジック、ディスクリートハードウエアコンポーネント、またはここに記載した機能を実行するように設計されたいずれかの組合せを用いて実施または実行することができる。汎用プロセッサは、マイクロプロセッサであってよいが、別の方法では、プロセッサは、いずれかの一般的なプロセッサ、コントローラ、マイクロコントローラ、またはステートマシンであってよい。プロセッサはまた、計算装置の組合せとしても実施できる。例えば、ＤＳＰとマイクロプロセッサの組合せ、複数のマイクロプロセッサ、ＤＳＰコアと協力した１つ以上のマイクロプロセッサまたはいずれかの他のそのような構成として実施することもできる。
ここに開示された実施の形態に関連して記載された方法またはアルゴリズムのステップは、ハードウエアにおいて、プロセッサにより実行されるソフトウエアモジュールにおいて、または両者の組合せにおいて直接具現化することができる。ソフトウエアモジュールは、ＲＡＭメモリ、フラッシュメモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、レジスタ、ハードディスク、脱着可能ディスク、ＣＤ−ＲＯＭ、または技術的に知られているその他のいずれかの形態の記憶媒体に存在することができる。例示記憶媒体は、プロセッサに接続される。そのようなプロセッサは記憶媒体から情報を読み出し、記憶媒体に情報を書き込むことができる。別の方法では、記憶媒体は、プロセッサに集積可能である。プロセッサと記憶媒体はＡＳＩＣに存在してもよい。ＡＳＩＣはユーザ端末に存在してもよい。別の方法では、プロセッサと記憶媒体はユーザ端末内のディスクリートコンポーネントとして存在してもよい。
開示した実施形態の上述の記載は当業者がこの発明を製作または使用することを可能にするために提供される。これらの実施の形態に対する種々の変更は当業者には容易に明白であろう、そしてここに定義される包括的原理は発明力の使用なしに他の実施の形態に適用可能である。従って、この発明は、ここに示した実施の形態に限定されることを意図したものではなく、ここに開示した原理と新規な特徴に一致する最も広い範囲が許容されるべきである。
この発明の例示実施形態について記載したけれども、添付されたクレームの範囲を制限するように解釈されるべきでない。当業者は、記載した実施の形態に種々の変更を行なうことができることを理解するであろう。さらに、多様な技術における熟達した人にとって、ここに記載した発明自体が他の仕事への解決および他のアプリケーションに対する適応を示唆するであろう。それゆえ、この実施の形態は、あらゆる面において、例示として、そして制限的なものでないものとして考察され、この発明の範囲を示すために参照は、上述した記載よりもむしろ添付されたクレームに対して成されるべきであることが望ましい。
図１は例示実施形態に従うＣＤＭＡセルラシステムの機能ブロック図である。 図２は、例示実施形態に従って、低オーバーヘッドフレームプロトコルを利用するＣＤＭＡセルラシステムの機能ブロック図である。 図３は、例示実施形態に従う低オーバーヘッドフレーミングプロトコルのためのフォーマットである。 図４は、例示実施形態に従って、低オーバーヘッドフレーミングプロトコルを使用するペイロードのための検出方法論を立証するフローチャートである。 図５は、例示実施形態に従って、受信器区画を検出するための方法論を立証するフローチャートである。

Claims (62)

  1. 下記を具備する、通信システムにおいてペイロードの通信のために前記ペイロードをフレーミングする方法：
    前記ペイロードのフレーム境界を定める；
    前記ペイロードの第１のサブセットおよび前記ペイロードのレングスフィールドの関数としてイニシャルチェックサムを計算する；
    前記ペイロードの第２のサブセットおよび前記ペイロードのレングスフィールドの関数としてファイナルチェックサムを計算する；
    前記ペイロードの通信のために前記イニシャルチェックサムおよびファイナルチェックサムを前記フレーム境界内の前記ペイロードに付加する。
  2. 前記フレーム境界を定めることは、前記ペイロードの開始にプリアンブルを付加することを具備し、前記プリアンブルは前記イニシャルチェックサムを有する、請求項１の方法。
  3. 前記ペイロードは複数のバイトを具備し、前記ペイロードの前記第１のサブセットは、前記プリアンブルに続く、前記ペイロードの第３バイト、第４バイト、および第５バイトを含む、請求項２の方法。
  4. 前記ペイロードのバイト数を示すレングスフィールドを前記プリアンブル内に配置することをさらに具備する、請求項３の方法。
  5. 前記イニシャルチェックサムの計算は、前記ペイロードの前記第１のサブセットと前記レングスフィールドをexclusive ORすることを具備する、請求項４の方法。
  6. 前記ペイロードの第２のサブセットは、前記プリアンブルに続くペイロードの第３、第４および第５バイト、および前記ペイロードの最終バイトを含み、前記ファイナルチェックサムの計算は、前記ペイロードの第２のサブセットと前記レングスフィールドをexclusive ORすることを具備する、請求項５の方法。
  7. 前記フレーム境界を定めることは、ファイナルチェックサムを、前記ペイロードの最後に付加することを具備する、請求項１の方法。
  8. 前記ペイロードは、複数のバイトを具備し、前記ペイロードの前記第２のサブセットは、前記プリアンブルに続く前記ペイロードの前記第３、第４、および第５バイト、および前記ペイロードの前記最後のバイトを含む、請求項７の方法。
  9. 前記フレーム境界を定めることは、前記レングスフィールドを有するプリアンブルを前記ペイロードの開始に付加することを具備する、請求項８の方法。
  10. 前記イニシャルチェックサムの計算は、前記ペイロードの前記第１のサブセットと前記レングスフィールドのexclusive ORをとることを具備する、請求項９の方法。
  11. 下記を具備する、通信システムにおけるペイロードの通信のために前記ペイロードをフレーミングする方法：
    前記ペイロードのフレーム境界を定める；
    前記ペイロードのサブセットの関数として値を計算する；
    前記フレーム境界内の前記ペイロードに前記値を付加する；
    ことを具備し、
    前記ペイロードは所定のバイト数を含み、前記フレームの境界を定めることはプリアンブルを前記ペイロードの開始に付加することを含み、
    前記プリアンブルは、第１のバイトを有するスタートフラッグと、スタートフラッグに続く前記値と、前記値に続くレングスフィールドを含み、
    前記レングスフィールドは前記ペイロードのバイト数を示し、
    前記値と前記レングスフィールドの一部が第２バイトを構成し、
    前記ペイロードは所定バイト数に限られているので前記第２バイトは前記所定バイト数のバイト値のサブセットに限られ、
    前記方法は、前記ペイロードの通信のために前記第２バイトに利用可能なバイト値のサブセットとは異なるバイト値を有するスタートフラッグを選択することをさらに備える。
  12. 前記値は５ビットを含み、前記レングスフィールドは、少なくとも３ビットを含み、前記第２バイトは、前記５ビット値に続けて前記レングスフィールドの３つの最上位ビットを含む、請求項１１の方法。
  13. 下記を具備する、通信システムにおいて通信されたフレーム内のペイロードの有効性を決定する方法：
    第１の値が付加されたペイロードを有する受信されたフレームを識別する；
    前記ペイロードのサブセットの関数として第２の値を計算する；
    前記第２の値を前記第１の値と比較する；
    前記比較の関数として有効なペイロードを検出する；
    ことを備え、
    前記ペイロードは、複数のバイトを含み、
    前記ペイロード内のバイト数を示すフレーム内のレングスフィールドを識別することを備え、
    前記第２の値の計算は、さらに前記レングスフィールドの関数であり、
    前記ペイロードのサブセットは、前記プリアンブルに続くペイロードの第３、第４、第５バイトを含み、
    前記第２の値の計算は、前記受信されたフレーム内のペイロードの有効性を決定するために前記ペイロードのサブセットと前記レングスフィールドとのexclusive ORを取ることを備える。
  14. 下記を具備する、通信システムにおいて通信されたフレーム内のペイロードの有効性を決定するための方法：
    第１の値が付加されたペイロードを有する受信されたフレームを識別する；
    前記ペイロードのサブセットの関数として第２の値を計算する；
    前記第２の値を前記第１の値と比較する；
    前記比較の関数として有効なペイロードを検出する；
    ことを備え、
    前記ペイロードを含むフレームは複数のバイトを含み、
    前記フレームをシリアルバイトストリームで受信し、
    所定の時間内に受信したペイロードバイト数をカウントし、
    前記所定時間内のペイロードバイトカウントがしきい値を下回るなら無効フレームを宣言し、
    前記所定時間内のペイロードバイトが前記受信されたフレーム内のペイロードの有効性を決定するためのしきい値を超えるなら、第２の所定時間内に受信したペイロードバイト数を再カウントする。
  15. 下記を具備する、通信システムにおいて通信されたフレーム内のペイロードの有効性を決定するための方法：
    第１の値が付加されたペイロードを有する受信されたフレームを識別する；
    前記ペイロードのサブセットの関数として第２の値を計算する；
    前記第２の値を前記第１の値と比較する；
    前記比較の関数として有効なペイロードを検出する；
    前記第１の値が前記ペイロードの開始に付加され、
    前記フレームは、前記ペイロードの終わりに付加された第３の値を含み、
    前記方法は、前記ペイロードの第２のサブセットの関数として第４の値を計算することと、
    前記第４の値を前記第３の値と比較することとをさらに備え、
    前記有効ペイロード検出は、前記第１の値と前記第２の値の比較と、前記第３の値と前記第４の値の比較の両方の関数であり、
    有効ペイロード検出はさらに、前記第３の値の直後のフレーム内のストップフラッグを確認することをさらに備え、
    前記ペイロードは複数のバイトを含み、
    前記方法は、前記ペイロード内のバイト数を示すフレーム内のレングスフィールドを識別することをさらに備え、
    前記第２の値の計算および前記第４の値の計算は両方とも前記レングスフィールドの関数であり、
    前記ペイロードのサブセットは前記プリアンブルに続くペイロードの第３、第４、第５バイトを含み、
    前記ペイロードの第２のサブセットは、受信されたフレーム内のペイロードの有効性を決定するために前記プリアンブルに続くペイロードの第３、第４、第５バイトと、前記ペイロードの最後のバイトを含む。
  16. 前記第２の値の計算は、前記ペイロードのサブセットと前記レングスフィールドとのexclusive ORをとることを備え、前記第４の値の計算は、前記ペイロードの第２のサブセットと前記レングスフィールドとのexclusive ORをとることを備えた、請求項１５の方法。
  17. 下記を具備する、ペイロードをフレーミングする方法を実行するためにコンピューターにより実行可能な命令のプログラムを具現化するコンピューター読み取り可能媒体：
    前記方法は、下記を具備する：
    ペイロードのフレーム境界を定める；
    前記ペイロードの第１のサブセットおよび前記ペイロードのレングスフィールドの関数としてイニシャルチェックサムを計算する；
    前記ペイロードの第２のサブセットと前記ペイロードのレングスフィールドの関数としてファイナルチェックサムを計算する；
    前記イニシャルチェックサムおよび前記ファイナルチェックサムを前記フレーム境界内のペイロードに付加する。
  18. 前記フレームの境界を定めることは、前記ペイロードの開始にプリアンブルを付加することを具備し、前記プリアンブルはイニシャルチェックサムを有する、請求項１７のコンピュータ読み取り可能媒体。
  19. 前記ペイロードは、複数のバイトを含み、前記ペイロードの第１のサブセットは、前記プリアンブルに続くペイロードの第３、第４、第５バイトを含む、請求項１８のコンピューター読み取り可能媒体。
  20. 前記方法は、前記ペイロードのバイト数を示すレングスフィールドを前記プリアンブル内に配置することをさらに備えた、請求項１９のコンピュータ読み取り可能媒体。
  21. 前記イニシャルチェックサムの計算は、前記ペイロードの前記第１のサブセットと前記レングスフィールドとのexclusive ORをとることを備えた、請求項２０のコンピュータ読み取り可能媒体。
  22. 前記ペイロードの第２のサブセットは、前記プリアンブルに続く前記ペイロードの第３、第４、および第５バイト、および前記ペイロードの最後のバイトを含み、前記ファイナルチェックサムの計算は、前記ペイロードの前記第２のサブセットと前記レングスフィールドとのexclusive ORをとることを備えた、請求項２１のコンピュータ読み取り可能媒体。
  23. 前記フレームの境界を定めることは、前記ファイナルチェックサムを、前記ペイロードの最後に付加することを備えた、請求項１７のコンピュータ読み取り可能媒体。
  24. 前記ペイロードは、複数のバイトを含み、前記ペイロードの前記第２のサブセットは、前記プリアンブルに続く前記ペイロードの第３、第４、および第５バイト、および前記ペイロードの最後のバイトを備えた、請求項２３のコンピュータ読み取り可能媒体。
  25. 前記フレームの境界を定めることは、前記レングスフィールドを有するプリアンブルを前記ペイロードの開始に付加することを備えた、請求項２４のコンピュータ読み取り可能媒体。
  26. 前記イニシャルチェックサムの計算は、前記ペイロードの前記第１のサブセットと前記レングスフィールドとのexclusive ORをとることを備えた、請求項２５のコンピュータ読み取り可能媒体。
  27. ペイロードをフレーミングする方法を実行するために、コンピューターにより実行可能な命令のプログラムを具現化するコンピューター読み取り可能媒体：
    前記方法は下記を具備する：
    ペイロードのフレーム境界を定める；
    前記ペイロードのサブセットの関数として値を計算する；
    前記値をフレーム境界内のペイロードに付加する；
    前記ペイロードは所定のバイト数を含み、
    前記フレーム境界を定めることは、プリアンブルを前記ペイロードの開始に付加することを備え、
    前記プリアンブルは、第１のバイトを有するスタートフラッグ、前記スタートフラッグに続く前記値、および前記値に続くレングスフィールドを備え、
    前記レングスフィールドは前記ペイロード内のバイト数を示し、
    前記値および前記レングスフィールドの一部は第２バイトを構成し、
    前記第２バイトは、前記ペイロード内の所定のバイト数によるバイト値のサブセットに限定され、
    前記方法は、前記第２バイトに対して利用可能なバイト値のサブセットとは異なるバイト値を有するスタートフラッグを選択することをさらに備える。
  28. 前記値は５ビットを含み、前記レングスフィールドは、少なくとも３ビットを含み、前記第２バイトは、前記５ビット値に続けて前記レングスフィールドの３つの最上位ビットを含む、請求項２７のコンピュータ読み取り可能媒体。
  29. フレーム内の有効なペイロードを決定するための方法を実行するためにコンピューターにより実行可能な命令のプログラムを具現化するコンピューター読み取り可能媒体：
    前記方法は下記を具備する：
    第１の値が付加されたペイロードを有するフレームを識別する；
    前記ペイロードのサブセットの関数として第２の値を計算する；
    前記第２の値を前記第１の値と比較する；
    前記比較の関数として有効ペイロードを検出する；
    前記ペイロードは複数のバイトを含む；
    前記方法は、前記ペイロード内のバイト数を示すフレーム内のレングスフィールドを識別することをさらに備え；
    前記第２の値の計算は、さらに前記レングスフィールドの関数であり、
    前記ペイロードのサブセットは、プリアンブルに続くペイロードの第３、第４、および第５バイトを含み；
    前記第２の値の計算は、前記ペイロードのサブセットと前記レングスフィールドとのexclusive ORをとることを備える。
  30. フレーム内の有効なペイロードを決定するための方法を実行するためにコンピューターにより実行可能な命令のプログラムを具現化するコンピューター読み取り可能媒体：
    前記方法は下記を具備する：
    第１の値が付加されたペイロードを有するフレームを識別する；
    前記ペイロードのサブセットの関数として第２の値を計算する；
    前記第２の値を前記第１の値と比較する；
    前記比較の関数として有効ペイロードを検出する；
    前記ペイロードを含むフレームは複数のバイトを含み；
    前記方法は、前記フレームをシリアルバイトストリームで受信することと；
    所定の時間内に受信したペイロードバイト数をカウントすることと；
    前記所定時間内のペイロードバイトカウントがしきい値を下回るなら無効フレームを宣言すること；
    とを備え、
    前記方法はさらに、前記所定時間内の前記ペイロードバイトがしきい値を超えるなら、第２の所定時間内に受信したペイロードバイトの数を再カウントすることをさらに備える。
  31. フレーム内の有効なペイロードを決定するための方法を実行するためにコンピューターにより実行可能な命令のプログラムを具現化するコンピューター読み取り可能媒体：
    前記方法は下記を具備する：
    第１の値が付加されたペイロードを有するフレームを識別する；
    前記ペイロードのサブセットの関数として第２の値を計算する；
    前記第２の値を前記第１の値と比較する；
    前記比較の関数として有効ペイロードを検出する；
    前記第１の値は前記ペイロードの開始に付加され；
    前記フレームはさらに前記ペイロードの最後に付加された第３の値をさらに含み；
    前記方法は、前記ペイロードの第２のサブセットの関数として第４の値を計算することをさらに備え；
    前記第４の値を前記第３の値と比較し；
    前記有効ペイロードの検出は、前記第１の値と第２の値との比較および前記第３の値と第４の値との比較の両方の関数であり；
    有効ペイロード検出はさらに前記第３の値の直後のフレーム内のストップフラッグを確認することをさらに備え；
    前記ペイロードは複数のバイトを含み；
    前記方法は、さらに前記ペイロード内のバイト数を示すフレーム内のレングスフィールドを識別することを備え；
    前記第２の値の計算および前記第４の値の計算は共に前記レングスフィールドの関数であり；
    前記ペイロードのサブセットは、前記プリアンブルに続くペイロードの第３、第４、および第５バイトを含み；
    前記ペイロードの第２のサブセットは、前記プリアンブルに続くペイロードの第３、第４、および第５バイト、および前記ペイロードの最後のバイトを含む。
  32. 前記第２の値の計算は、前記ペイロードのサブセットと前記レングスフィールドとのexclusive ORをとることを備え；
    前記第４の値の計算は、前記ペイロードの第２のサブセットと前記レングスフィールドとのexclusive ORをとることを備えた、請求項３１のコンピューター読み取り可能媒体。
  33. 下記を具備する、通信システムにおいてペイロードの通信のための通信装置：
    前記通信装置は、前記ペイロードのフレーム境界を定め、前記ペイロードの第１のサブセットおよび前記ペイロードのレングスフィールドの関数としてイニシャルチェックサムを計算し、前記ペイロードの第２のサブセットと前記ペイロードのレングスフィールドの関数としてファイナルチェックサムを計算し、処理されたフレームを生成するために前記イニシャルチェックサムおよびファイナルチェックサムを前記フレーム境界内のペイロードに付加するように構成されたプロセッサと；
    前記処理されたフレームを送信するように構成された送信機。
  34. 前記プロセッサは、さらに、前記ペイロードの開始にプリアンブルを付加するように構成され、前記プリアンブルは前記イニシャルチェックサムを有する、請求項３３の通信装置。
  35. 前記プロセッサはさらに前記ファイナルチェックサムを前記フレーム境界内のペイロードの最後に付加する、請求項３４の通信装置。
  36. 前記ペイロードは複数のバイトを含み、前記プロセッサは、前記ペイロードのバイト数を示すレングスフィールドを前記プリアンブル内に配置するように構成される、請求項３５の通信装置。
  37. 前記ペイロードの第２のサブセットは、前記プリアンブルに続くペイロードの第３、第４、第５バイトおよび前記ペイロードの最後のバイトを含み、前記プロセッサは、前記ペイロードの第２のサブセットと前記レングスフィールドとのexclusive ORをとることによりファイナルチェックサムを計算するようにさらに構成される、請求項３６の通信装置。
  38. 前記ペイロードは複数のバイトを含み、前記プロセッサは、さらに前記ペイロード内のバイト数を示すレングスフィールドを前記プリアンブル内に配置するように構成される、請求項３３の通信装置。
  39. 前記ペイロードの第１のサブセットは、前記プリアンブルに続くペイロードの第３、第４、第５バイトを含み、前記プロセッサは、さらに前記ペイロードの第１のサブセットと前記レングスフィールドとのexclusive ORをとることにより前記イニシャルチェックサムを計算するように構成される、請求項３８の通信装置。
  40. 前記送信機は無線送信機を備えた、請求項３３の通信装置。
  41. 前記送信機は、符号分割多重アクセス送信機を備えた、請求項４０の通信装置。
  42. 下記を具備する、通信システムにおいてペイロードの通信のための通信装置：
    前記通信装置は下記を具備する：
    第１の値が付加されたペイロードを有するフレームを受信するように構成された受信機；
    前記ペイロードのサブセットの関数として第２の値を計算し、前記第２の値を前記第１の値と比較し、比較の関数として有効ペイロードを検出するように構成されたプロセッサ；
    前記ペイロードは複数のバイトを含み；
    前記プロセッサは、前記ペイロード内のバイト数を示すフレーム内のレングスフィールドを識別し、前記ペイロードのサブセットおよび前記レングスフィールドの関数として前記第２の値を計算するようにさらに構成され；
    前記フレームは、前記第１の値が前記ペイロードの開始に付加されたプリアンブルを含み；
    前記ペイロードのサブセットは前記プリアンブルに続くペイロードの第３、第４および第５バイトを含み；
    前記プロセッサはさらに前記ペイロードのサブセットと前記レングスフィールドとのexclusive ORをとることにより前記第２の値を計算するように構成される。
  43. 前記プロセッサは、さらに前記レングスフィールドにより示されるペイロードバイト数がしきい値を超えるかどうかを決定するように構成され、前記プロセッサによる前記有効ペイロード検出は、さらに前記レングスフィールド決定の関数である、請求項４２の通信装置。
  44. 前記受信機は、さらに前記フレームをシリアルバイトストリームで受信するように構成され、前記プロセッサはすべてのペイロードバイトが前記第１のペイロードバイトの受信から所定時間内に受信されたかどうかを決定するように構成され、前記プロセッサによる有効フレーム検出は、さらに前記ペイロードバイト決定の関数である、請求項４２の通信装置。
  45. 前記プロセッサはさらに前記ペイロード内のバイト数を示すフレーム内のレングスフィールドを識別するように構成され、前記ペイロードバイト決定は前記レングスフィールド表示の関数である、請求項４４の通信装置。
  46. 前記受信機は、前記フレームをシリアルバイトストリームで受信するようにさらに構成され、前記プロセッサはさらに所定時間内に受信したペイロードバイト数をカウントし、前記所定時間内のペイロードバイトカウントがしきい値を下回るなら無効フレームを宣言するように構成される、請求項４３の通信装置。
  47. 前記所定時間内のペイロードバイトがしきい値を超えているなら、前記プロセッサは、さらに第２の所定時間内に受信したペイロードバイト数を再カウントするように構成された、請求項４６の通信装置。
  48. 下記を具備する、通信システムにおけるペイロードの通信のための通信装置：
    前記通信装置は下記を具備する：
    第１の値が付加されたペイロードを有するフレームを受信するように構成された受信機；
    前記ペイロードのサブセットの関数として第２の値を計算し、前記第２の値を前記第１の値と比較し、前記比較の関数として有効ペイロードを検出するように構成されたプロセッサ；
    前記ペイロードは複数のバイトを含み；
    前記プロセッサはさらに前記ペイロード内のバイト数を示すフレーム内のレングスフィールドを識別するようにさらに構成され；
    前記プロセッサによる前記第２の値と第４の値の両方の計算は、さらに前記レングスフィールドの関数であり；
    前記第１の値は前記ペイロードの開始に付加され；
    前記フレームは前記ペイロードの最後に付加された第３の値を含み；
    前記プロセッサは、前記ペイロードの第２のサブセットの関数として第４の値を計算し、前記第４の値を前記第３の値と比較するように構成され；
    前記プロセッサによる有効ペイロード検出は、前記第１の値と前記第２の値との比較と、前記第３の値と前記第４の値との比較の両方の関数であり；
    前記ペイロードのサブセットは、前記プリアンブルに続くペイロードの第３、第４、および第５バイトを含み；
    前記ペイロードの第２のサブセットは、前記プリアンブルに続くペイロードの第３、第４、第５バイトと前記ペイロードの最後のバイトを含む。
  49. 前記プロセッサはさらに前記ペイロードのサブセットと前記レングスフィールドとのexclusive ORをとることにより前記第２の値を計算し、前記ペイロードの第２のサブセットと前記レングスフィールドとのexclusive ORをとることにより前記第４の値を計算するように構成される、請求項４８の通信装置。
  50. 下記を具備する通信システムにおけるペイロードの通信のための通信装置：
    前記通信装置は下記を具備する：
    前記ペイロードのフレーム境界を定める手段；
    前記ペイロードの第１のサブセットと前記ペイロードのレングスの関数としてイニシャルチェックサムを計算し、前記ペイロードの第２のサブセットと、前記ペイロードのレングスの関数としてファイナルチェックサムを計算するための計算手段；
    前記イニシャルチェックサムと前記ファイナルチェックサムを前記フレーム境界内のペイロードに付加する付加手段。
  51. 前記付加手段は、プリアンブルを前記ペイロードの開始に付加し、前記プリアンブルは前記イニシャルチェックサムを有する、請求項５０の通信装置。
  52. 前記ペイロードは複数のバイトを含み；
    前記付加手段は、前記ペイロード内のバイト数を示す前記レングスフィールドを前記プリアンブル内に配置する、請求項５１の通信装置。
  53. 前記ペイロードの第２のサブセットは、前記プリアンブルに続くペイロードの第３、第４、第５バイトと、前記ペイロードの最後のバイトを含み、前記計算手段は、前記ペイロードの第２のサブセットと前記レングスフィールドとのexclusive ORをとることにより前記ファイナルチェックサムを計算する、請求項５２の通信装置。
  54. 前記ペイロードは複数のバイトを含み、前記付加手段は、前記ペイロード内のバイト数を示す前記レングスフィールドを前記プリアンブル内に配置し、前記計算手段は、前記ペイロードの第１のサブセットおよび前記レングスフィールドの関数として前記イニシャルチェックサムを計算する、請求項５１の通信装置。
  55. 前記ペイロードの第１のサブセットは、前記プリアンブルに続くペイロードの第３、第４、第５バイトを含み、前記計算手段は、前記ペイロードの第１のサブセットと前記レングスフィールドとのexclusive ORをとることにより前記イニシャルチェックサムを計算する、請求項５４の通信装置。
  56. 下記を具備する、通信システムにおけるペイロードの通信のための通信装置：
    前記通信装置は下記を具備する：
    第１の値が付加されたペイロードを有するフレームを識別する手段；
    前記ペイロードのサブセットの関数として第２の値を計算するための計算手段；
    前記第２の値を前記第１の値と比較する比較手段；
    前記比較の関数として有効ペイロードを検出する検出手段；
    前記ペイロードは複数のバイトを含み；
    前記通信装置は、前記ペイロード内のバイト数を示すフレーム内のレングスフィールドを識別する手段をさらに備え；
    前記計算手段は、前記ペイロードのサブセットおよび前記レングスフィールドの関数として前記第２の値を計算し；
    前記フレームはさらに前記第１の値が前記ペイロードの開始に付加された第１の値を有するプリアンブルを含み；
    前記ペイロードのサブセットは、前記プリアンブルに続くペイロードの第３、第４、第５バイトを含み；
    前記計算手段は、前記ペイロードのサブセットと、前記レングスフィールドとのexclusive ORをとることにより前記第２の値を計算する。
  57. 前記レングスフィールドにより示されるペイロードバイト数がしきい値を超えるかどうかを決定する手段をさらに含み；
    前記検出手段は、前記レングスフィールド決定の関数として有効ペイロードを検出する、請求項５６の通信装置。
  58. 前記フレームをシリアルバイトストリームで受信する手段と、すべてのペイロードバイトが第１のペイロードバイトの受信から所定の時間内に受信されたかどうかを決定するための手段とをさらに備え、前記検出手段は、前記ペイロードバイト決定の関数としてさらに有効ペイロードを検出する、請求項５６の通信装置。
  59. 前記フレームをシリアルバイトストリームで受信する手段と、
    所定の時間内に受信したペイロードバイトの数をカウントする手段と、
    前記所定時間内のペイロードバイトカウントがしきい値を下回るなら無効フレームを宣言する手段とをさらに備えた、請求項５６の通信装置。
  60. 前記所定時間内のペイロードバイトが前記しきい値を超えるなら、第２の所定時間内に受信したペイロードバイトの数を再カウントする手段をさらに有する、請求項５９の通信装置。
  61. 下記を具備する、通信システムにおけるペイロードの通信のための通信装置：
    前記通信装置は下記を具備する：
    第１の値が付加されたペイロードを有するフレームを識別する手段；
    前記ペイロードのサブセットの関数として第２の値を計算する計算手段；
    前記第２の値を前記第１の値と比較する比較手段；
    前記比較の関数として有効ペイロードを検出するための検出手段；
    前記ペイロードのサブセットは、前記プリアンブルに続くペイロードの第３、第４、第５バイトを含み；
    前記ペイロードの第２のサブセットは、前記プリアンブルに続くペイロードの第３、第４、第５バイトと、前記ペイロードの最後のバイトを含み；
    前記第１の値は前記ペイロードの開始に付加され；
    前記フレームは、前記ペイロードの最後に付加された第３の値を含み；
    前記通信装置はさらに前記ペイロードの第２のサブセットの関数として第４の値を計算する手段と、前記第４の値を前記第３の値と比較する第２の比較手段をさらに備え；
    前記検出手段は、前記第１の値と前記第２の値の比較、および前記第３の値と前記第４の値との比較の両方の関数として有効ペイロードを検出し；
    前記ペイロードは複数のバイトを含み；
    前記通信装置は、前記ペイロード内のバイト数を示すフレーム内のレングスフィールドを識別する手段をさらに含み；
    前記計算手段および前記第２の計算手段の各々は、前記レングスフィールドの関数としてさらにそれぞれ第２および第４の値を計算する。
  62. 前記計算手段は、前記ペイロードのサブセットと前記レングスフィールドとのexclusive ORをとることにより前記第２の値を計算し、前記第２の計算手段は、前記ペイロードの第２のサブセットと前記レングスフィールドとのexclusive ORをとることにより前記第４の値を計算する、請求項６１の通信装置。
JP2003520115A 2001-08-06 2002-08-06 受信分野においてフレーム同期を改良するためのフレーム構造 Withdrawn JP2005526414A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/924,308 US7269186B2 (en) 2001-08-06 2001-08-06 Protocol for framing a payload
PCT/US2002/025010 WO2003015320A1 (en) 2001-08-06 2002-08-06 Frame structure to improve frame synchronization at the receiver

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009024199A Division JP2009189008A (ja) 2001-08-06 2009-02-04 受信機においてフレーム同期を改良するためのフレーム構造

Publications (2)

Publication Number Publication Date
JP2005526414A JP2005526414A (ja) 2005-09-02
JP2005526414A5 true JP2005526414A5 (ja) 2009-03-26

Family

ID=25450057

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2003520115A Withdrawn JP2005526414A (ja) 2001-08-06 2002-08-06 受信分野においてフレーム同期を改良するためのフレーム構造
JP2009024199A Pending JP2009189008A (ja) 2001-08-06 2009-02-04 受信機においてフレーム同期を改良するためのフレーム構造

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2009024199A Pending JP2009189008A (ja) 2001-08-06 2009-02-04 受信機においてフレーム同期を改良するためのフレーム構造

Country Status (6)

Country Link
US (1) US7269186B2 (ja)
EP (1) EP1415421A1 (ja)
JP (2) JP2005526414A (ja)
KR (1) KR100920389B1 (ja)
TW (1) TW588521B (ja)
WO (1) WO2003015320A1 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7515611B2 (en) * 2000-08-24 2009-04-07 Tellabs Reston, Inc. Unified data packet for encapsulating data packets having diverse formats
US7161960B2 (en) * 2002-03-26 2007-01-09 Nokia Corporation Apparatus, and associated method, for forming, and operating upon, multiple-checksum-protected data packet
JP3955512B2 (ja) * 2002-08-27 2007-08-08 富士通株式会社 データ処理装置及びパケット判別方法
US7660282B2 (en) 2003-02-18 2010-02-09 Qualcomm Incorporated Congestion control in a wireless data network
US20040160922A1 (en) 2003-02-18 2004-08-19 Sanjiv Nanda Method and apparatus for controlling data rate of a reverse link in a communication system
US8081598B2 (en) * 2003-02-18 2011-12-20 Qualcomm Incorporated Outer-loop power control for wireless communication systems
US7155236B2 (en) 2003-02-18 2006-12-26 Qualcomm Incorporated Scheduled and autonomous transmission and acknowledgement
US8150407B2 (en) 2003-02-18 2012-04-03 Qualcomm Incorporated System and method for scheduling transmissions in a wireless communication system
US8391249B2 (en) 2003-02-18 2013-03-05 Qualcomm Incorporated Code division multiplexing commands on a code division multiplexed channel
US8705588B2 (en) 2003-03-06 2014-04-22 Qualcomm Incorporated Systems and methods for using code space in spread-spectrum communications
US8296452B2 (en) * 2003-03-06 2012-10-23 Cisco Technology, Inc. Apparatus and method for detecting tiny fragment attacks
US7215930B2 (en) * 2003-03-06 2007-05-08 Qualcomm, Incorporated Method and apparatus for providing uplink signal-to-noise ratio (SNR) estimation in a wireless communication
US8477592B2 (en) 2003-05-14 2013-07-02 Qualcomm Incorporated Interference and noise estimation in an OFDM system
US7062703B1 (en) * 2003-07-28 2006-06-13 Cisco Technology, Inc Early detection of false start-of-packet triggers in a wireless network node
US8489949B2 (en) * 2003-08-05 2013-07-16 Qualcomm Incorporated Combining grant, acknowledgement, and rate control commands
JP2005318306A (ja) * 2004-04-28 2005-11-10 Nec Electronics Corp 通信システムおよび通信方式
US20060013216A1 (en) * 2004-07-13 2006-01-19 Samsung Electronics Co., Ltd. Apparatus and method for supporting real-time services in a wireless network
US7653842B2 (en) * 2004-12-15 2010-01-26 Fluke Corporation CRC format automatic detection and setting
KR100673573B1 (ko) * 2005-01-04 2007-01-24 주식회사 넥시아 디바이스 디지털 신호 처리 방법 및 장치
US7899004B2 (en) 2005-08-22 2011-03-01 Qualcomm Incorporated Distributed protocol over a wireless connection
US7688796B2 (en) 2005-08-31 2010-03-30 Interdigital Technology Corporation Wireless communication method and apparatus for decoding enhanced dedicated channel absolute grant channel transmissions
US20070168579A1 (en) * 2005-09-20 2007-07-19 Telefonaktiebolaget Lm Ericsson (Publ) DMA transfer and hardware acceleration of PPP frame processing
US7672269B2 (en) * 2006-02-14 2010-03-02 Motorola, Inc. Methods of distributing an installation program on a wireless link and supporting memory circuit and apparatus
US7916641B2 (en) * 2006-06-29 2011-03-29 Wi-Lan, Inc. System and process for packet delineation
JP5098820B2 (ja) * 2008-05-30 2012-12-12 富士通株式会社 フレーム中継装置およびフレーム中継方法
US8548012B2 (en) 2010-01-15 2013-10-01 Alcatel Lucent Method and apparatus for reducing redundant traffic in communication networks
US8432911B2 (en) * 2010-01-15 2013-04-30 Alcatel Lucent Method and apparatus for reducing effects of lost packets on redundancy reduction in communication networks
US20120047573A1 (en) * 2010-08-17 2012-02-23 Richard Jeremy Duncan Methods and apparatus for detecting invalid ipv6 packets
KR101041855B1 (ko) 2010-11-24 2011-06-15 엘아이지넥스원 주식회사 망 상태 전문 전송제어장치 및 방법
US9098610B2 (en) * 2011-12-22 2015-08-04 Greatbatch Ltd. Communication for implantable medical devices
US9094433B2 (en) * 2012-06-27 2015-07-28 Qualcomm Incorporated Systems and methods for bearer independent protocol gateway optimization
EP3550776A1 (en) 2012-10-13 2019-10-09 Lantiq Beteiligungs-GmbH & Co.KG Method of dynamic discontinuous operation from a distribution point
US9319222B2 (en) * 2014-04-08 2016-04-19 Telefonaktiebolaget L M Ericsson (Publ) Two factor authentication of ICR transport and payload for interchassis redundancy
CN105915328B (zh) * 2016-06-01 2019-03-01 北京必创科技股份有限公司 对同步帧的接收处理方法和装置
US11100199B2 (en) * 2018-08-30 2021-08-24 Servicenow, Inc. Automatically detecting misuse of licensed software
CN109274697B (zh) * 2018-11-22 2021-11-12 湖南有马信息技术有限公司 数据帧转义方法、系统及相关装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US65289A (en) 1867-05-28 Joseph sherman
US4494233A (en) * 1983-02-14 1985-01-15 Prime Computer, Inc. Method and apparatus for the detection and regeneration of a lost token in a token based data communications network
US5428629A (en) * 1990-11-01 1995-06-27 Motorola, Inc. Error check code recomputation method time independent of message length
JPH0746289A (ja) * 1993-07-27 1995-02-14 Hitachi Ltd 通信制御方式
JPH08223222A (ja) * 1995-02-14 1996-08-30 Hitachi Cable Ltd リモート中継装置
US5675591A (en) * 1995-08-31 1997-10-07 Motorola, Inc. Reverse checksum method for telecommunication systems
US5850526A (en) * 1996-02-07 1998-12-15 Kingston Technology Co. LAN station for determining the destination LAN station is capable of decompressing by comparing destination address to block of addresses assigned by a LAN manufacturer
JP3373745B2 (ja) * 1997-01-20 2003-02-04 株式会社エヌ・ティ・ティ・ドコモ 可変長フレーム同期方法およびその装置ならびに可変長フレーム送信側装置
US5870412A (en) * 1997-12-12 1999-02-09 3Com Corporation Forward error correction system for packet based real time media
CA2262774A1 (en) * 1998-03-06 1999-09-06 Lucent Technologies Inc. Simple data link (sdl) protocol
US6252891B1 (en) * 1998-04-09 2001-06-26 Spirent Communications, Inc. System and method to insert timestamp information in a protocol neutral manner
US6173431B1 (en) * 1998-07-01 2001-01-09 Motorola, Inc. Method and apparatus for transmitting and receiving information packets using multi-layer error detection
SE512364C2 (sv) * 1998-07-08 2000-03-06 Ericsson Telefon Ab L M Bitifyllnad för synkron HDLC
US6665673B1 (en) * 1998-11-17 2003-12-16 Cisco Technology, Inc. Channel communication system
US6831927B1 (en) * 1999-05-13 2004-12-14 Lucent Technologies Inc. Fault protection for hitless and errorless switching of telecommunications signals
US6678246B1 (en) * 1999-07-07 2004-01-13 Nortel Networks Limited Processing data packets
EP1077562A1 (de) 1999-08-17 2001-02-21 Siemens Aktiengesellschaft Verfahren zur Synchronisierung von Datenpaketen variabler Länge in einem bit-orientierten Kanal
US6446235B1 (en) * 1999-08-31 2002-09-03 Intel Corporation Cumulative error detecting code
US6804257B1 (en) * 1999-11-25 2004-10-12 International Business Machines Corporation System and method for framing and protecting variable-lenght packet streams
JP2001189709A (ja) * 1999-12-28 2001-07-10 Toshiba Corp マルチメディア情報装置およびその伝送方法
JP2001211177A (ja) * 2000-01-25 2001-08-03 Nec Corp フレーム伝送装置及びそれに用いるフレーム伝送方法
KR100657253B1 (ko) * 2000-03-29 2006-12-14 삼성전자주식회사 무선 패킷 송수신 장치 및 그 방법
US6977915B2 (en) * 2001-01-30 2005-12-20 Nortel Networks Limited Method and system for controlling device transmit power in a wireless communication network

Similar Documents

Publication Publication Date Title
JP2005526414A5 (ja)
US7269186B2 (en) Protocol for framing a payload
US7415624B2 (en) System and method for saving power in a wireless network by reducing power to a wireless station for a time interval if a received packet fails an integrity check
EP1474889B1 (en) Semi-reliable arq method and device thereof
JP3512177B2 (ja) パケット受信装置及びパケット伝送方法
JP5461414B2 (ja) 部分的に崩壊したデータパケットからの値の抽出方法
US20040037320A1 (en) Early transmission and playout of packets in wireless communication systems
JP4235636B2 (ja) 無線通信システムにおけるｓｄｕ廃棄方法
US20030023915A1 (en) Forward error correction system and method for packet based communication systems
JP2013513269A (ja) 信頼性のあるパケットカットスルー
US20030198250A1 (en) Method, apparatus and system for transmitting compressed header data
EP1655870A2 (en) Method and device of processing generic framing procedure (GFP) frames
CN113783662A (zh) 自适应数据传输方法、装置、计算机设备及可读存储介质
EP2191602B1 (en) Improved data structure boundary synchronization between a transmitter and receiver
WO2005074195A1 (en) Method of retransmitting data frame and network apparatus using the method
JP3233472B2 (ja) データ通信装置
JP4617568B2 (ja) 無線通信装置
JP4683359B2 (ja) パケット通信システム
US20040153935A1 (en) Reduced overhead CRC functionality for packets and link layer superframes
JP2005072950A (ja) Ｈｄｌｃ監視回路及びフレームリレー監視回路