JP2005523536A - シングルポートメモリ装置へのアクセスを実行する方法、メモリアクセス装置、集積回路装置、および集積回路装置を使用する方法 - Google Patents
シングルポートメモリ装置へのアクセスを実行する方法、メモリアクセス装置、集積回路装置、および集積回路装置を使用する方法 Download PDFInfo
- Publication number
- JP2005523536A JP2005523536A JP2003586891A JP2003586891A JP2005523536A JP 2005523536 A JP2005523536 A JP 2005523536A JP 2003586891 A JP2003586891 A JP 2003586891A JP 2003586891 A JP2003586891 A JP 2003586891A JP 2005523536 A JP2005523536 A JP 2005523536A
- Authority
- JP
- Japan
- Prior art keywords
- access
- signal
- memory
- clock rate
- priority
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
Abstract
Description
Claims (19)
- アクセスを制御するメモリアクセス装置を備える過程と、
高い優先順位を持つ第1のアクセス信号を、第1のクロックレートで処理する過程と、
低い優先順位を持つ第2のアクセス信号を前記第1のクロックレートより低い第2のクロックレートで処理する過程と、
前記高い優先順位を持つ第1のアクセス信号に、前記メモリ装置へのダイレクトアクセスを与える過程と、
前記高い優先順位を持つ第1のアクセス信号を適切に遅延して、前記メモリ装置のデマンドに従ったアクセスタイミングを発生する過程と、
を備える、シングルポートメモリ装置へのアクセスを実行する方法。 - 前記高い優先順位を持つ第1のアクセス信号の前記メモリ装置へのダイレクトアクセスを保証するために、高い優先順位を持つ第1のアクセス信号のアクセスが準備中であるおよび/または処理中である場合を除いて 前記低い優先順位を持つ第2のアクセス信号の前記メモリ装置へのアクセスが通常与えられる請求項1に記載の方法、。
- 前記メモリ装置へのアクセスが前記低い優先順位第2のアクセス信号に与えられない場合、前記第2のアクセス信号はバックアップされる請求項1または2に記載の方法。
- 前記メモリ装置へのアクセスが前記低い優先順位を持つ第2のアクセス信号に与えられない場合、前記メモリ装置へのダイレクトアクセスが前記高い優先順位を持つ第1のアクセス信号によってなされる、および/または前記高い優先順位を持つ第1のアクセス信号による前記メモリ装置へのアクセスが完了した後、前記低い優先順位を持つ第2のアクセス信号によってアクセスが成される請求項1乃至3のいずれかに記載の方法。
- 前記高い優先順位を持つ第1のアクセス信号によって成される前記アクセスの前記完了は、前記低い優先順位を持つ第2のアクセス信号の前記アクセスを導入するのに用いられる請求項4に記載の方法。
- 前記高い優先順位を持つ第1のアクセス信号の前記適切な遅延は、前記メモリ装置の前記デマンドに従ってアクセスタイミングを発生するために選択される多くの遅延期間から得られる請求項1乃至5のいずれかに記載の方法。
- 高い優先順位を持つ第1のアクセス信号の2つの連続するアクセス間のタイムギャップは、その間に低い優先順位を持つ第2のアクセス信号のアクセスを完了するのに十分なほど幅が広い請求項1乃至6のいずれかに記載の方法。
- 前記高い優先順位を持つ第1のアクセス信号は書き込み信号、特に書き込みイネーブル信号であり、および/または、前記低い優先順位を持つ第2のアクセス信号は読み取り信号、特に読み取りイネーブル信号である請求項1乃至7のいずれかに記載の方法。
- 前記第1のクロックレートは前記メモリアクセス装置の外部クロックレートであり、および/または、前記第2のクロックレートは前記メモリアクセス装置の内部クロックレートである請求項1乃至8のいずれかに記載の方法。
- 高い優先順位を持つ第1のアクセス信号を、第1のクロックレートで処理するための第1のパスと、
低い優先順位を持つ第2のアクセス信号を前記第1のクロックレートより低い第2のクロックレートで処理するための第2のパスと、
前記メモリ装置へのダイレクトアクセスを前記高い優先順位を持つ第1のアクセス信号に与える制御アセンブリと、
前記メモリ装置のデマンドに従ったアクセスタイミングを発生するようにされた前記高い優先順位を持つ第1のアクセス信号を適切に遅延するための遅延アセンブリと、
を備えるシングルポートメモリ装置への制御されたアクセスを実行するためのメモリアクセス装置。 - 前記第1のパスおよび/または前記第2のパスは、互いに機能的に接続される、多くの制御エレメント、特に論理ゲートおよび/またはフリップフロップと、入力インタフェースおよび出力インタフェースとを有している請求項10に記載のメモリアクセス装置。
- 少なくとも前記第2のパスは、バックアップ機能を実行する記憶エレメントを有する、請求項10または11に記載のメモリアクセス装置。
- 前記制御アセンブリは、アドレス信号および/またはRAM選択信号を送信するための、少なくとも1つの入力インタフェース遅延アセンブリ信号、および/またはアクセスアドレス、および出力インタフェースを有している請求項10乃至12のいずれかに記載のメモリアクセス装置。
- 前記遅延アセンブリは、多くの抵抗−キャパシタエレメント、および/またはバッファエレメント、特にこれらのチェインを有する請求項10乃至13のいずれかに記載のメモリアクセス装置。
- 単一の外部クロックレート入力を備えることを特徴とする請求項10乃至14のいずれかに記載のメモリアクセス装置。
- シングルポートメモリ装置と、
第1のクロックレートを供給する手段と、
第2のクロックレートを供給する単一の外部クロックレート入力と、
前記シングルポートメモリ装置にアクセスするための請求項10乃至15のいずれかに記載されたメモリアクセス装置と、
を備える集積回路装置。 - 前記第1のクロックレートを供給する手段は、内部タイミングコントローラを有する請求項16に記載の集積回路装置。
- 多くのシングルポートメモリ装置を備え、前記多くのシングルポートメモリ装置のそれぞれは、個別にアドレス指定可能であり、および/または多くのメモリアクセス装置を備え、前記多くのシングルポートメモリ装置のそれぞれは、前記多くのメモリアクセス装置の1つに関連しており、特に、前記多くのメモリアクセス装置は互いに同一である、請求項16に記載の集積回路装置。
- 集積回路装置、特に請求項16または17に記載の集積回路装置を、特にディスプレイドライバに関連して用いられる遅延装置にアクセスするための、特定用途向け集積回路装置として使用する方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP02008927 | 2002-04-22 | ||
PCT/IB2003/001445 WO2003090231A2 (en) | 2002-04-22 | 2003-04-14 | Method of performing access to a single-port memory device, memory access device, integrated circuit device and method of use of an integrated circuit device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005523536A true JP2005523536A (ja) | 2005-08-04 |
JP2005523536A5 JP2005523536A5 (ja) | 2006-07-06 |
Family
ID=29225595
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003586891A Pending JP2005523536A (ja) | 2002-04-22 | 2003-04-14 | シングルポートメモリ装置へのアクセスを実行する方法、メモリアクセス装置、集積回路装置、および集積回路装置を使用する方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7057965B2 (ja) |
EP (1) | EP1500107A2 (ja) |
JP (1) | JP2005523536A (ja) |
CN (1) | CN100487814C (ja) |
AU (1) | AU2003216636A1 (ja) |
TW (1) | TWI301275B (ja) |
WO (1) | WO2003090231A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101468677B1 (ko) * | 2013-12-27 | 2014-12-05 | (주)실리콘화일 | 아비터를 이용한 메모리의 억세스 제어회로 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7490208B1 (en) * | 2004-10-05 | 2009-02-10 | Nvidia Corporation | Architecture for compact multi-ported register file |
CN100388252C (zh) * | 2004-12-14 | 2008-05-14 | 威瀚科技股份有限公司 | 实现双端口同步存储装置的方法及相关装置 |
US8645609B2 (en) * | 2010-12-06 | 2014-02-04 | Brocade Communications Systems, Inc. | Two-port memory implemented with single-port memory blocks |
CN102567259A (zh) * | 2010-12-27 | 2012-07-11 | 北京国睿中数科技股份有限公司 | 面向高速通信接口的低功耗缓冲装置 |
GB2488516A (en) * | 2011-02-15 | 2012-09-05 | Advanced Risc Mach Ltd | Using priority dependent delays to ensure that the average delay between accesses to a memory remains below a threshold |
US9171594B2 (en) * | 2012-07-19 | 2015-10-27 | Arm Limited | Handling collisions between accesses in multiport memories |
CN103594120B (zh) * | 2013-10-31 | 2018-08-21 | 西安紫光国芯半导体有限公司 | 以读代写的存储器纠错方法 |
WO2018148918A1 (zh) * | 2017-02-17 | 2018-08-23 | 深圳市大疆创新科技有限公司 | 存储设备、芯片及存储设备的控制方法 |
US20190378564A1 (en) * | 2018-06-11 | 2019-12-12 | Nanya Technology Corporation | Memory device and operating method thereof |
US11024347B2 (en) | 2019-10-17 | 2021-06-01 | Marvell Asia Pte, Ltd. | Multiple sense amplifier and data path-based pseudo dual port SRAM |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07287551A (ja) * | 1994-04-15 | 1995-10-31 | Seiko Instr Inc | 液晶表示用集積回路 |
JPH10105505A (ja) * | 1996-09-26 | 1998-04-24 | Seiko Epson Corp | 表示駆動制御回路及び画像表示装置並びにそれを備えた電子機器 |
WO2000003381A1 (fr) * | 1998-07-09 | 2000-01-20 | Seiko Epson Corporation | Circuit d'attaque et dispositif a cristal liquide |
JP2000132451A (ja) * | 1998-10-23 | 2000-05-12 | Advantest Corp | メモリ制御回路 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0150072B1 (ko) * | 1995-11-30 | 1998-10-15 | 양승택 | 병렬처리 컴퓨터 시스템에서의 메모리 데이타 경로 제어장치 |
US6078527A (en) * | 1997-07-29 | 2000-06-20 | Motorola, Inc. | Pipelined dual port integrated circuit memory |
US5781480A (en) * | 1997-07-29 | 1998-07-14 | Motorola, Inc. | Pipelined dual port integrated circuit memory |
US6169700B1 (en) * | 1999-02-04 | 2001-01-02 | Lucent Technologies, Inc. | Wait state generator circuit and method to allow asynchronous, simultaneous access by two processors |
US6370037B1 (en) * | 1999-09-16 | 2002-04-09 | Garmin Corporation | Releasable mount for an electric device |
JP4052192B2 (ja) * | 2003-03-14 | 2008-02-27 | セイコーエプソン株式会社 | 半導体集積回路 |
-
2003
- 2003-04-14 JP JP2003586891A patent/JP2005523536A/ja active Pending
- 2003-04-14 WO PCT/IB2003/001445 patent/WO2003090231A2/en active Application Filing
- 2003-04-14 US US10/512,031 patent/US7057965B2/en not_active Expired - Fee Related
- 2003-04-14 EP EP03712546A patent/EP1500107A2/en not_active Withdrawn
- 2003-04-14 CN CNB03808984XA patent/CN100487814C/zh not_active Expired - Fee Related
- 2003-04-14 AU AU2003216636A patent/AU2003216636A1/en not_active Abandoned
- 2003-04-18 TW TW092109087A patent/TWI301275B/zh not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07287551A (ja) * | 1994-04-15 | 1995-10-31 | Seiko Instr Inc | 液晶表示用集積回路 |
JPH10105505A (ja) * | 1996-09-26 | 1998-04-24 | Seiko Epson Corp | 表示駆動制御回路及び画像表示装置並びにそれを備えた電子機器 |
WO2000003381A1 (fr) * | 1998-07-09 | 2000-01-20 | Seiko Epson Corporation | Circuit d'attaque et dispositif a cristal liquide |
JP2000132451A (ja) * | 1998-10-23 | 2000-05-12 | Advantest Corp | メモリ制御回路 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101468677B1 (ko) * | 2013-12-27 | 2014-12-05 | (주)실리콘화일 | 아비터를 이용한 메모리의 억세스 제어회로 |
WO2015099301A1 (ko) * | 2013-12-27 | 2015-07-02 | (주)실리콘화일 | 아비터를 이용한 메모리의 억세스 제어회로 |
US9934170B2 (en) | 2013-12-27 | 2018-04-03 | Siliconfile Technologies Inc. | Circuit for controlling access to memory using arbiter |
Also Published As
Publication number | Publication date |
---|---|
EP1500107A2 (en) | 2005-01-26 |
US7057965B2 (en) | 2006-06-06 |
CN1647204A (zh) | 2005-07-27 |
TW200402067A (en) | 2004-02-01 |
US20050180254A1 (en) | 2005-08-18 |
WO2003090231A2 (en) | 2003-10-30 |
CN100487814C (zh) | 2009-05-13 |
AU2003216636A1 (en) | 2003-11-03 |
WO2003090231A3 (en) | 2004-02-12 |
TWI301275B (en) | 2008-09-21 |
AU2003216636A8 (en) | 2003-11-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6073223A (en) | Memory controller and method for intermittently activating and idling a clock signal for a synchronous memory | |
US5909701A (en) | Interface for high speed memory | |
US6338127B1 (en) | Method and apparatus for resynchronizing a plurality of clock signals used to latch respective digital signals, and memory device using same | |
US7394721B1 (en) | Method and apparatus for data synchronization to local clock on memory reads | |
US20080072006A1 (en) | Apparatus and method for controlling memory interface | |
US7379383B2 (en) | Methods of DDR receiver read re-synchronization | |
US7227812B2 (en) | Write address synchronization useful for a DDR prefetch SDRAM | |
US20110296124A1 (en) | Partitioning memory for access by multiple requesters | |
US20110225445A1 (en) | Memory interface having extended strobe burst for read timing calibration | |
JPH04219692A (ja) | メモリカード | |
JPH0845277A (ja) | 半導体記憶装置 | |
JP2005523536A (ja) | シングルポートメモリ装置へのアクセスを実行する方法、メモリアクセス装置、集積回路装置、および集積回路装置を使用する方法 | |
US6144617A (en) | Synchronous semiconductor storage device | |
US20030112687A1 (en) | System and method for providing asynchronous SRAM functionality with a DRAM array | |
KR20030010984A (ko) | 데이타 액세스 타이밍을 조정하는 듀얼 포트 메모리콘트롤러 | |
US6918016B1 (en) | Method and apparatus for preventing data corruption during a memory access command postamble | |
US20080030249A1 (en) | Measure control delay and method having latching circuit integral with delay circuit | |
US7646649B2 (en) | Memory device with programmable receivers to improve performance | |
US7397727B2 (en) | Write burst stop function in low power DDR sDRAM | |
JP4266436B2 (ja) | 半導体記憶装置 | |
JP2000231788A (ja) | 半導体記憶装置 | |
Lakhmani et al. | AXI compliant DDR3 controller | |
US5235694A (en) | Multi i/o device system using temporary store of ram data when associated communicating i/o devices are operating at various clocking phases | |
Wang et al. | Design and implementation of DDR SDRAM controller based on FPGA in satellite navigation system | |
EP1156421B1 (en) | CPU system with high-speed peripheral LSI circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060412 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060412 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080522 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090319 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090703 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091002 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091009 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091104 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091111 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091203 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091210 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091211 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100511 |