JP2005523424A - Shadow forming device - Google Patents

Shadow forming device Download PDF

Info

Publication number
JP2005523424A
JP2005523424A JP2003547902A JP2003547902A JP2005523424A JP 2005523424 A JP2005523424 A JP 2005523424A JP 2003547902 A JP2003547902 A JP 2003547902A JP 2003547902 A JP2003547902 A JP 2003547902A JP 2005523424 A JP2005523424 A JP 2005523424A
Authority
JP
Japan
Prior art keywords
chip
cavity
wall
shadow
depression
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003547902A
Other languages
Japanese (ja)
Other versions
JP2005523424A5 (en
Inventor
マルカム、 ブイ ホークス、
ジョン、 スチュアート ライト、
ロバート、 エス バーゴイン、
ジェフリー、 エル フィッシュ、
Original Assignee
エレクトロ サイエンティフィック インダストリーズ インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エレクトロ サイエンティフィック インダストリーズ インコーポレーテッド filed Critical エレクトロ サイエンティフィック インダストリーズ インコーポレーテッド
Publication of JP2005523424A publication Critical patent/JP2005523424A/en
Publication of JP2005523424A5 publication Critical patent/JP2005523424A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/01Arrangements or apparatus for facilitating the optical investigation
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956Inspecting patterns on the surface of objects
    • G01N21/95684Patterns showing highly reflecting parts, e.g. metallic elements

Landscapes

  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Pathology (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Automatic Analysis And Handling Materials Therefor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Investigating Or Analysing Materials By Optical Means (AREA)

Abstract

【課題】
【解決手段】目視検査のためにチップ保持空洞(13)内にマイクロ電子チップ(2)を正確に位置決めるための装置(12)である。チップ(2)は少なくとも前壁(5)と間隔をおかれた一対の相対する側壁(6,7)とを有する。前壁(5)は側壁(6,7)と出会って間隔をおかれた相対する第1及び第2の縁(8,9)を形成する。空洞は、チップ(2)の側壁(6,7)の少なくとも1つと並列するように形成された空洞側壁(24)と、窪み(34)であってこれから前方へ投射する影を発生させる形成された窪みを有する空洞側壁(24)を含み、チップの第1の前縁(8)は、影とチップとの間に客観的に測定可能であるグレー度におけるコントラストを形成する影の境界を形成する。
【Task】
An apparatus (12) for accurately positioning a microelectronic chip (2) in a chip holding cavity (13) for visual inspection. The tip (2) has at least a front wall (5) and a pair of opposed side walls (6, 7) spaced apart. The front wall (5) meets the side walls (6, 7) and forms opposed first and second edges (8, 9) spaced apart. The cavity is formed with a cavity sidewall (24) formed in parallel with at least one of the sidewalls (6, 7) of the chip (2) and a recess (34) that generates a shadow projecting forward therefrom. A hollow side wall (24) with an indentation, the first leading edge (8) of the chip forms a shadow boundary that forms a contrast in gray that is objectively measurable between the shadow and the chip To do.

Description

本発明は、マイクロ電子チップの目視検査及び試験に関する。特に、本発明は、前記チップの表面の正確な目視分析を始めるため、空洞内に着座するように、前記チップを便宜上配置するための装置に関する。   The present invention relates to visual inspection and testing of microelectronic chips. In particular, the present invention relates to an apparatus for conveniently placing the chip so as to be seated in a cavity in order to begin an accurate visual analysis of the surface of the chip.

マイクロ電子チップの近時におけるダウンサイジング及びこれらのチップに対する大きい需要のため、前記チップの物理的及び電気的特性を早く正確にかつ経済的に試験することが求められており、前記チップのより効果的な試験を行うため、後の電気的試験が目で見て受け入れ可能であるチップについてのみ行われるように、まず生産ラインから目視可能のひび割れたチップを取り除くことが必要である。このような目視可能のひび割れの例として、絶縁体の層間剥離、前記チップの外部のひび割れ及びスミアのような金属成端のひび割れ、並びに流出物及び受け入れられない波斑がある。これらの物理的特性を試験するため、産業上、目視検査装置が用いられている。これらの装置は、一般に、前記チップを観察するためのカメラ装置と、前記ひび割れを検出し、記録するためのソフトウェア処理装置と、前記チップを照らすための明るい光源とを含む。   Due to the recent downsizing of microelectronic chips and the great demand for these chips, it is required to test the physical and electrical properties of the chips quickly, accurately and economically, and the more effective of the chips In order to perform a typical test, it is necessary to first remove visible cracked chips from the production line so that subsequent electrical tests are only performed on chips that are visually acceptable. Examples of such visible cracks include insulator delamination, metal termination cracks and smear cracks on the chip, and spills and unacceptable ripples. In order to test these physical characteristics, a visual inspection apparatus is used in the industry. These devices generally include a camera device for observing the chip, a software processing device for detecting and recording the cracks, and a bright light source for illuminating the chip.

従来の目視検査装置は、前記チップの高表面光沢値及び周辺物質のために前記チップを正確かつ効果的に観察することができなかった。材料の鏡面性は、それが反射する正反射ハイライトの大きさ及び輝度を記述する。滑らかな反射物体は、小さくかつ明るいハイライトを有する。粗い反射物体は、大きくかつ拡散するがなお明るいハイライトを有する。反射性のほとんどない、粗い又は滑らかな物体は、薄暗いハイライトを有する。通常、目視検査プロセスの間に前記チップを収容するための装填輪を形成するために用いられるアルミニウム、ステンレス鋼、チタンのような従来の金属材料は、正常な損耗及び前記金属上への異物の集積のため、重大な正反射ハイライトを生じさせる。これらの表面のはっきりとした光沢を低減するためにある処理及びコーティングを用いることができるが、これらの救済策は間に合わせのものであり、また経時的に低下する。これらの金属をプラスチックに基礎おく材料又は他の類似の材料で置き換えることは、プラスチック材料に固有の弱い物理的特性がこれらを経時的に摩滅させるため、効果的でない。   Conventional visual inspection devices have been unable to accurately and effectively observe the chip due to the high surface gloss value of the chip and surrounding materials. The specularity of a material describes the size and brightness of the specular highlight that it reflects. Smooth reflective objects have small and bright highlights. Coarse reflective objects have large and diffuse but still bright highlights. A rough or smooth object with little reflectivity has dim highlights. Conventional metal materials such as aluminum, stainless steel, and titanium, which are typically used to form a loading wheel for receiving the chip during the visual inspection process, are subject to normal wear and debris on the metal. Accumulation causes significant specular highlights. Although certain treatments and coatings can be used to reduce the sharp gloss of these surfaces, these remedies are in time and degrade over time. Replacing these metals with plastic-based materials or other similar materials is not effective because the weak physical properties inherent in plastic materials wear them out over time.

前記チップの露出面の周囲及びその周囲環境の高度の鏡面性は、前記チップについての目視試験を開始するソフトウェア・プログラムのために前記チップがチップ保持空洞内に配置されている場合、電子的に正確に視覚化することを困難にする。前記周囲環境の輝度及び光反射は前記チップのそれと混じり、前記チップをその環境の残余から正確に区別することを視覚的に困難し、特に高速処理の条件下では、前記空洞内におけるチップの滞在時間はマイクロ秒である。このため、基準点がなく、前記ソフトウェアプログラムは前記チップの目視検査を開始することができず、あるいは誤った基準点で前記目視検査を開始する。   The high degree of specularity around the exposed surface of the chip and the surrounding environment is electronic when the chip is placed in a chip holding cavity for a software program that initiates a visual test on the chip. Make it difficult to visualize accurately. The brightness and light reflection of the surrounding environment mix with that of the chip, making it difficult to visually distinguish the chip from the rest of the environment, especially under conditions of high speed processing, the chip staying in the cavity Time is in microseconds. For this reason, there is no reference point and the software program cannot start a visual inspection of the chip or starts the visual inspection at an incorrect reference point.

本発明は、前記チップの縁の少なくとも一部の近傍に配置された重要な、暗い、基本的には黒い影であって該影に近接する前記チップの縁と前記影との間にコントラストを与える影を生じさせるための装置に係る。前記影に近接する前記チップの縁の一部は、検査装置にその目視検査を開始するための基準点を与えるコントラスト線を形成する。本発明は、前記した従来の目視検査方法に関する問題を解消する。本発明は、特に、前壁と2つの相対する、間隔をおかれた側壁とのそれぞれの会合により形成された少なくとも2つの相対する間隔をおかれた前縁を有する金属化された、正確な矩形の、平行六面体のマイクロ電子チップに有用である。このチップは、今日コンピュータ産業を通じて使用されているタイプのものである。   The present invention provides an important dark, essentially black shadow located near at least a portion of the edge of the chip and provides contrast between the edge of the chip adjacent to the shadow and the shadow. The present invention relates to a device for producing a shadow to be given. A portion of the edge of the chip proximate to the shadow forms a contrast line that gives the inspection device a reference point for initiating its visual inspection. The present invention eliminates the problems associated with the conventional visual inspection method described above. In particular, the present invention provides a metallized, accurate having at least two oppositely spaced leading edges formed by respective association of a front wall and two oppositely spaced side walls. Useful for rectangular, parallelepiped microelectronic chips. This chip is of the type used throughout the computer industry today.

本発明に係る装置は、チップを受け入れるためのチップ操作輪の周囲のようなチップ操作手段の縁に配置された、好ましくは複数の空洞を含む。前記空洞は単一のチップを直立した位置に受け入れる形状及び寸法を有し、検査装置が前記チップの外面を検査しかつ試験をすることが可能であるように前記チップを一時的に保持する。前記空洞は少なくとも1つの空洞側壁を含み、また前記空洞内に前記チップを保持するのに役立つ、前記空洞側壁に対して直角に形成された空洞後壁を有するものとすることができる。前記空洞側壁は、前記チップが適切に着座されるとき、前記チップの側壁の少なくとも1つの一部に隣接する。   The device according to the invention comprises a plurality of cavities, preferably arranged at the edge of the chip operating means, such as around the chip operating wheel for receiving the chip. The cavity is shaped and dimensioned to receive a single chip in an upright position, and temporarily holds the chip so that an inspection device can inspect and test the outer surface of the chip. The cavity may include at least one cavity side wall and may have a cavity back wall formed perpendicular to the cavity side wall to help retain the chip within the cavity. The hollow sidewall is adjacent to a portion of at least one of the sidewalls of the chip when the chip is properly seated.

本発明の他の実施例では、前記空洞側壁の一部が、前記空洞から離れて伸びる第1の壁を含む凹みに形成されている。前記凹みは、前記チップの側壁に近接して配置されている。前記凹みは、前記チップの前縁の周りの鏡面性及び光反射の量を低減し、前記検査装置により前記チップの縁を検出するように干渉を低減する。   In another embodiment of the present invention, a part of the cavity side wall is formed in a recess including a first wall extending away from the cavity. The recess is disposed in proximity to the side wall of the chip. The indent reduces the amount of specularity and light reflection around the front edge of the chip and reduces interference so that the inspection device detects the edge of the chip.

観測可能の窪みが少なくとも1つの空洞側壁と前記第1の壁とに形成されている。この窪みは、該窪みと前記チップとの間に客観的に測定可能であるグレー(灰色)度におけるコントラストを生じさせる、非常に暗く、基本的に黒い背景として現れるのに十分な深さである。前記チップは前記空洞内の所定位置に配置され、その少なくとも1つの前縁の少なくとも一部が境界、好ましくは真っ直ぐで垂直な黒い影または背景を形成し、また、このために前記チップの前縁と暗い明確な形を与えられた前記窪みとの間に明瞭な線を形成する。前記窪みは円形、長円形のものとし、又は前記空洞から離れて伸びる水平なスロットとすることができる。前記窪みの形状は、前記チップを保持する前記空洞のサイズ及び前記チップのサイズのような種々の要因により決定することができる。   An observable depression is formed in at least one cavity side wall and the first wall. This dimple is deep enough to appear as a very dark, essentially black background, producing a contrast in gray that is objectively measurable between the dimple and the chip. . The chip is arranged in place in the cavity, at least a part of at least one leading edge of which forms a boundary, preferably a straight vertical black shadow or background, and for this purpose the leading edge of the chip And a clear line is formed between the pits and the depressions given a dark clear shape. The recess may be circular, oval, or a horizontal slot extending away from the cavity. The shape of the recess can be determined by various factors such as the size of the cavity holding the chip and the size of the chip.

本発明の別の実施例では、前記窪みは、さらに、前記チップの他の前縁により浸食されるところに影を形成するように前記空洞側壁に沿って及び前記空洞後壁に沿って伸びる。生じた前記影は、前記影と前記チップとの間に客観的に測定可能であるグレー度におけるコントラストを形成する。明瞭な線のコントラストが形成され、そこでは、前記チップの他の前縁が前記空洞後壁の窪みの暗い影を浸食する。   In another embodiment of the present invention, the recess further extends along the cavity side wall and along the cavity rear wall so as to form a shadow where it is eroded by the other leading edge of the chip. The resulting shadow forms a contrast in gray that is objectively measurable between the shadow and the chip. A clear line contrast is formed, where the other leading edge of the chip erodes the dark shadow of the cavity back wall depression.

前記窪みは、前記チップのグレー度と前記操作輪のグレー度と対照をなす照明条件下において黒い。また、前記チップに近接して配置された窪みは、周囲の環境の鏡面性を生じさせる。前記コントラストの線は前記チップの場所を示す。したがって、前記窪みの影と前記チップとの間の際立ったコントラストのため、前記検査装置は、前記チップの目視検査を開始するために前記チップの縁を効果的にかつ便宜に検出することができる。   The depression is black under illumination conditions that contrast the gray level of the tip and the gray level of the operating wheel. In addition, the depression disposed in the vicinity of the chip causes the specularity of the surrounding environment. The contrast line indicates the location of the chip. Therefore, due to the outstanding contrast between the shadow of the depression and the chip, the inspection device can effectively and conveniently detect the edge of the chip to initiate a visual inspection of the chip. .

前記検査プロセスの間、前記チップは、電荷結合素子とソフトウェア検査ユニットと照明源とを含むことがある前記検査装置により試験をされる長い十分な時間に真空手段により一個所に保持される。   During the inspection process, the chip is held in place by vacuum means for a long enough time to be tested by the inspection apparatus, which may include a charge coupled device, a software inspection unit, and an illumination source.

したがって、本発明の主な目的は、前記目視検査プロセスを開始するために前記チップを正確に配置するようにソフトウェア検査装置の助けとなる影発生装置にある。本発明の他の目的は、一時的な表面処理又はコーティングに優る装置、簡単で製造及び維持するのに経済的である装置、全ての形状、サイズ及び構成のチップを収容するように製造し得る装置、今日の産業に利用可能である現行の目視検査装置に容易に使用可能である装置、及び、前記空洞内に前記チップを速やかにかつ正確に配置する前記目視検査装置の能力のためにより良い最終製品を産する高生産率を有する装置にある。   Therefore, the main object of the present invention is a shadow generator that helps a software inspection device to accurately place the chip to initiate the visual inspection process. Other objects of the present invention can be manufactured to accommodate devices of all shapes, sizes and configurations, devices superior to temporary surface treatments or coatings, devices that are simple and economical to manufacture and maintain. Better due to the ability of the visual inspection device to quickly and accurately place the chip within the cavity, and the device, a device that is readily available to current visual inspection devices available in today's industry The equipment has a high production rate to produce the final product.

本発明のこれらの及び他の目的は、好ましい実施例及びこれに添付の図面を読めばより明らかとなろう。本発明者により求められる保護はこの明細書を完結する請求の範囲の公平な読み取りから集められる。   These and other objects of the present invention will become more apparent upon reading the preferred embodiment and the accompanying drawings. The protection sought by the inventors is gathered from a fair read of the claims that complete this specification.

図面を参照すると、12の図を通して、要素又は限定が符号により特定され、同様の要素又は限定が同様の符号で特定されている。図1及び図2は本発明が向けられているマイクロ電子チップ2を示しており、該マイクロ電子チップは、少なくとも前壁5と、間隔をおかれた一対の相対する側壁6,7とを有する、全体に長方形の形状で固形の取り囲まれた本体4を含み、前壁5は各側壁6,7と出会い、それぞれ、相対する間隔をおかれた第1の前縁8及び第2の前縁9を形成する。本発明で使用されるチップ2は、金属で被覆された、互いに間隔をおかれた、回路ボードに接続するための1対の末端10を有する。また、チップ2は、90度より大きいか又は小さい角度の平行六面体であってもよく、また異なるサイズを有するものであってもよい。しかし、長方形の平行六面体は産業標準であり、また本発明が本質的に向けられている製品である。   Referring to the drawings, throughout the twelve figures, elements or limitations are identified by reference numerals, and similar elements or limitations are identified by similar numerals. 1 and 2 show a microelectronic chip 2 to which the present invention is directed, which has at least a front wall 5 and a pair of spaced apart side walls 6,7. A solid rectangular enclosed body 4 having a generally rectangular shape, the front wall 5 meeting each side wall 6, 7, respectively, with a first and second front edge 8 and second front edge spaced apart, respectively. 9 is formed. The chip 2 used in the present invention has a pair of ends 10 for connection to a circuit board, coated with metal and spaced apart from each other. Moreover, the chip | tip 2 may be a parallelepiped with an angle larger or smaller than 90 degree | times, and may have a different size. However, rectangular parallelepipeds are an industry standard and are products to which the present invention is essentially directed.

図3及び図8に示すように、本発明の装置12は、チップ2が検査されかつ試験されるように配列され得るようにチップ2の在庫を受け入れるためのチップ操作輪16のようなチップ操作手段14内に形成された空洞又はポケット13を含む。チップ操作手段14は、米国特許第6,294,747号明細書に示されたものと似ており、またチップ操作輪16、特に外部リム18を有するチップ装荷輪を含む。チップ操作輪16は、チップ2を受け入れるための外部リム18に形成された少なくとも1つ、好ましくは複数の空洞13を含み、また各空洞13内の直立位置に単一のチップ2を受け入れるような形状及びサイズのものである。   As shown in FIGS. 3 and 8, the device 12 of the present invention is capable of chip operation, such as a chip operation wheel 16 for receiving inventory of the chip 2 so that the chip 2 can be arranged to be inspected and tested. It includes a cavity or pocket 13 formed in the means 14. The tip manipulating means 14 is similar to that shown in US Pat. No. 6,294,747 and includes a tip loading wheel 16, in particular a tip loading wheel having an external rim 18. The tip manipulating wheel 16 includes at least one, preferably a plurality of cavities 13 formed in an outer rim 18 for receiving the tips 2 and is adapted to receive a single tip 2 in an upright position within each cavity 13. Of shape and size.

図3、図7a、図7b及び図7cに示すように、空洞13は、チップ2が空洞13内に適切に着座されるときにチップ2の側壁6の少なくとも1つの部分に隣接して並列配置されるように形成された少なくとも1つの空洞側壁24により境を限られている。さらに、空洞13は、好ましくは空洞側壁24と直角をなすように形成された空洞後壁26により境を限られている。第1の側壁24から間隔をおかれた他の空洞側壁28が空洞13内に配置されているチップ2の助けとなるように形成されている。また、空洞13は、その上にチップ2が静止する底面(図示せず)を有する。図4及び図5に示すように、本発明の他の実施例が、空洞13から離れて伸びる第1の壁30に至るように部分的に形成された、チップ2の側壁6の一部に隣接する空洞側壁24を示す。第1の壁30が空洞13から離れて伸びるところに凹み32が形成されている。凹み32はチップ2の側壁6に隣接して配置されている。   As shown in FIGS. 3, 7 a, 7 b and 7 c, the cavity 13 is juxtaposed adjacent to at least one portion of the side wall 6 of the chip 2 when the chip 2 is properly seated in the cavity 13. The boundary is limited by at least one cavity side wall 24 formed as described above. Further, the cavity 13 is bounded by a cavity back wall 26 that is preferably formed to be perpendicular to the cavity side wall 24. Another cavity side wall 28 spaced from the first side wall 24 is formed to aid the chip 2 disposed in the cavity 13. The cavity 13 has a bottom surface (not shown) on which the chip 2 rests. As shown in FIGS. 4 and 5, another embodiment of the present invention is applied to a portion of the side wall 6 of the chip 2 that is partially formed to reach the first wall 30 extending away from the cavity 13. An adjacent cavity sidewall 24 is shown. A recess 32 is formed where the first wall 30 extends away from the cavity 13. The recess 32 is arranged adjacent to the side wall 6 of the chip 2.

図4、図5及び図7に示すように、空洞13の側方から前方へ黒い影を投影するに十分な幅及び深さであり、また窪み34とチップ2との間に客観的に測定可能であるグレー度におけるコントラストを作り出す窪み34が空洞側壁24に形成されている。チップ2が空洞13内の所定位置に配置されており、ここにおいて、第1の前縁8の少なくとも一部が前記黒い影又は背景の好ましくは真っ直ぐかつ垂直な境界を形成し、このためにチップ2の第1の前縁8と暗い影が付けられた窪み34との間に明瞭なコントラスト線を形成する。窪み34の高さは好ましくは前記底壁より上方であってかつチップの末端10の頂壁より下方に設定される。窪み34に形成された影のグレー度は、チップ2の前壁5のグレー度とは、電子産業協会の標準グレー・スケール上、15グレーユニット(fifteen gray units)又は少なくとも16のグレーユニットまで、異なる。このグレース・ケールは、一端の純白から他端の全くの黒に及ぶグレーの255の客観的に異なる影に分けられており、又色彩産業で認知されている。窪み34は切り取り又は穴あけによりチップ操作輪16に形成され、その深さは、空洞13のサイズ及び深さ並びにチップ2のサイズのような様々な要因に依存する。さらに、窪み34は円形(図7a)、長円形(図7b)又は第1の壁30において空洞13から離れて伸びる水平なスロット(図7c)からなるものとすることができる。さらに本発明の他の実施例では、図9に、チップ2の第2の前縁9によって光を奪われる窪み34内に影を生じさせるように空洞側壁24に沿って、また空洞後壁26に沿って伸びる窪み34が示されている。   As shown in FIGS. 4, 5, and 7, the width and depth are sufficient to project a black shadow from the side to the front of the cavity 13, and are objectively measured between the recess 34 and the chip 2. Recesses 34 are formed in the cavity sidewall 24 to create a contrast in grayness that is possible. The chip 2 is arranged at a predetermined position in the cavity 13, where at least a part of the first leading edge 8 forms a preferably straight and vertical boundary of the black shadow or background, for this purpose. A clear contrast line is formed between the second first leading edge 8 and the dark shaded depression 34. The height of the recess 34 is preferably set above the bottom wall and below the top wall of the tip end 10. The gray level of the shadow formed in the depression 34 is the gray level of the front wall 5 of the chip 2 up to 15 gray units (fifteen gray units) or at least 16 gray units on the standard gray scale of the Electronics Industry Association. Different. This grace kale is divided into 255 objectively different shades of gray ranging from pure white at one end to all black at the other end and is recognized in the color industry. The recess 34 is formed in the tip manipulation wheel 16 by cutting or drilling, and its depth depends on various factors such as the size and depth of the cavity 13 and the size of the tip 2. Furthermore, the recess 34 may consist of a circle (FIG. 7a), an oval (FIG. 7b) or a horizontal slot (FIG. 7c) extending away from the cavity 13 in the first wall 30. FIG. In yet another embodiment of the present invention, FIG. 9 shows that along the cavity side wall 24 to create a shadow in the depression 34 that is deprived of light by the second leading edge 9 of the chip 2 and the cavity back wall 26. A dimple 34 extending along is shown.

図10に示すように、装置12は、検査を許すように空洞13内に一時的にチップ2を保持するための保持手段40を含む。保持手段40は、真空源(図示せず)と、該真空源から真空スロット44に至り、空洞13内に至る真空伝達通路42を含む。前記真空は、検査の間、空洞13内にチップ2を保持するのに役立つ。   As shown in FIG. 10, the device 12 includes holding means 40 for temporarily holding the chip 2 in the cavity 13 to allow inspection. The holding means 40 includes a vacuum source (not shown) and a vacuum transmission passage 42 extending from the vacuum source to the vacuum slot 44 and into the cavity 13. The vacuum serves to hold the chip 2 in the cavity 13 during inspection.

空洞13内に着座したチップを見つけるため、位置決め手段(図示せず)が設けられている。位置決め手段は、チップ2の像を集めかつこれに焦点を合わせ、これらを、画像処理ユニット(図示せず)のような近くの検査装置に送るための電荷結合素子カメラ(図示せず)と、縁8が窪み34に暗い影を付けるチップ2の縁8を見つけ出すための十分な光源(図示せず)とを含むものとすることができる。窪み34とチップ2との間のコントラスト線は、前記検査装置が試験プロセスを開始することができるように、チップ2を見つけ出すための前記検査装置のための基準点を提供する。   In order to find the chip seated in the cavity 13, positioning means (not shown) are provided. The positioning means collects and focuses the image of the chip 2 and sends it to a nearby inspection device such as an image processing unit (not shown), a charge coupled device camera (not shown); A sufficient light source (not shown) for finding the edge 8 of the chip 2 where the edge 8 casts a dark shadow on the depression 34 may be included. The contrast line between the recess 34 and the chip 2 provides a reference point for the inspection device to find the chip 2 so that the inspection device can begin the test process.

本発明は特定の実施例に関して説明したが、この分野の当業者は、本発明の真の精神及び範囲から逸脱することなしに、本発明の記述の実施例に様々な変更を加えることが可能である。実質的に同一の結果を達成するために実質的に同一の方法において実質的に同一の作用をする全ての要素及びステップの組み合わせは、本発明の範囲内にある。   Although the invention has been described with reference to specific embodiments, those skilled in the art can make various modifications to the described embodiments of the invention without departing from the true spirit and scope of the invention. It is. All combinations of elements and steps that perform substantially the same action in substantially the same way to achieve substantially the same result are within the scope of the invention.

本発明が向けられる、長方形の正六面体のマイクロ電子チップの斜視図である。1 is a perspective view of a rectangular regular hexahedral microelectronic chip to which the present invention is directed; FIG. 本発明により配置される第1の前縁及び第2の前縁を示すチップの正面図である。It is a front view of the chip | tip which shows the 1st front edge and 2nd front edge which are arrange | positioned by this invention. 本発明の教示に従って観察可能である影形成用窪みが形成されている空洞側壁を示す典型的なチップ操作輪内に形成された典型的な空洞の斜視図である。FIG. 5 is a perspective view of an exemplary cavity formed in an exemplary tip manipulating wheel showing a cavity sidewall in which a shadowing depression is formed that is observable in accordance with the teachings of the present invention. 空洞側壁と、第1の壁であってこれに形成された影形成用窪みを有する第1の壁とを示す他の空洞の斜視図である。It is a perspective view of the other cavity which shows a cavity side wall, and the 1st wall which is a 1st wall and has the shadow formation hollow formed in this. 空洞側壁と、第1の壁であって該壁内に伸びる水平なスロットが形成された第1の壁とを示すさらに他の空洞の斜視図である。FIG. 6 is a perspective view of yet another cavity showing a cavity side wall and a first wall formed with a horizontal slot extending into the wall. 空洞内に着座された、図1に示すチップの斜視図である。FIG. 2 is a perspective view of the chip shown in FIG. 1 seated in a cavity. 円形の窪みにより発生された影の境界を形成する第1の前縁を示す、図6に示された空洞内に着座されたチップの正面図である。FIG. 7 is a front view of a chip seated in the cavity shown in FIG. 6 showing a first leading edge that forms the boundary of the shadow generated by the circular depression. 長円形の窪みにより発生された影の境界を形成する第1の前縁を示す、図6に示された空洞内に着座されたチップの正面図である。FIG. 7 is a front view of a chip seated in the cavity shown in FIG. 6 showing a first leading edge that forms the boundary of the shadow generated by the oval depression. 水平なスロットに形成された窪みにより発生された影の境界を形成する第1の前縁を示す、図6に示された空洞内に着座されたチップの正面図である。FIG. 7 is a front view of a chip seated in the cavity shown in FIG. 6 showing a first leading edge that forms the boundary of a shadow generated by a depression formed in a horizontal slot. チップ操作輪と、窪み、空洞、空洞側壁、及び空洞内に着座されたチップの関係を示す輪の切り取られた一部との斜視図である。FIG. 4 is a perspective view of a tip manipulating wheel and a cut-out portion of the wheel showing the relationship between the depression, cavity, cavity side wall, and tip seated in the cavity. 第2の縁が、空洞の後壁に沿って形成された窪みによる発生された影を浸食することを示す空洞内に着座されたチップの正面図である。FIG. 5 is a front view of a chip seated in a cavity showing that a second edge erodes the shadow generated by a depression formed along the back wall of the cavity. 典型的な真空手段の斜視図である。1 is a perspective view of a typical vacuum means.

符号の説明Explanation of symbols

2 マイクロ電子チップ
5 前壁
6,7 側壁
8,9 第1及び第2の前縁
12 装置
13 空洞
14 チップ操作手段
24,28 空洞側壁
26 空洞後壁
30 第1の壁
32 凹み
34 窪み
2 Microelectronic chip 5 Front wall 6, 7 Side wall 8, 9 First and second leading edge 12 Device 13 Cavity 14 Chip operating means 24, 28 Cavity side wall 26 Cavity rear wall 30 First wall 32 Recess 34 Recess

Claims (32)

少なくとも前壁と一対の相対する間隔をおかれた側壁とであって相対する間隔をおかれた第1の前縁及び第2の前縁を形成するように前記前壁が各側壁と会合する前壁と一対の相対する側壁とを有するマイクロ電子チップを目視検査のためにチップ保持空洞に正確に位置決めるための装置であって、
前記チップの少なくとも1つの側壁と並列に隣接するように形成された空洞側壁を含み、
前記空洞側壁は、これに形成された窪みであって該窪みから前方へ投影する影を生じさせる窪みを有し、前記チップの第1の前縁は、前記影と前記チップとの間に客観的に測定可能であるグレー度におけるコントラストを形成するように前記影の境界を形成する、装置。
The front wall is associated with each side wall so as to form at least a front wall and a pair of oppositely spaced side walls, the first and second front edges being spaced apart from each other. An apparatus for accurately positioning a microelectronic chip having a front wall and a pair of opposing side walls in a chip holding cavity for visual inspection,
A cavity sidewall formed to be adjacent in parallel with at least one sidewall of the chip;
The hollow side wall has a depression formed in the hollow side wall to cause a shadow to project forward from the depression, and the first front edge of the chip is objective between the shadow and the chip. An apparatus for forming the shadow boundary so as to form a contrast at a gray level that is measurable.
前記チップの第1の前縁は、前記影の真っ直ぐな境界を形成する、請求項1に記載の装置。   The apparatus of claim 1, wherein a first leading edge of the tip forms a straight boundary of the shadow. 前記チップの第1の前縁は、前記影の垂直な境界を形成する、請求項1に記載の装置。   The apparatus of claim 1, wherein a first leading edge of the tip forms a vertical boundary of the shadow. さらに、前記空洞内に前記チップを一時的に保持するための真空保持手段を含み、前記真空保持手段は、真空源と、前記空洞内における前記チップの保持の助けとなるように前記チップに対して真空を与えるための前記真空源から前記空洞に至る真空伝達通路とを含む、請求項1に記載の装置。   In addition, it includes vacuum holding means for temporarily holding the chip in the cavity, the vacuum holding means for the vacuum source and for the chip to assist in holding the chip in the cavity. And a vacuum transmission path from the vacuum source to the cavity for providing a vacuum. 影で覆われた前記窪みのグレー度は、前記チップの前部のグレー度と、産業上のグレー度スケールの255ユニットにおいて15グレー・ユニットまで異なる、請求項1に記載の装置。   The apparatus of claim 1, wherein the shaded shade grayness differs from the front grayness of the chip by up to 15 gray units in an industrial grayness scale of 255 units. 影で覆われた前記窪みのグレー度は、前記チップの前部のグレー度と、産業上のグレー度スケールの255ユニットにおいて少なくとも16グレー・ユニットまで異なる、請求項1に記載の装置。   The apparatus of claim 1, wherein the shaded shade grayness differs from the front grayness of the chip by at least 16 gray units in an industrial grayness scale of 255 units. 前記窪みは、円形である、請求項1に記載の装置。   The apparatus of claim 1, wherein the depression is circular. 前記窪みは、長円形である、請求項1に記載の装置。   The apparatus of claim 1, wherein the depression is oval. 前記窪みは、水平なスロットである、請求項1に記載の装置。   The apparatus of claim 1, wherein the indentation is a horizontal slot. 前記空洞は、空洞後壁により境を限られている、請求項1に記載の装置。   The apparatus of claim 1, wherein the cavity is bounded by a cavity back wall. 前記窪みは、ここに前記チップの第2の前縁によって浸食される影を形成するように前記空洞側壁と前記空洞後壁とに沿って伸び、前記空洞後壁の窪みに形成された影は前記影と前記チップとの間に客観的に測定可能であるコントラストを形成する、請求項10に記載の装置。   The depression extends along the cavity side wall and the cavity rear wall so as to form a shadow here eroded by the second leading edge of the chip, and the shadow formed in the cavity rear wall depression is The apparatus of claim 10, wherein a contrast that is objectively measurable is formed between the shadow and the chip. 少なくとも前壁と一対の相対する間隔をおかれた側壁とであって相対する間隔をおかれた第1の前縁及び第2の前縁を形成するように前記前壁が各側壁と会合する、前壁と一対の側壁とを有するマイクロ電子チップを目視検査のためにチップ保持空洞に正確に位置決めるための装置であって、
前記チップの両側壁の少なくとも1つの一部と並列に隣接するように形成された空洞側壁であって前記空洞から離れて伸びかつ前記チップの側壁と第1の前縁とに近接して位置決められた凹みを形成する第1の壁に部分的に形成されている空洞側壁を含み、
前記空洞側壁と前記第1の壁とはここに形成された窪みであって該窪みから前方へ投影する影を生じさせる窪みを有し、前記チップの第1の前縁は、前記影と前記チップとの間に客観的に測定可能であるグレー度におけるコントラストを形成するように前記影の境界を形成する、装置。
The front wall is associated with each side wall so as to form at least a front wall and a pair of oppositely spaced side walls, the first and second front edges being spaced apart from each other. An apparatus for accurately positioning a microelectronic chip having a front wall and a pair of side walls in a chip holding cavity for visual inspection,
A cavity sidewall formed adjacent to and parallel to at least a portion of at least one side wall of the chip, extending away from the cavity and positioned proximate to the sidewall of the chip and the first leading edge; A cavity side wall partially formed in the first wall forming the recess,
The hollow side wall and the first wall are depressions formed therein, and have a depression that causes a shadow to project forward from the depression, and the first front edge of the chip has the shadow and the first wall. An apparatus for forming the shadow boundary so as to form a contrast in gray level that is objectively measurable with the chip.
前記チップの第1の前縁は、前記影の真っ直ぐな境界を形成する、請求項12に記載の装置。   The apparatus of claim 12, wherein the first leading edge of the tip forms a straight boundary of the shadow. 前記チップの第1の縁は、前記影の垂直で真っ直ぐな境界を形成する、請求項12に記載の装置。   The apparatus of claim 12, wherein the first edge of the tip forms a vertical and straight boundary of the shadow. さらに、前記空洞内に前記チップを一時的に保持するための真空保持手段を含み、前記真空保持手段は、真空源と、前記空洞内における前記チップの保持の助けとなるように前記チップに対して真空を与えるための前記真空源から前記空洞に至る真空伝達通路とを含む、請求項12に記載の装置。   Furthermore, it includes vacuum holding means for temporarily holding the chip in the cavity, the vacuum holding means for the vacuum source and the chip to assist in holding the chip in the cavity. And a vacuum transmission path from the vacuum source to the cavity for providing a vacuum. 影で覆われた前記窪みのグレー度は、前記チップの前部のグレー度と、産業上のグレー度スケールの255ユニットにおいて15グレー・ユニットまで異なる、請求項12に記載の装置。   13. The apparatus of claim 12, wherein the shaded shade grayness differs from the front grayness of the chip by up to 15 gray units in an industrial grayness scale of 255 units. 影で覆われた前記窪みのグレー度は、前記チップの前部のグレー度と、産業上のグレー度スケールの255ユニットにおいて少なくとも16グレー・ユニットまで異なる、請求項12に記載の装置。   The apparatus of claim 12, wherein the shaded shade grayness differs from the front grayness of the chip by at least 16 gray units in an industrial grayness scale of 255 units. 前記窪みは円形である、請求項12に記載の装置。   The apparatus of claim 12, wherein the recess is circular. 前記窪みは長円形である、請求項12に記載の装置。   The apparatus of claim 12, wherein the depression is oval. 前記窪みは水平なスロットからなる、請求項12に記載の装置。   The apparatus of claim 12, wherein the indentation comprises a horizontal slot. 前記空洞は、空洞後壁により境を限られている、請求項12に記載の装置。   The apparatus of claim 12, wherein the cavity is bounded by a cavity back wall. 前記窪みは、ここに前記チップの第2の前縁によって浸食される影を形成するように前記空洞側壁と前記空洞後壁とに沿って伸び、前記空洞後壁の窪みに形成された影は前記影と前記チップとの間に客観的に適度のコントラストを形成する、請求項12に記載の装置。   The depression extends along the cavity side wall and the cavity rear wall to form a shadow here eroded by the second leading edge of the chip, and the shadow formed in the cavity rear wall depression is The apparatus according to claim 12, wherein an objective moderate contrast is formed between the shadow and the chip. 空洞側壁を有する空洞内において、グレー度特性を有しかつ前縁を形成する、隣接するチップ前壁及びチップ側壁を有するマイクロ電子チップの位置を決定する方法であって、
前記チップ側壁が前記空洞側壁に近接し、前記空洞側壁が、前記チップ側壁の第2の部分に近接する、窪みグレー度特性を形成するための窪みを有し、前記窪みグレー度特性が前記チップ前壁又は前記チップ側壁のグレー度特性と適度に異なるように、前記空洞に前記チップを受け入れること、及び
前記チップの位置を決定するために前記窪みと前記チップ前壁又は前記チップ側壁との間のグレー度特性の相違を用いることを含む、方法。
A method of determining a position of a microelectronic chip having adjacent chip front walls and chip sidewalls having grayness characteristics and forming a leading edge within a cavity having cavity side walls, comprising:
The chip side wall is proximate to the cavity side wall, and the cavity side wall is proximate to a second portion of the chip side wall, and has a depression for forming a depression gray degree characteristic, and the depression gray degree characteristic is the chip. Receiving the chip in the cavity so as to be reasonably different from the gray characteristics of the front wall or the chip sidewall, and between the recess and the chip front wall or the chip sidewall to determine the position of the chip Using differences in the grayness characteristics of the method.
前記チップの前縁は前記窪みと真っ直ぐな境界を形成し、また光学検査のための基準を与える、請求項23に記載の方法。   24. The method of claim 23, wherein a leading edge of the tip forms a straight boundary with the depression and provides a reference for optical inspection. さらに、前記空洞内に前記チップを保持するために真空を提供することを含む、請求項23に記載の方法。   24. The method of claim 23, further comprising providing a vacuum to hold the tip within the cavity. 前記窪みと前記チップ前壁とのグレー度特性は、産業上の255ユニットグレー度スケール上の少なくとも16グレーユニットまで異なる、請求項23に記載の方法。   24. The method of claim 23, wherein the grayness characteristics of the recess and the front wall of the chip differ by at least 16 gray units on an industrial 255 unit gray scale. 前記窪みと前記チップ前壁とのグレー度特性は、産業上の255ユニットグレー度スケール上の15グレーユニットまで異なる、請求項23に記載の方法。   24. The method of claim 23, wherein the grayness characteristics of the recess and the front wall of the chip differ by up to 15 gray units on an industrial 255 unit gray scale. 前記窪みは円形、長円形又はスロット状の形状を有する、請求項23に記載の方法。   24. The method of claim 23, wherein the depression has a circular, oval or slot shape. 前記空洞は、前記空洞側壁と第2の空洞側壁とに隣接する空洞後壁を含み、前記空洞後壁及び/又は前記第2の空洞側壁は、第2のチップ側壁、チップ後壁又はチップ前壁のグレー度特性と適度に異なるグレー度特性を有する他の窪みを含む、請求項23に記載の方法。   The cavity includes a cavity back wall adjacent to the cavity side wall and a second cavity side wall, the cavity back wall and / or the second cavity side wall being a second chip side wall, a chip back wall, or a chip front 24. The method of claim 23, comprising other depressions having a grayness characteristic that is reasonably different from the grayness characteristic of the wall. 前記チップが前記空洞内に保持されている間に目視可能の傷について前記チップを検査することを含む、請求項23に記載の方法。   24. The method of claim 23, comprising inspecting the chip for visible scratches while the chip is held in the cavity. 前記窪みは、光学検査を受ける前記チップの領域の周りの鏡面性を低減する、請求項23に記載の方法。   24. The method of claim 23, wherein the depression reduces specularity around the area of the chip that is subjected to optical inspection. 前記窪みは、前記窪みは光学検査の情報量を増大させ、又は誤差率を低減する、請求項30に記載の方法。   31. The method of claim 30, wherein the dent increases the amount of optical inspection information or reduces the error rate.
JP2003547902A 2001-11-27 2002-11-14 Shadow forming device Pending JP2005523424A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US33369001P 2001-11-27 2001-11-27
PCT/US2002/036619 WO2003046510A2 (en) 2001-11-27 2002-11-14 A shadow-creating apparatus

Publications (2)

Publication Number Publication Date
JP2005523424A true JP2005523424A (en) 2005-08-04
JP2005523424A5 JP2005523424A5 (en) 2006-01-05

Family

ID=23303855

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003547902A Pending JP2005523424A (en) 2001-11-27 2002-11-14 Shadow forming device

Country Status (8)

Country Link
JP (1) JP2005523424A (en)
KR (1) KR20040062572A (en)
CN (1) CN1328775C (en)
AU (1) AU2002346400A1 (en)
DE (1) DE10297486T5 (en)
GB (1) GB2397172B (en)
TW (1) TW577163B (en)
WO (1) WO2003046510A2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016190021A1 (en) * 2015-05-26 2016-12-01 住友化学株式会社 Cleanroom for polarizing plate production

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110379784B (en) * 2019-07-23 2021-05-07 深圳市优一达电子有限公司 Semiconductor packaging structure

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4312117A (en) * 1977-09-01 1982-01-26 Raytheon Company Integrated test and assembly device
JPH0680602B2 (en) * 1987-11-28 1994-10-12 株式会社村田製作所 Electronic component chip holding jig and electronic component chip handling method
US5123850A (en) * 1990-04-06 1992-06-23 Texas Instruments Incorporated Non-destructive burn-in test socket for integrated circuit die
US5088190A (en) * 1990-08-30 1992-02-18 Texas Instruments Incorporated Method of forming an apparatus for burn in testing of integrated circuit chip
US5543725A (en) * 1993-08-25 1996-08-06 Sunright Limited Reusable carrier for burn-in/testing on non packaged die
US5673799A (en) * 1995-06-05 1997-10-07 Chip Star Inc. Machine for testing and sorting capacitor chips and method of operating same
EP0989596A4 (en) * 1997-06-12 2006-03-08 Nippon Kogaku Kk Substrate for device manufacturing, process for manufacturing the substrate, and method of exposure using the substrate
GB2349205B (en) * 1999-04-19 2003-12-31 Applied Materials Inc Method and apparatus for detecting that two moveable members are correctly positioned relatively to one another
KR100478885B1 (en) * 2000-05-23 2005-03-28 일렉트로 사이언티픽 인더스트리즈, 아이엔씨 A Visual Inspection Machine For Inspecting Multi-sided Electronic Components

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016190021A1 (en) * 2015-05-26 2016-12-01 住友化学株式会社 Cleanroom for polarizing plate production
CN107532431A (en) * 2015-05-26 2018-01-02 住友化学株式会社 Polarization plates manufacture Clean room

Also Published As

Publication number Publication date
GB0407477D0 (en) 2004-05-05
WO2003046510A9 (en) 2004-03-25
TW200301008A (en) 2003-06-16
KR20040062572A (en) 2004-07-07
TW577163B (en) 2004-02-21
DE10297486T5 (en) 2004-12-02
GB2397172A (en) 2004-07-14
CN1328775C (en) 2007-07-25
CN1575513A (en) 2005-02-02
AU2002346400A8 (en) 2003-06-10
WO2003046510B1 (en) 2004-04-29
GB2397172B (en) 2005-05-11
WO2003046510A2 (en) 2003-06-05
WO2003046510A3 (en) 2003-11-27
AU2002346400A1 (en) 2003-06-10

Similar Documents

Publication Publication Date Title
EP2322899B1 (en) Specimen roughness detecting method, and apparatus for the method
JP3959355B2 (en) Measuring method of three-dimensional shape of fine pattern
JP4150390B2 (en) Appearance inspection method and appearance inspection apparatus
US8433102B2 (en) Surface roughness inspection system
US6256091B1 (en) Transparent substrate mounting platform, transparent substrate scratch inspection device, transparent substrate bevelling inspection method and device, and transparent substrate inspection method
JP2006208259A (en) Method and device for inspecting defect
JP2007240207A (en) Tool inspection apparatus and method
JP4357875B2 (en) Method and apparatus for measuring the surface shape of an object
CN101593714A (en) Needle tracking inspection device, sniffer and needle tracking inspection method
JP2010091361A (en) Method and device for inspecting image
JP2005523424A (en) Shadow forming device
JP5622338B2 (en) Method for discriminating and checking foreign matter and scratch marks in semiconductor device manufacturing process
JP2017173234A (en) Surface flaw inspection method
US6870177B2 (en) Shadow-creating depression for establishing microchip location during visual inspection
JP2007113916A (en) Grain size gauge
JPH0372204A (en) Checking method of outer appearance of soldering part
JPH04355946A (en) Inspection of soldered part of electronic component
JPH0372203A (en) Checking method of outer appearance of soldering part
KR20000007570A (en) Wafer chipping test system and method thereof
JP4685233B2 (en) Solder shape inspection method and apparatus
JP2005523424A5 (en)
JPH07167621A (en) Method for inspecting pin appearance
JP2002323310A (en) Direction determining device
JP2000146536A (en) Method for measuring elongation of tension test
JPH0820373B2 (en) Visual inspection method for electronic components with leads

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050823

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080715

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090113