JP2005521320A - 非同期サンプリング速度変換 - Google Patents
非同期サンプリング速度変換 Download PDFInfo
- Publication number
- JP2005521320A JP2005521320A JP2003579364A JP2003579364A JP2005521320A JP 2005521320 A JP2005521320 A JP 2005521320A JP 2003579364 A JP2003579364 A JP 2003579364A JP 2003579364 A JP2003579364 A JP 2003579364A JP 2005521320 A JP2005521320 A JP 2005521320A
- Authority
- JP
- Japan
- Prior art keywords
- sampling rate
- output
- ramp signal
- signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
- H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
- H03H17/0628—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing the input and output signals being derived from two separate clocks, i.e. asynchronous sample rate conversion
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Description
2.再構成されたアナログ信号104がまた連続であり、従って無限個の信号値の計算を必要とする。
1.ゼロを中心にしたスペクトルがsinc2主ローブのロールオフを有する。
2.スペクトルのイメージ(images)が完全には減衰されない。
1.最後の入力サンプルの指標である整数n0、及び入力信号の指標に関してm0とn0との間の位相である端数fを特定する。下記の式1.1の左辺の表現は、出力信号の指標に関して、所望の出力サンプルの時点である。式1.1の右辺の表現は、入力信号の指標に関して、所望の出力サンプルの時点である。
・ジッタ阻止(jitter rejection)
・速い設定時間
・入力サンプリング速度と出力サンプリング速度との変動を遅くするための自己調整
勾配の第1のランプ信号FSinを発生する手段と、
第1のランプ信号を速度FSoutでサンプリングして、第2のランプ信号を生成する手段と、
第2のランプ信号と閉ループ制御システムにより発生されたフィードバック信号との差から成る入力を有し、それにより定常状態で当該閉ループ制御システムの出力がFSin/FSoutに等しい、前記閉ループ制御システムと
を備えるサンプリング速度変換装置が提供される。
閉ループ制御システムは、固定の利得を有する単純な利得回路として実行され得る。代替として、利得回路は2つの分岐に分割され得て、各分岐は時間と共に変化可能な利得を有する。
勾配の第1のランプ信号FSinを発生するステップと、
第1のランプ信号を速度FSoutでサンプリングして、第2のランプ信号を生成するステップと、
第2のランプ信号を閉ループ制御システムに通すことによりFSin/FSoutに等しい定常状態出力を発生するステップと
を備える方法が提供される。
1.積分器208の入力での値がFSin/FSoutより小さい
2.積分器208の入力での値がFSin/FSoutより大きい
3.積分器208の入力での値がFSin/FSoutに等しい。
Kp及びKiに対して適切な値を選定することは、次の設計の考慮を伴う。
・ジッタ阻止−ループをゆっくり応答させるため小さいKp及びKiを必要とする。
・速い設定時間−ループを迅速に応答させるため大きいKp及びKiを必要とする。
・自己調整−ループを迅速に応答させるため大きいKp及びKiを必要とする。
ステップ217において、Kiが最小値(Kimin)以下であるか、又はそれより上かについて決定が行われる。KiがKimin以下でない場合、Ki及びKpの両方に係数bを乗算することによりKi及びKpの両方に対して調整を行う(ステップ218及び219)。
ステップ221において、誤差信号Eが、減算器202により、積分器208の出力I2をNから減算することにより生成される。
ステップ223において、値Rが、値I1を値E・Kpに加えることにより計算される。
最後に、ステップ225において、積分器208における積分プロセスが、出力n0及びfをもたらす。
Claims (12)
- 入力サンプリング速度対出力サンプリング速度の比(FSin/FSout)を決定するためのサンプリング速度変換装置であって、
勾配の第1のランプ信号FSinを発生する手段と、
第1のランプ信号を速度FSoutでサンプリングして、第2のランプ信号を生成する手段と、
第2のランプ信号と閉ループ制御システムにより発生されたフィードバック信号との差から成る入力を有し、それにより定常状態で当該閉ループ制御システムの出力がFSin/FSoutに等しい、前記閉ループ制御システムと
を備えるサンプリング速度変換装置。 - 前記閉ループ制御システムが固定の利得回路を含む請求項1記載のサンプリング速度変換装置。
- 前記閉ループ制御システムが2つの分岐を含み、各分岐が時間と共に変化可能な利得を有する請求項1記載のサンプリング速度変換装置。
- 前記閉ループ制御システムが出力積分器を含む請求項1から3のいずれか一項に記載のサンプリング速度変換装置。
- 前記2つの分岐のうちの第1の分岐が、積分器を含み、
前記サンプリング速度変換装置が更に、各分岐の出力を加算する加算器を含む
請求項3又は4記載のサンプリング速度変換装置。 - 第1のランプ信号を発生する前記手段が、クロック入力信号FSinを有するカウンタを備える請求項1から5のいずれか一項に記載のサンプリング速度変換装置。
- 第2のランプ信号を与える前記の手段が、速度FSoutでクロックされるラッチを備える請求項1から6のいずれか一項に記載のサンプリング速度変換装置。
- サンプリング速度変換に使用のための、入力サンプリング速度対出力サンプリング速度の比(FSin/FSout)を決定する方法において、
勾配の第1のランプ信号FSinを発生するステップと、
第1のランプ信号を速度FSoutでサンプリングして、第2のランプ信号を生成するステップと、
第2のランプ信号を閉ループ制御システムに通すことによりFSin/FSoutに等しい定常状態出力を発生するステップと
を備える方法。 - 第2のランプ信号を利得回路に通すステップと、
前記利得回路により発生されたフィードバック信号を第2のランプ信号から減算するステップと
を更に含む請求項8記載の方法。 - 第2のランプ信号を利得回路の第1及び第2の分岐に通すステップと、
第1の分岐の積分された出力を第2の分岐の出力と加算して、加算された出力を生成するステップと、
前記加算された出力を積分して、積分された出力を生成するステップと、
当該積分された出力を第2のランプ信号から減算するステップと
を更に含む請求項9記載の方法。 - 前記利得回路の各分岐の利得を、出力サンプリング速度に等しい速度で調整するステップを更に含む請求項10記載の方法。
- 請求項1から7のいずれか一項に記載のサンプリング速度変換装置を含むサンプリング速度変換器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB0206959A GB2386806A (en) | 2002-03-22 | 2002-03-22 | Asynchronous sampling rate conversion |
PCT/EP2002/012268 WO2003081774A1 (en) | 2002-03-22 | 2002-11-01 | Asynchronous sampling rate conversion |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005521320A true JP2005521320A (ja) | 2005-07-14 |
JP4020867B2 JP4020867B2 (ja) | 2007-12-12 |
Family
ID=9933628
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003579364A Expired - Fee Related JP4020867B2 (ja) | 2002-03-22 | 2002-11-01 | 非同期サンプリング速度変換 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7415493B2 (ja) |
EP (1) | EP1488515A1 (ja) |
JP (1) | JP4020867B2 (ja) |
AU (1) | AU2002349019A1 (ja) |
GB (1) | GB2386806A (ja) |
WO (1) | WO2003081774A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150040111A (ko) * | 2013-10-04 | 2015-04-14 | 한국전자통신연구원 | 데이터 레이트 변환 장치 및 방법 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8363559B2 (en) * | 2006-09-25 | 2013-01-29 | Lantiq Deutschland Gmbh | Method and system for providing information for recovering a clock frequency |
US20090077149A1 (en) * | 2007-09-14 | 2009-03-19 | Texas Instruments Incorporated | Asynchronous sampling rate conversion |
GB2456360B (en) * | 2008-10-13 | 2009-12-02 | Wolfson Microelectronics Plc | Sample rate converter |
GB2464169B (en) * | 2008-10-13 | 2010-12-15 | Wolfson Microelectronics Plc | Sample rate converter |
CN101753133B (zh) * | 2008-12-05 | 2014-06-25 | 飞思卡尔半导体公司 | 异步采样率转换中的快速追踪和抖动改善的方法 |
US8782109B2 (en) * | 2010-09-10 | 2014-07-15 | Texas Instruments Incorporated | Asynchronous sample rate conversion using a polynomial interpolator with minimax stopband attenuation |
CN104682918A (zh) * | 2013-11-29 | 2015-06-03 | 立锜科技股份有限公司 | 取样率转换器与用于其中的比率估测器及其比率估测方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4460890A (en) * | 1982-01-21 | 1984-07-17 | Sony Corporation | Direct digital to digital sampling rate conversion, method and apparatus |
NL8503478A (nl) * | 1985-12-18 | 1987-07-16 | Philips Nv | Coefficienten generator met fase vergrendelde lus voor een filterinrichting met niet-rationele verhouding tussen ingangs- en uitgangsbemonsterfrequentie. |
US5475628A (en) * | 1992-09-30 | 1995-12-12 | Analog Devices, Inc. | Asynchronous digital sample rate converter |
US5600379A (en) * | 1994-10-13 | 1997-02-04 | Yves C. Faroudia | Television digital signal processing apparatus employing time-base correction |
US6061410A (en) * | 1997-02-27 | 2000-05-09 | Advanced Micro Devices | Frequency ratio estimation arrangement and method thereof |
US6005901A (en) * | 1997-02-27 | 1999-12-21 | Advanced Micro Devices | Arrangement for asynchronous decimation using a frequency ratio estimator and method thereof |
US6124816A (en) * | 1998-06-02 | 2000-09-26 | Cirrus Logic, Inc. | One bit digital to analog converter with relaxed filtering requirements |
AU2002348962A1 (en) * | 2001-11-21 | 2003-06-10 | Koninklijke Philips Electronics N.V. | Adaptive equalizer operating at a sampling rate asynchronous to the data rate |
-
2002
- 2002-03-22 GB GB0206959A patent/GB2386806A/en not_active Withdrawn
- 2002-11-01 EP EP02781302A patent/EP1488515A1/en not_active Withdrawn
- 2002-11-01 JP JP2003579364A patent/JP4020867B2/ja not_active Expired - Fee Related
- 2002-11-01 AU AU2002349019A patent/AU2002349019A1/en not_active Abandoned
- 2002-11-01 WO PCT/EP2002/012268 patent/WO2003081774A1/en active Application Filing
- 2002-11-01 US US10/508,619 patent/US7415493B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150040111A (ko) * | 2013-10-04 | 2015-04-14 | 한국전자통신연구원 | 데이터 레이트 변환 장치 및 방법 |
KR102064232B1 (ko) * | 2013-10-04 | 2020-02-11 | 한국전자통신연구원 | 데이터 레이트 변환 장치 및 방법 |
Also Published As
Publication number | Publication date |
---|---|
JP4020867B2 (ja) | 2007-12-12 |
US7415493B2 (en) | 2008-08-19 |
US20050156625A1 (en) | 2005-07-21 |
EP1488515A1 (en) | 2004-12-22 |
WO2003081774A1 (en) | 2003-10-02 |
AU2002349019A1 (en) | 2003-10-08 |
GB0206959D0 (en) | 2002-05-08 |
GB2386806A (en) | 2003-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6061410A (en) | Frequency ratio estimation arrangement and method thereof | |
US7262716B2 (en) | Asynchronous sample rate converter and method | |
JP3154998B2 (ja) | 第1の標本化周波数を有する信号を第2の標本化周波数を有する信号に変換する信号変換方法 | |
US7636747B2 (en) | Digital low-pass filter | |
JPH1174758A (ja) | サンプリング速度変換のためのフィルタ組合せ装置 | |
Candan | An efficient filtering structure for Lagrange interpolation | |
US7259700B2 (en) | Method and device for converting the sampling frequency of a digital signal | |
JPH10200594A (ja) | ディジタル復調器におけるシンボルタイミング復元回路 | |
JP2007293883A (ja) | 効率的かつ正確なフィルタリングおよび補間のための方法およびシステム | |
JP4020867B2 (ja) | 非同期サンプリング速度変換 | |
US5717618A (en) | Method for digital interpolation | |
JPH07176991A (ja) | 適応フィルタ装置及びその制御方法 | |
EP1943730A1 (en) | Reduction of digital filter delay | |
US6766338B1 (en) | High order lagrange sample rate conversion using tables for improved efficiency | |
JP2000010960A (ja) | データ補間方式 | |
US7908306B1 (en) | SRC with multiple sets of filter coefficients in memory and a high order coefficient interpolator | |
US7242326B1 (en) | Sample rate conversion combined with filter | |
JPH08102644A (ja) | 適応フィルタシステム | |
US6486814B2 (en) | Digital-to-analog converter using different multiplicators between first and second portions of a data holding period | |
JPH0732343B2 (ja) | 非同期標本化周波数変換方式 | |
JPWO2007102611A1 (ja) | 補間関数生成回路 | |
Borkowski et al. | Multi-Rate Signal Processing Issues in Active Safety Algorithms | |
EP1217746A1 (en) | A process for compensating matching errors in analog/digital converters of cascaded structure and a corresponding converter | |
KR20050084345A (ko) | 변환기, 디지털 텔레비전 수신기, 변환 방법 및 컴퓨터프로그램 | |
JP5014312B2 (ja) | 離散信号の実時間補間装置および方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050308 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050927 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070904 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070910 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070925 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131005 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |