JP2005520191A - 有機エレクトロルミネッセンス表示装置及びその駆動方法 - Google Patents

Abstract

有機ＥＬ表示装置において、画素回路は、有機ＥＬ素子、第１及び第２スイッチング素子、駆動用薄膜トランジスタ及びキャパシタを含む。第１スイッチング素子は、走査線に印加される選択信号に応答してデータ線に印加されるデータ電圧をスイッチングし、第２スイッチング素子は、補償線に印加される補償信号に応答して駆動用薄膜トランジスタのゲートとドレインを接続する。駆動用薄膜トランジスタは、第１スイッチング素子を通じてゲートに入力されるデータ電圧に対応して有機ＥＬ素子に電流を供給し、キャパシタは、駆動用薄膜トランジスタのゲートに印加されるデータ電圧を所定時間維持する。この時、データ電圧を印加する前に補償信号を補償線に印加して駆動用薄膜トランジスタのゲートとドレインを接続してトランジスタの特性偏差を補償し、その後、補償信号を遮断しデータ線にデータ電圧を印加する。このようにすれば、駆動用薄膜トランジスタの特性偏差を補償することができる。

Description

本発明は、有機エレクトロルミネッセンス（以下、ＥＬと称す）表示装置とその駆動方法に関する。

一般に、有機ＥＬ表示装置は、蛍光性有機化合物を電気的に励起させて発光させる表示装置であって、M×N個の有機発光セルを電圧駆動あるいは電流駆動して映像を表現するようになっている。このような有機発光セルは、アノード（ITO）、有機薄膜、カソードレイヤ（metal）の構造を有している。有機薄膜は、電子と正孔の均衡を良くして発光効率を向上させるために、発光層（ＥＭＬ）、電子輸送層（ＥＴＬ）及び正孔輸送層（ＨＴＬ）を含む多層構造からなり、さらに別の電子注入層（ＥＩＬ）と正孔注入層（ＨＩＬ）を含む。
このような構成の有機発光セルの駆動方式には、単純マトリックス方式（すなわち受動マトリックス方式）とＴＦＴを用いる能動マトリックス方式がある。単純マトリックス方式は、正極と負極が直交するように形成し、ラインを選択して駆動するのに対し、能動マトリックス方式は、ＴＦＴとコンデンサを各ＩＴＯ画素電極に接続し、コンデンサ容量によって電圧を維持させる駆動方式である。

図１１は、有機ＥＬ素子をＴＦＴを用いて駆動するための従来の画素回路であって、N×M個の画素のうちの１つを代表的に示したものである。図１１を参照すれば、有機ＥＬ素子OELDに駆動用トランジスタMbが接続され発光のための電流を供給する。駆動用トランジスタMbの電流量は、スイッチングトランジスタMaを通じて印加されるデータ電圧によって制御される。この時、印加された電圧を一定期間維持するためのキャパシタＣがトランジスタMbのソースとゲートの間に接続されている。トランジスタMaのゲートには走査線が接続され、ソース側にはデータ線が接続されている。

このような構造の画素の動作を見ると、スイッチングトランジスタMaのゲートに印加される選択信号に基づいてトランジスタMaがオンになると、データ線を通じてデータ電圧V_DATAが駆動用トランジスタMbのゲート（ノードA）に印加される。そして、ゲートに印加されるデータ電圧V_DATAに対応してトランジスタMbを通じて有機ＥＬ素子OELDに電流が流れて発光が行われる。この時、有機ＥＬ素子に流れる電流は、次の式（１）の通りである。

I_OLED＝β／２・（V_GS−V_TH）^２
＝β／２・（VDD−V_DATA−V_TH）^２ （１）
ここで、I_OLEDは有機ＥＬ素子に流れる電流、V_GSはトランジスタMbのソースとゲートの間の電圧、V_THはトランジスタMbのしきい電圧、V_DATAはデータ電圧、βは定数値を示す。
式（１）に示したように、図１１に示した画素回路によれば、印加されるデータ電圧V_DATAに対応する電流が有機ＥＬ素子OELDに供給され、供給された電流に対応して有機ＥＬ素子が発光する。この時、印加されるデータ電圧V_DATAは、階調を表現するために一定範囲で多値を有する。

ところが、このような従来の画素回路において、製造工程の不均一性のため、生じる薄膜トランジスタの特性偏差によってパネルの輝度が不均一になる問題点がある。
このような問題点を補償するために、追加の薄膜トランジスタを用いる画素回路が提案されている。しかし、このような画素回路の場合、薄膜トランジスタの個数が増加して開口率が減少し、低い階調でキャパシタの充電に長時間が要するという問題点がある。
本発明の技術的課題は、駆動用薄膜トランジスタの特性偏差を補償する画素回路を提供することにある。また、本発明はキャパシタの充電に要する時間を減らすことを技術的課題とする。

このような課題を解決するために、本発明は、画素回路に補償用トランジスタを追加して形成する。
本発明の一特徴によれば、複数のデータ線、複数の走査線、複数の補償線及び隣接する２つのデータ線と隣接する２つの走査線によって画定される画素領域に各々形成される複数の画素回路を含む有機ＥＬ表示装置が提供される。データ線は、画像信号を示すデータ電圧を伝達し、走査線は選択信号を伝達し、補償線は補償信号を伝達する。

この時、画素回路は、有機ＥＬ素子、第１及び第２スイッチング素子、第１薄膜トランジスタ及びキャパシタを含む。有機ＥＬ素子は、印加される電流の量に対応する光を発光する。第１スイッチング素子は、走査線に印加される選択信号に応答してデータ線に印加されるデータ電圧をスイッチングし、第２スイッチング素子は、補償線に印加される補償信号に応答して第１薄膜トランジスタのゲートとドレインを接続する。第１薄膜トランジスタは、第１スイッチング素子を通じてゲートに入力されるデータ電圧に対応して有機ＥＬ素子に電流を供給し、キャパシタは、第１薄膜トランジスタのゲートに印加されるデータ電圧を所定時間維持する。

ここで、データ電圧がデータ線に印加される前に、補償信号が補償線に印加され、補償線に印加される補償信号が遮断された後に、データ電圧がデータ線に印加されることが好ましい。
また、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の画素ごとに、第１薄膜トランジスタのソースに各々異なる電源電圧が接続されることが好ましい。
さらにまた、画素回路は、データ電圧が印加される間、第１薄膜トランジスタのゲートに印加される電圧を一定に維持するための第２キャパシタをさらに含むことができ、この第２キャパシタは、第１キャパシタに直列に接続されることが好ましい。

第１スイッチング素子は、走査線に接続されるゲート及びデータ線とキャパシタに各々接続される２つの端子を３端子として持つ第２薄膜トランジスタであり、第２スイッチング素子は、補償線に接続されるゲート及び第１薄膜トランジスタのゲート及びドレインに各々接続される２つの端子を３端子として持つ第３薄膜トランジスタであることが好ましい。
この時、第１薄膜トランジスタは、第１電導タイプのトランジスタであり、第２及び第３薄膜トランジスタは、第２電導タイプのトランジスタであることができる。もしくは、第１薄膜トランジスタは、第１電導タイプのトランジスタであり、第２及び第３薄膜トランジスタは、互いに異なる電導タイプのトランジスタであることができる。もしくは、第１〜第３薄膜トランジスタが、同じ電導タイプのトランジスタであることができる。

本発明の他の特徴によれば、このような有機ＥＬ表示装置を駆動する方法が提示できる。この駆動方法によれば、まず複数の画素回路のうちの特定の画素回路を選択する選択信号を走査線に印加する。そして、走査線に平行な補償線を通じて薄膜トランジスタのゲートとドレインを接続するようにスイッチングする補償信号を画素回路に印加する。次に、補償信号を遮断し、データ線に画像信号を示すデータ電圧を印加し、印加されたデータ電圧を薄膜トランジスタのゲートに伝達して有機ＥＬ素子に電流を供給する。
この時、選択信号を補償信号よりも先に印加したり、あるいは選択信号を補償信号と同時に印加することができる。

以下、添付した図面を参照して、本発明の実施例を、本発明が属する技術分野における通常の知識を有する者が容易に実施することができるように、詳細に説明する。しかし、本発明は多様な形態で実現することができ、ここで説明する実施例に限定されない。
本発明の実施例による有機ＥＬ表示装置及びその駆動方法について、図面を参考にして詳細に説明する。まず、図１を参照して本発明の実施例による有機ＥＬ表示装置について説明する。

図１は、本発明の実施例による有機ＥＬ表示装置の概略的な平面図である。図１に示したように、本発明の実施例による有機ＥＬ表示装置は、有機ＥＬ表示装置パネル１００、走査ドライバ２００及びデータドライバ３００を含む。
有機ＥＬ表示装置パネル１００は、画像信号を示すデータ電圧を伝達する複数のデータ線１１０、選択信号を伝達するための複数の走査線１２０、補償信号を伝達するための複数の補償線１３０及び複数の画素回路１４０を含む。画素回路１４０は、隣接する２つのデータ線１１０と隣接する２つの走査線１２０によって画定される画素領域に設けられている。なお、画素回路１４０は、Ｒ、Ｂ、Ｂごとに各々異なる電源VDD_R、VDD_G、VDD_B電圧が印加される。
走査ドライバ２００は、走査線１２０に選択信号を印加する走査駆動部２２０及び補償線１３０に補償信号を印加する走査駆動部２３０を含み、データ駆動部３００は、データ線１１０に画像信号を示すデータ電圧V_DATAを印加する。

以下、図２〜図１０を参照して、本発明の実施例による有機ＥＬ表示装置の画素回路について詳しく説明する。
図２は、本発明の第１実施例による画素回路の概略的な回路図であり、図３は、本発明の第１実施例による画素回路に対する駆動タイミング図である。図４Ａは、本発明の第１実施例による画素回路における駆動用トランジスタの電流-電圧特性曲線と有機ＥＬ素子の電流-電圧特性曲線を示すものであり、図４Ｂは、一般的なトランジスタの電流-電圧特性曲線と有機ＥＬ素子の電流-電圧特性曲線を示すものである。
図２に示したように、本発明の第１実施例による画素回路１４０は、有機ＥＬ素子OELD、スイッチングトランジスタM１、補償用トランジスタM２、駆動用トランジスタM３及びキャパシタC１、C２を含む。
有機ＥＬ素子OELDは、印加される電流の量に対応する光を発光し、トランジスタM３は、電源VDDにソースが接続され、有機ＥＬ素子OELDにドレインが接続され、ゲートに印加されるデータ線から供給されるデータ電圧に対応する電流を有機ＥＬ素子OELDに供給する。

トランジスタM１は、走査線１２０に接続されたゲート、データ線１１０に接続されたドレイン及びキャパシタC１、C２の間のノードP１に接続されたソースを３端子として持ち、走査線に印加される選択信号SEL１に応答してデータ電圧V_DATAをトランジスタM３に伝達する。トランジスタM２は、トランジスタM３のゲート及びドレインに各々ドレイン及びソースが接続され、ゲートが補償線１３０に接続されて補償信号SEL２に応答して、トランジスタM３の特性を補償する役割をする。
キャパシタC２、C１は、電源VDDとトランジスタM２のゲートの間に直列に接続されており、トランジスタM３のゲートに印加されるデータ電圧を一定期間維持する。キャパシタC２は、電源VDDとトランジスタM１のドレインの間に設けられる。
本発明の第１実施例による画素回路の動作を図３及び図４を参照して説明する。
図３に示すように、まず初期化ステップS１として、選択信号SEL１がハイレベルになりトランジスタM１がオン状態になれば、ノードP１の電圧がデータ電圧の初期電圧V_{DATA_INI}に設定される。

次に、補償ステップS２として、トランジスタM１がターンオンされた状態で補償信号SEL２がハイレベルになりトランジスタM２がターンオンされると、トランジスタM３はゲートとドレインが接続（ダイオード接続）されダイオードとして機能する。電源VDDと接地電圧の間の電流経路には２つのダイオードM３、OELDが直列に接続され、ノードP２の電圧は、トランジスタM３の特性によって決定される特性電圧Vcとなる。したがって、キャパシタC１には、ノードP１とノードP２の間の電圧差であるデータ電圧の初期電圧V_{DATA_INI}と特性電圧Vcの差（V_{DATA_INI}-Vc）が保存される。

このような補償ステップS２において、トランジスタM３のゲートとドレインが接続されてダイオード機能として動作するので、トランジスタM３の電流-電圧特性曲線は、図４ＡのグラフG１、G２のようになる。そして、有機ＥＬ素子OELDの電流-電圧特性曲線は、図４ＡのグラフGOのようになる。トランジスタM３の電流-電圧特性曲線と有機ＥＬ素子OELDの電流-電圧特性曲線の交点で有機ＥＬ素子OELDの駆動条件が決定される。したがって、補償ステップで初期設定が行われると、トランジスタM３の特性偏差による電流偏差は（I２-I１）になる。
しかし、従来のように、トランジスタM３のゲートとドレインが接続されない場合の一般的な電流-電圧特性曲線は、図４ＢのグラフG３、G４のように、ゲートとソースの間の電圧V_GSの値によって大きい偏差が生じる。ここで、有機ＥＬ素子OELDの駆動条件が決定される地点におけるトランジスタM３の特性偏差による電流偏差は（I４-I３）になる。これは、前記のI２-I１よりも大きい値である。

次に、データ電圧印加ステップS３として、補償信号SEL２をローレベルに設定してトランジスタM２を遮断し、データ電圧を印加してトランジスタM３を駆動する。この時、キャパシタC１には補償ステップで特性電圧Vcが充電されているので、トランジスタM３のスイッチング時間が減少する。トランジスタM３が駆動すると、データ電圧に対応して、トランジスタM３を通じて有機ＥＬ素子OELDに電流が流れて発光が行われる。
また、Ｒ（赤）、Ｇ（緑）、Ｂ（青）発光をする有機ＥＬ素子OELDの特性は各々異なるので、トランジスタM３の面積と電源VDDの電圧をＲ、Ｇ、Ｂの各々に対して独立に決定する必要がある。

図２に示す本発明の第１実施例の画素回路では、スイッチングトランジスタM１及び補償用トランジスタM２をＮＭＯＳ型トランジスタで、駆動用トランジスタM３をＰＭＯＳ型トランジスタで表示したが、トランジスタM１、M２、M３として他の型のトランジスタを用いることもできる。以下で、このような実施例について図５〜図１０を参照して説明する。

図５は、本発明の第２実施例による画素回路の概略的な回路図であり、図６は、本発明の第２実施例による画素回路に対する駆動タイミング図である。
図５に示すように、本発明の第２実施例による画素回路は、電流供給用トランジスタM１がＰＭＯＳ型トランジスタで形成されている点を除いて、第１実施例による画素回路と同じである。このような第２実施例による画素回路に対する駆動タイミングは、図６に示すように、走査線を選択するための選択信号がローレベルになる点を除いて、第１実施例による駆動タイミングと同じである。

図７は、本発明の第３実施例による画素回路の概略的な回路図であり、図８は、本発明の第３実施例による画素回路に対する駆動タイミング図である。
図７に示すように、本発明の第３実施例による画素回路は、補償用トランジスタM２がＰＭＯＳ型トランジスタで形成されている点を除いて、第１実施例による画素回路と同じである。このような第２実施例による画素回路に対する駆動タイミングは、図８に示すように、補償用トランジスタM２を導通させるための補償信号がローレベルになる点を除いて、第１実施例による駆動タイミングと同じである。

図９は、本発明の第４実施例による画素回路の概略的な回路図であり、図１０は、本発明の第４実施例による画素回路に対する駆動タイミング図である。
図９に示したように、本発明の第４実施例による画素回路は、電流駆動用トランジスタM１及び補償用トランジスタM２がＰＭＯＳ型トランジスタで形成されている点を除いて、第１実施例による画素回路と同じである。このような第２実施例による画素回路に対する駆動タイミングは、図１０に示すように、走査線を選択するための選択信号及び補償用トランジスタM２を導通させるための補償信号がローレベルになる点を除いて、第１実施例による駆動タイミングと同じである。
第２〜第４実施例による画素回路及びその駆動方法は、図２〜図４を参照して、本発明の第１実施例の説明により本発明の属する技術分野における通常の知識を有する者が容易に理解できる内容であるので、重複する説明は省略する。

このように、本発明の第１〜第４実施例において、初期化ステップ、補償ステップ及びデータ電圧印加ステップの３つのステップからなるが、初期化ステップは省略できる。
そして、本発明では、駆動用トランジスタM３としてＰＭＯＳ型トランジスタを用いたが、駆動用トランジスタM３としてＮＭＯＳ型トランジスタを用いても良い。ＮＭＯＳ型トランジスタを用いる場合の回路構成及び駆動は、本発明の第１〜第４実施例の説明により本発明の属する技術分野における通常の知識を有する者が容易に理解できる内容であるので、説明を省略する。
このように本発明によれば、駆動用薄膜トランジスタの特性偏差による輝度不均一性を補償することができ、キャパシタには補償ステップで電圧が充電されているので、トランジスタのスイッチング時間が減少する。

以上、本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲で定義している本発明の基本概念を利用した当業者の多様な変形及び改良形態も本発明の権利範囲に属するものである。

本発明の実施例による有機ＥＬ表示装置の概略的な平面図である。 本発明の第１実施例による画素回路の概略的な回路図である。 本発明の第１実施例による画素回路に対する駆動タイミング図である。 本発明の第１実施例による画素回路における駆動用トランジスタの電流-電圧特性曲線と有機ＥＬ素子の電流-電圧特性曲線を示すものである。・ 一般的なトランジスタの電流-電圧特性曲線と有機ＥＬ素子の電流-電圧特性曲線を示すものである。 本発明の第２実施例による画素回路の概略的な回路図である。 本発明の第２実施例による画素回路に対する駆動タイミング図である。 本発明の第３実施例による画素回路の概略的な回路図である。 本発明の第３実施例による画素回路に対する駆動タイミング図である。 本発明の第４実施例による画素回路の概略的な回路図である。 本発明の第４実施例による画素回路に対する駆動タイミング図である。 従来技術による有機ＥＬ表示装置の画素回路の概略的な回路図である。

Claims (12)

1. 画像信号を示すデータ電圧を伝達する複数のデータ線、
   選択信号を伝達する複数の走査線、
   補償信号を伝達する複数の補償線、及び
   隣接する２つのデータ線と隣接する２つの走査線によって定義される画素領域に各々形成される複数の画素回路
   を含み、
   前記画素回路は、
   印加される電流の量に対応する光を発光する有機エレクトロルミネッセンス（ＥＬ）素子、
   前記走査線に印加される前記選択信号に応答して、前記データ線に印加される前記データ電圧をスイッチングするための第１スイッチング素子、
   前記第１スイッチング素子を通じてゲートに入力される前記データ電圧に対応して、前記有機ＥＬ素子に電流を供給する第１薄膜トランジスタ、
   前記補償線に印加される前記補償信号に応答して前記第１薄膜トランジスタがダイオード機能を行うようにスイッチングする第２スイッチング素子、及び
   前記第１薄膜トランジスタのゲートに印加されるデータ電圧を所定時間維持するための第１キャパシタ
   を含む有機ＥＬ表示装置。
2. 前記データ電圧が前記データ線に印加される前に、前記補償信号が前記補償線に印加される請求項１に記載の有機ＥＬ表示装置。
3. 前記補償線に印加される前記補償信号が遮断された後に、前記データ電圧が前記データ線に印加される請求項２に記載の有機ＥＬ表示装置。
4. Ｒ（赤）、Ｇ（緑）、Ｂ（青）の画素毎に、前記第１薄膜トランジスタに各々異なる電源電圧が接続される請求項１に記載の有機ＥＬ表示装置。
5. 前記第１キャパシタに直列に接続され、前記データ電圧が印加される間、前記第１薄膜トランジスタのゲートに印加される電圧を一定に維持するための第２キャパシタをさらに含む請求項１に記載の有機ＥＬ表示装置。
6. 前記第１スイッチング素子は、前記走査線に接続されるゲート及び前記データ線と前記キャパシタに各々接続される２つの端子を３端子として持つ第２薄膜トランジスタであり、
   前記第２スイッチング素子は、前記補償線に接続されるゲート及び前記第１薄膜トランジスタのゲート及びドレインに各々接続される２つの端子を３端子として持つ第３薄膜トランジスタである請求項１に記載の有機ＥＬ表示装置。
7. 前記第１薄膜トランジスタは第１導電タイプのトランジスタであり、前記第２及び第３薄膜トランジスタは第２導電タイプのトランジスタである請求項６に記載の有機ＥＬ表示装置。
8. 前記第２及び第３薄膜トランジスタは、互いに異なる導電タイプのトランジスタである請求項６に記載の有機ＥＬ表示装置。
9. 前記第１〜第３薄膜トランジスタは、同じ電導タイプのトランジスタである請求項６に記載の有機ＥＬ表示装置。
10. 複数のデータ線、前記複数のデータ線と交差する複数の走査線、及び隣接する２つのデータ線と隣接する２つの走査線によって画定される画素領域に各々形成され、有機エレクトロルミネッセンス（ＥＬ）素子に電流を供給する薄膜トランジスタを有する複数の画素回路を含む有機ＥＬ表示装置を駆動する方法において、
    前記複数の画素回路のうちの特定の画素回路を選択する選択信号を前記走査線に印加するステップ、
    前記走査線に平行な補償線を通じて、前記薄膜トランジスタがダイオード機能を行うようにスイッチングする補償信号を前記画素回路に印加するステップ、
    前記補償信号を遮断し、前記データ線に画像信号を示すデータ電圧を印加するステップ、及び
    前記印加されたデータ電圧を前記薄膜トランジスタのゲートに伝達して前記有機ＥＬ素子に電流を供給するステップ
    を含む有機ＥＬ表示装置駆動方法。
11. 前記選択信号が前記補償信号よりも先に印加される請求項１０に記載の有機ＥＬ表示装置駆動方法。
12. 前記選択信号が前記補償信号と同時に印加される請求項１０に記載の有機ＥＬ表示装置駆動方法。

Images