JP2005519573A

JP2005519573A - フリップフロップに基づいた自己発振電源

Info

Publication number: JP2005519573A
Application number: JP2003573768A
Authority: JP
Inventors: ヘンドリクジェイボスウィンケル
Original assignee: Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 2002-03-01
Filing date: 2003-02-12
Publication date: 2005-06-30
Also published as: US20050162873A1; AU2003205995A1; WO2003075443A1; EP1483825A1

Abstract

本発明は、入力電圧源から電気負荷に電流を供給するためのスイッチモード電源に関する。本発明は、電源のスイッチングトランジスタ(T1)、即ち変圧器(L2)の一次巻線を通じる電流の伝導を制御するトランジスタ(T1)は、デジタルデバイス(U1B, U1C)によって駆動されるという考えに基づくものである。デジタルデバイス(U1B, U1C)を用いることにより、非常に短いON時間が実現されることができ、これにより、小さい一次インダクタンスを有する変圧器(L2)が使用されることができ、より小さい変圧器(L2)に至る。

Description

本発明は、入力電圧源から電気負荷に電流を供給するためのスイッチモード電源であって、変圧器を有する自己発振フライバックコンバータを有し、前記変圧器の一次巻線は、第1のトランジスタと直列に接続されると共に前記入力電圧源と並列に接続され、前記第1のトランジスタは、前記一次巻線を通じる電流の伝導を制御し、前記変圧器の二次巻線からのフィードバック経路は、前記第1のトランジスタを制御するように構成される制御回路に接続されている、スイッチモード電源に関する。

従来技術において、多くの異なったスイッチモード電源が知られている。これらのスイッチモード電源の1つは、3つの巻線を備えた変圧器を利用する自己発振電源である。第3の(補助)巻線は、一次巻線から二次巻線へのエネルギー変換には関与せず、発振電源のスイッチングトランジスタを駆動するためのフィードフォワードとして動作する。用いられるスイッチングトランジスタは、一般に、MOSFETである。MOSFETが伝導を開始すると、一次巻線にかかる電圧は増加し、補助巻線にかかる電圧は増加し、ゲートに追加の駆動を与えてこれによりMOSFETの伝導性を更に高くする。このような態様で補助巻線を利用することによって、MOSFETは急速にスイッチオンされ、最小の損失を生じさせる。しかし、例えば電池充電器を製造する際には、最も高価な部品は変圧器である。3つの巻線を備えた変圧器は、2つの巻線を備えた変圧器よりも高価である。当然、3つの巻線を有する変圧器は、より大きくもなる。上記から分かるように、可能ならば2つの巻線を備えた変圧器を利用することが好ましい。

2つの巻線を備えた変圧器を利用するスイッチモード電源は、米国特許第5,625,540号から知られている。2つの巻線を備えた変圧器が用いられる場合、スイッチングトランジスタの駆動は、2つの巻線を備えた変圧器においては最早存在しない補助巻線以外の手段によって実行されなければならない。2つの巻線を備えた変圧器を利用する既存の解決策は、スイッチングトランジスタの駆動手段としてオールアナログの解決策を示す。

アナログ素子に伴う問題は、これらが、トランジスタの寄生容量及び飽和のため遅いということであり、このことは、短いON時間を実現するのが困難であることを意味する。より長いON時間は、より大きい一次インダクタンスを備えた変圧器が選択されなければならないという事実を生じ、このことは、より大きい変圧器に至る。

従って、本発明の目的は、スイッチングトランジスタを速くオン・オフすることである。

この目的は、入力電圧源から電気負荷に電流を供給するためのスイッチモード電源であって、変圧器を有する自己発振フライバックコンバータを有し、前記変圧器の一次巻線は、第1のトランジスタと直列に接続されると共に前記入力電圧源と並列に接続され、前記第1のトランジスタは、前記一次巻線を通じる電流の伝導を制御し、前記変圧器の二次巻線からのフィードバック経路は、前記第1のトランジスタを制御するように構成される制御回路に接続されており出力電圧が所定のレベルに到達するとスイッチング周波数を減少させる、請求項1に記載のスイッチモード電源により達成される。

本発明の1つの側面によれば、スイッチングトランジスタを制御するためにデジタルデバイスが用いられ、前記デジタルデバイスの動作は電源のフィードバック経路によって制御される、スイッチモード電源が提供される。

このように、本発明は、この側面により、電源のスイッチングトランジスタ、即ち変圧器の一次巻線を通じる電流の伝導を制御するトランジスタが、デジタルデバイスによって駆動されるスイッチモード電源を提供する。デジタルデバイスを用いることにより、フィードフォワードが、非常に強くされることができ、従って、非常に短いON時間が実現されることができる。これの利点は、より小さい一次インダクタンスを備えた変圧器が使用されることができるということである。

デジタルデバイスは、一次巻線と直列に接続された第1のトランジスタを通じる電流の伝導を制御する。前記第1のトランジスタは、一次巻線を通じる電流の伝導を制御して、電源の出力を操作する。デジタルデバイスは、3つのフィードバック経路によって操作され、第1のフィードバック経路はデジタルデバイスの第1の入力に接続され、第2のフィードバック経路及び二次巻線フィードバック経路はデジタルデバイスの第2の入力に接続されている。

本発明の1つの実施例によれば、前記第1のフィードバック経路は、デジタルデバイスの第1の入力に接続された第2のトランジスタから構成されている。第1のトランジスタが伝導し始めると、第2のトランジスタは、制御電極の電位が充分なレベルに到達したときに同様に伝導し始める。第2のトランジスタは、上記デバイスの入力がロジックローレベルとロジックハイレベルとの間でスイッチされるようにする。第2のフィードバック経路は、第1のキャパシタと並列に接続された第3のトランジスタから構成されている。キャパシタは、デジタルデバイスの第2の入力に接続され、第3のトランジスタは、キャパシタの充電及び放電を制御し、これにより、デジタルデバイスの第2の入力がロジックハイレベルとロジックローレベルとの間でスイッチされるようにする。この第2の入力は、更に、二次巻線からのフィードバック経路を介して変圧器の二次側にも接続されている。スイッチモード電源の出力電圧が所定のレベルに到達したら、デジタルデバイスは、スイッチング周波数を低下させるように動作され、これにより電源出力電圧を減少させる。

本発明の他の実施例によれば、デジタルデバイスは、第1のトランジスタの主電流経路から電力を供給されることができる。デジタルデバイスの供給電流がスイッチモード電源の入力から抵抗器を介して引き出されるならば、スイッチモード電源入力の電圧振幅のため、相当な電力損失が抵抗器で発生する。これは、第1のトランジスタからデジタルデバイスに給電することによって回避される。

本発明の更に他の実施例によれば、デジタルデバイス電源をオン・オフする供給電圧制御回路が提供される。スイッチモード電源の入力にキャパシタが接続されている。このキャパシタにかかる電圧が所定のレベルに到達すると、その電荷は他のキャパシタに転送され、デジタルデバイスはオンにされる。電圧が特定のレベルより下に減少すると、トランジスタはこの充電されたキャパシタを放電し、デジタルデバイスをオフにする。電圧が最初に起動時に上昇すると、キャパシタにかかる電圧によって影響を及ぼされるハイパスフィルタがトランジスタをオフにし、デジタルデバイスがオンになるのに充分な電圧レベルに上記キャパシタが到達することを可能にする。

本発明の他の特徴及び利点は、添付の請求項及び以下の説明を検討することにより明らかになる。

本発明は、添付の図面を参照してより詳細に説明される。

本発明によるスイッチモード電源の概略ブロック図が、図1に示される。このスイッチモード電源は、AC又はDC電源1から全波ブリッジ整流器2及び入力電圧1をフィルタリング及びスムージングするフィルタ3を介して給電されるフライバックコンバータを有する。変圧器4の一次巻線及びトランジスタT1の直列回路が、入力電圧1と並列に接続されている。トランジスタT1が伝導モードにあると、電流が一次巻線を通じて流れ、この電流は二次巻線の電圧を誘起する。伝導期間の間、トランジスタT1がオフにされるまで一次電流は線形に増加する。このとき開始するフライバック期間において、二次巻線の極性が反転され、変圧器4に貯蔵されるエネルギーは電源出力5に転送される。変圧器4の二次巻線には、二次側のフィードバック経路7をスイッチモード電源出力5から光学的に絶縁するオプトカップラダイオード6が接続される。二次側フィードバック経路7は、スイッチングトランジスタT1を制御するデジタルデバイス8に接続されている。電源出力5において所定の電圧が到達されると、電流がオプトカップラダイオード6を通じて流れ始め、結果として、電流がオプトカップラトランジスタ(示さず)を通じても流れ始める。オプトカップラトランジスタを通じる電流のため、二次巻線フィードバック経路7に接続された第2のフィードバック経路9に含まれるキャパシタは、ずっと遅く充電され、これは、スイッチング周波数の低下を生じ、従って、出力電圧5の低減を生じる。このようにして、スイッチモード電源の出力電圧5は、この電源のスイッチング周波数を制御することによって調整される。スイッチ制御回路10は、スイッチモード電源の出力5から引き出される電力に依存する周波数でトランジスタT1をオン・オフするように構成される。デジタルデバイス8の供給電圧13は、電源回路11から取られる。供給電圧制御回路12は、スイッチモード電源の起動時に供給電圧13をオン・オフするように構成される。第1のフィードバック経路14が更にデジタルデバイス8に接続されており、一次巻線を通じる電流の伝導を制御するのを助ける。この経路及び第2のフィードバック経路9を以下で詳述する。

図2は、スイッチングトランジスタT1を制御することにより変圧器L2の一次巻線を通じる電流の伝導を制御する制御回路の回路図を示す。ここで、デジタルデバイスは、NORゲートU1B及びU1CからなるRSラッチの形で示される。インバータ構成のNORゲートU1Aが、ラッチのリセット入力に接続されている。RSラッチの出力がリセットされたと仮定すると、ラッチのリセット入力Rはローに引き下げられる。なぜなら、このリセット入力Rは、インバータU1A及びプルアップ抵抗R10を介してロジックハイレベルに接続されているためである。キャパシタC3は、所定の電圧レベルに到達するまで抵抗器R12を介して電圧Vによって充電される。この電圧レベルが到達され、これによりラッチのセット入力Sがロジックハイレベルに到達すると、ラッチ出力Qでロジックハイレベルが得られる。ラッチ出力Qは、トランジスタT1のゲートに抵抗器R9を介して接続され、ラッチ出力Qのロジックハイレベルは、トランジスタT1の伝導を開始させる。ラッチ出力は、更に、抵抗器R11を介してトランジスタT3のベースにも接続され、ラッチ出力Qのロジックハイレベルは、また、トランジスタT1が伝導を開始すると同時に、トランジスタT3の伝導も開始させる。T3の伝導は、キャパシタC3を放電させる。これは、セット入力Sをローレベルにし、リセット入力Rが依然としてローなので、ラッチはメモリモードに入り、自身の出力Qをハイレベルで維持する。トランジスタT1のソースは、トランジスタT2のベースに抵抗器R8を介して接続されている。トランジスタT1は伝導モードにあるので、抵抗器R8がトランジスタT1のソースに接続されているノードにおける電圧は、変圧器L2の一次巻線を通じて線形的に上昇する電流のために上昇している。電流の最大値は抵抗器R6によってセットされる。この電圧がトランジスタT2のベース-エミッタ電圧を越えると、トランジスタT2は伝導を開始する。これは、インバータU1Aの入力がグラウンド(即ちロジックローレベル)まで引き下げられるという事実を生じる。その結果、リセット入力Rは、ハイレベルに増加させられ、ラッチの出力Qはリセットされ、これによりトランジスタT1及びトランジスタT3をスイッチオフする。この動作は、所定の周波数で続いて繰り返される。

図3は、デジタルデバイスのための電源回路の回路図を示す。整流化された入力電圧の大きい可能な電圧範囲のため、抵抗器を介して前記電源回路をこの入力電圧と接続することによってデジタルデバイスに電力を供給することはできない。これは、前記抵抗器の大きな電力損失を生じる。この問題は、図3に示すようにトランジスタT1のドレインからデジタルデバイスに電力を供給することによって解決されることができる。キャパシタC10及びダイオードD8は、トランジスタT1のドレイン信号から電力を引き出すのに用いられるクランプ回路を形成する。この電圧はキャパシタC7を充電し、デジタルデバイスのための供給電圧Vはこのキャパシタから引き出される。T1がオフにされ、ドレイン電圧が上昇すると、C10及びC7はD7を介して充電される。T1がスイッチオンされ、ドレイン電圧が減少すると、C10はD8を介して放電される。T1が再びオフにされると、C10の放電はC7の更なる充電を可能にする。ツェナーダイオードD5は、電圧調整器として用いられる。キャパシタンスがトランジスタT1のドレインに加えられるので、トランジスタT1がスイッチオンされるとこのキャパシタンスは放電される。これによって、トランジスタT1を通じる高ピーク電流が生じる。図2を参照すると、この高ピーク電流によって、トランジスタT1のソースに接続された抵抗器R6にかかるピーク電圧が生じる。このピーク電圧は、トランジスタT2をオンにし、これによりトランジスタT1をオフにし、このことは、回路の共振を開始させる。これを防止するために、トランジスタT3のベースにおいて、R8及びC4を有するローパスフィルタが提供される。

図4は、デジタルデバイスのための電源をオン・オフするために用いられる供給電圧制御回路の回路図を示す。キャパシタC5は、スイッチモード電源の整流化された入力電圧によって抵抗器R5を介して充電される。トランジスタT5は、抵抗器R14及びR15によって分圧器バイアスされ、ベースに接続された分圧器タップがベース-エミッタ電圧を越えるとトランジスタT5は伝導を開始する。pnpトランジスタT6のベースはT5を介してグラウンドに引き下げられ、この結果、T6は伝導を開始する。C6はフィードフォワードとして動作し、T6は完全にスイッチオンされる。これは、キャパシタC5にかかる電圧をキャパシタC7へ転送させ、C7にかかる電圧Vが充分なレベルに到達するとデジタルデバイスはスイッチオンされる。

キャパシタC7にかかる電圧Vが、ツェナーダイオードD6のツェナー電圧とインバータU1Dのロジックローの電圧入力との合計より低いレベルに減少すると、インバータU1Dの入力はローになり、従って出力はハイになる。これは、トランジスタT4の伝導を開始させる。キャパシタC7にかかる電圧は、トランジスタT4を介してグラウンドに放電し、これにより、デジタルデバイス供給電圧Vをオフにする。

回路が起動するときにはインバータU1Dの入力電圧はローであり、インバータU1Dに対する供給電圧Vが存在する直後に、トランジスタT6を伝導させることに注意されたい。これを防止するために、2つのフィルタが提供される。即ち、トランジスタT6のベースに接続されたR17及びC8からなる1つのローパスフィルタ及びインバータU1Dの入力に接続されたR18及びC9からなる1つのハイパスフィルタである。ローパスフィルタは、インバータU1Dの出力からスパイクを除去し、ハイパスフィルタは、キャパシタC7にかかる電圧が起動時に上昇していると、トランジスタT4を非伝導モードにし、この非伝導モードは、キャパシタC7が放電することを防止する。

図5は、変圧器の二次側に接続された回路の回路図を示す。この回路は、電圧制御としてと同様に電流制御としても動作し、電池充電器として典型的なものである。空の電池(V_BATT=0V)が充電器の出力に接続されていると、出力はショートする。この理由のため、定格バッテリ電圧が到達されるまで充電器の出力電流は制限されなければならない。定格バッテリ電圧が到達されると、電圧制御が引き継ぎ、電池が過充電することが防止される。スイッチングトランジスタT1が非伝導モードにあると、変圧器に貯蔵されるエネルギーは電源出力に転送される。R22、R23及びオプトカップラダイオードは、合わせて電流制御として動作する。即ち、出力電流のためにR23にかかる電圧がオプトカップラダイオードの閾値電圧を越えると、オプトカップラダイオードを通じて電流が流れ始める。この電流は、一次側のキャパシタC3へ転送され、スイッチング周波数は減少し、スイッチモード電源の出力電流の減少を引き起こす。出力電圧が定格値に到達すると、電圧制御が引き継ぐ。抵抗器R25及びR26は、分圧器を形成する。電圧調整器D10の(分圧器タップに接続された)ゲート上の電圧が所定の電圧レベルを越えると、抵抗器R20に接続される調整器D10のカソードへの電流の流れは増加して、R20にかかる電圧の大きい降下を生じさせ、オプトカップラダイオードを通じたより大きい電流を生じる。この電流は、一次側のキャパシタC3へ転送され、スイッチング周波数は減少し、スイッチモード電源の出力電圧の減少を引き起こす。

図6は、本発明による完全な回路図を示す。完全な回路図の説明は、前の各図面を検討することによって与えられる。

本発明はその具体的な実施例を参照して説明されたが、当業者には多くの異なった代替例、修正例等が明らかである。従って、説明された実施例は、添付の請求項に規定された本発明の範囲を制限することを意図しない。

要約すると、本発明は、入力電圧源から電気負荷に電流を供給するためのスイッチモード電源に関する。本発明は、電源のスイッチングトランジスタ(即ち変圧器の一次巻線を通じる電流の伝導を制御するトランジスタ)は、デジタルデバイスによって駆動されるという考えに基づくものである。デジタルデバイスを用いることにより、非常に短いON時間が実現されることができ、これは、小さい一次インダクタンスを有する変圧器が使用されることができ、より小さい変圧器に至るという事実が得られる。

本発明の概略ブロック図を示す。本発明の1つの実施例によるスイッチングトランジスタを制御する制御回路の回路図を示す。本発明の1つの実施例によるデジタルデバイスのための電源回路の回路図を示す。本発明の1つの実施例によるデジタルデバイスのための電源をオン・オフするための供給電圧制御回路の回路図を示す。本発明の1つの実施例による変圧器の二次側に接続された回路の回路図を示す。本発明の1つの実施例による完全な回路図を示す。

Claims

入力電圧源から電気負荷に電流を供給するためのスイッチモード電源であって、変圧器を有する自己発振フライバックコンバータを有し、前記変圧器の一次巻線は、第1のトランジスタと直列に接続されると共に前記入力電圧源と並列に接続され、前記第1のトランジスタは、前記一次巻線を通じる電流の伝導を制御し、前記変圧器の二次巻線からのフィードバック経路は、前記第1のトランジスタを制御するように構成される制御回路に接続されており出力電圧が所定のレベルに到達するとスイッチング周波数を減少させる、スイッチモード電源において、前記制御回路は、前記第1のトランジスタを制御することにより前記電源のスイッチングを制御するように構成されたデジタルデバイスを含み、前記デジタルデバイスの動作は、第1のフィードバック経路を介して前記一次巻線を通じる電流の前記伝導によって、及び、第2のフィードバック経路を介して前記デジタルデバイス自身によって、制御され、前記第2のフィードバック経路は前記二次巻線からの前記フィードバック経路にも接続されることを特徴とするスイッチモード電源。
請求項1に記載のスイッチモード電源において、前記第1のフィードバック経路は、前記デジタルデバイスの第1の入力に接続された第2のトランジスタから構成され、前記第2のトランジスタは、前記第1の入力がロジックハイレベルとロジックローレベルとの間でスイッチさせられるようにし、前記第2のフィードバックは、第1のキャパシタと並列に接続された第3のトランジスタから構成され、前記第1のキャパシタは、前記デジタルデバイスの第2の入力に接続され、前記第3のトランジスタは前記第1のキャパシタの充電及び放電を制御し、これにより前記第2の入力がロジックハイレベルとロジックローレベルとの間でスイッチされるようにする、スイッチモード電源。
請求項2に記載のスイッチモード電源において、前記第2のトランジスタの制御電極は、前記第1のトランジスタの第1の主電極に接続され、前記第2のトランジスタの第2の主電極は、第1のインバータを介して前記デジタルデバイスの前記第1の入力に接続され、前記第2のトランジスタの第1の主電極は、グラウンドに接続され、前記デジタルデバイスの前記第1の入力は、前記第2のトランジスタが非伝導モードにある場合には前記第1のインバータ及びプルアップ抵抗を介してロジックローレベルにセットされ、前記第2のトランジスタが伝導モードにある場合にはロジックハイレベルにセットされる、スイッチモード電源。
請求項2又は3に記載のスイッチモード電源において、前記デジタルデバイスの出力は、前記第3のトランジスタの制御電極に接続され、前記第3のトランジスタの主電流経路は、前記第1のキャパシタと並列に接続され、前記第1のキャパシタは、前記デジタルデバイスの前記第2の入力に接続され、前記第1のキャパシタは、第1の抵抗器を介した電圧によって充電され、前記第1のキャパシタは、前記第3のトランジスタが非伝導モードにある場合には、前記デジタルデバイスの前記第2の入力のロジックハイレベルまで充電し、前記第1のキャパシタは、前記第3のトランジスタが伝導モードにある場合には前記デジタルデバイスの前記第2の入力のロジックローレベルまで前記第3のトランジスタを通じて放電する、スイッチモード電源。
請求項2乃至4の何れか1項に記載のスイッチモード電源において、前記デジタルデバイスは、前記第1のトランジスタの主電流経路から電力を供給され、前記第1のキャパシタを充電する電圧は、前記第1のトランジスタの前記主電流経路から取られる、スイッチモード電源。
請求項1乃至5の何れか1項に記載のスイッチモード電源において、前記デジタルデバイスの電源をオン・オフする供給電圧制御回路が設けられ、前記デジタルデバイス電源は、第2のキャパシタが第2の抵抗器を介して前記スイッチモード電源の入力電圧によって充電されるとオンにされ、この電荷は電圧が所定のレベルに到達すると第3のキャパシタに転送され、前記第3のキャパシタは前記デジタルデバイスに供給電圧を提供し、前記デジタルデバイス電源は、前記第3のキャパシタにかかる電圧が所定のレベルまで低下するとオフにされて、第4のトランジスタに前記第3のキャパシタを放電させる、スイッチモード電源。
請求項6に記載のスイッチモード電源において、前記スイッチモード電源の始動の際に前記第3のキャパシタにかかる前記電圧が上昇していると前記第4のトランジスタを非伝導モードにするようにハイパスフィルタが構成され、前記非伝導モードは、前記第3のキャパシタにかかる前記電圧を上昇させ続け、前記デジタルデバイス電源はオンにされる、スイッチモード電源。
請求項6又は7に記載のスイッチモード電源において、前記第2の抵抗器及び前記第2のキャパシタの直列接続は、スイッチモード電源入力と並列に接続され、前記スイッチモード電源入力は前記第2のキャパシタを充電し、前記第2のキャパシタは第5のトランジスタの主電流経路と並列に接続され、前記第5のトランジスタは、分圧器バイアスされ、第6のトランジスタの制御電極に接続される第2の主電極を有し、前記第5のトランジスタは、分圧器タップが所定の電圧レベルを越えると伝導を開始してこれにより前記第6のトランジスタの伝導も開始させ、前記第6のトランジスタの第2の主電極は前記第2のキャパシタに接続され、前記第6のトランジスタの前記伝導は、前記第6のトランジスタを介して前記第2のキャパシタを放電させ、これによりこの電荷を前記第3のキャパシタに転送し、前記第3のキャパシタは前記第6のトランジスタの第1の主電極に接続され、前記第3のキャパシタの充電は、前記デジタルデバイス電源をオンにする、スイッチモード電源。
請求項6乃至8の何れか1項に記載のスイッチモード電源において、ツェナーダイオードのカソードは前記第3のキャパシタに接続され、前記ツェナーダイオードのアノードは第2のインバータの入力に接続され、前記第2のインバータの出力は、前記第4のトランジスタの制御電極に接続され、前記第4のトランジスタの主電流経路は、前記第3のキャパシタと並列に接続され、前記第3のキャパシタは、前記第4のトランジスタが伝導モードにあるときに前記第4のトランジスタを通じて放電し、この放電は、前記第3のキャパシタにかかる前記電圧が、前記ツェナーダイオードのツェナー電圧と前記第2のインバータのロジックローの電圧入力レベルとの合計より下に低下するときに発生し、これにより前記デジタルデバイス電源をオフにする、スイッチモード電源。
請求項6乃至9の何れか1項に記載のスイッチモード電源において、前記第1のトランジスタの前記主電流経路と前記デジタルデバイス電源との間にダイオードクランプ回路が構成され、これにより前記第1のトランジスタの第2の主電極の信号から電力を引き出す、スイッチモード電源。
請求項1乃至10の何れか1項に記載のスイッチモード電源において、前記デジタルデバイスはフリップフロップから構成される、スイッチモード電源。
請求項1乃至11の何れか1項に記載のスイッチモード電源において、前記デジタルデバイスはRSラッチから構成される、スイッチモード電源。