JP2005518658A - フラットパネルディスプレイ基板の製造方法 - Google Patents

フラットパネルディスプレイ基板の製造方法 Download PDF

Info

Publication number
JP2005518658A
JP2005518658A JP2003570178A JP2003570178A JP2005518658A JP 2005518658 A JP2005518658 A JP 2005518658A JP 2003570178 A JP2003570178 A JP 2003570178A JP 2003570178 A JP2003570178 A JP 2003570178A JP 2005518658 A JP2005518658 A JP 2005518658A
Authority
JP
Japan
Prior art keywords
substrate
manufacturing
locations
laser
laser beams
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003570178A
Other languages
English (en)
Inventor
グロス、エイブラハム
グレイザー、アリー
Original Assignee
オーボテック リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オーボテック リミテッド filed Critical オーボテック リミテッド
Publication of JP2005518658A publication Critical patent/JP2005518658A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

薄膜トランジスタを製造するシステムおよび方法に関する。システムは、基板表面上に配置されたアモルファスシリコンと相互作用する非エキシマレーザビームを用いて、シリコン結晶を表面上に互いに間隔を介して位置するように形成する。

Description

１．関連出願への相互参照
本願は、参照によりその開示全体が援用される２００２年２月２５日出願の米国特許仮出願第６０／３５８，７３４号の利益を主張する。
２．発明の分野
本発明は包括的には薄膜材料上の選択した場所を加熱するよう動作するシステムおよび方法に関し、詳細には、材料において相変化を引き起こす、例えば、フラットパネルディスプレイ等の電子デバイス上にあるトランジスタアレイに後に組み込むことができる基板上に結晶シリコンの堆積物を形成するよう動作するシステムおよび方法に関する。
薄膜トランジスタは、フラットディスプレイスクリーンを含むさまざまな用途に用いられている。用途によっては、薄膜トランジスタを結晶化シリコンから構成することが望ましい。
結晶化シリコンを製造する方法のひとつは、基板上にアモルファスシリコンの層を堆積し、次にそのアモルファスシリコンを加熱するレーザエネルギーを用いて、例えばエキシマレーザが供給するレーザエネルギーを用いて、アモルファスシリコンをアニールするものである。
本発明は、選択した隣接しない場所において基板を加熱するがその他の場所は実質的に加熱しないレーザエネルギーを供給する、改良したシステムおよび方法を提供しようとするものである。
本発明は、複数の隣接しない場所において基板の物理特性の局所的変化を引き起こす、改良したシステムおよび方法を提供しようとするものである。
本発明は、基板上にシリコン結晶を形成する改良したシステムおよび方法を提供しようとするものである。
本発明はさらに、アモルファスシリコンをアニールする改良したシステムおよび方法を提供しようとするものである。
本発明はさらに、隣接しない場所において多数のシリコン結晶を形成することによって製造される、フラットパネルディスプレイの製造において用いる改良した基板を提供しようとするものである。
本発明によれば、複数のレーザビームを用いて、基板表面上の選択した隣接しない場所において、半導体の先駆物質、例えば非結晶化シリコン、を加熱する。
本発明によれば、レーザビームを用いて、基板表面上の隣接しない場所において非結晶化シリコンと相互作用させて、そこにシリコン結晶を形成する。
本発明によれば、非エキシマレーザを用いて、アモルファスシリコン等の非結晶化シリコンと相互作用させて、隣接しない場所においてシリコンを結晶化させる。
本発明によれば、パルス繰返し数が５ＫＨｚよりも大きいパルスレーザビームを用いて、アモルファスシリコン等の非結晶化シリコンと相互作用させて、隣接しない場所においてシリコンを結晶化させる。
本発明によれば、総平均出力が５０Ｗよりも低いパルスレーザビームを出力するパルスレーザを用いて、アモルファスシリコン等の非結晶化シリコンと相互作用させて、隣接しない場所においてシリコンを結晶化させる。
本発明の他の包括的な態様によれば、複数のレーザビームを用いて、基板表面上に配置されたアモルファスシリコン等の非結晶化シリコンと相互作用させて、表面上に、シリコン結晶を互いに間隔を介して位置させて同時に形成する。または、非エキシマレーザビームから、または、総平均出力が５０Ｗよりも低いレーザビームから、または、パルス繰返し数が５ＫＨｚよりも大きいレーザビームから、または、前述のもののなんらかの好適な組合せから、複数のレーザビームが形成される。
本発明によれば、レーザビームは、複数のサブビームに分割され、サブビームは、それぞれ、ポジショナーに入射するよう向けられる。ポジショナーは、サブビームを、基板表面上に配置された非結晶化シリコンの選択した場所に、またはその近くに入射するように、選択的に位置決めするよう動作し、それぞれの選択した場所においてシリコン結晶を形成する。または、レーザビームは、非エキシマレーザによって供給される、または、総平均出力が５０Ｗよりも低いパルスレーザビームを出力するレーザによって供給される、または、パルス繰返し数が５ＫＨｚよりも大きいパルスレーザビームである、または、前述のもののなんらかの好適な組合せである。本発明の実施形態によれば、サブビーム同士の間のピッチは調整可能である。
本発明の実施形態によれば、薄膜トランジスタを有する基板を製造する方法が提供される。方法は、シリコンをその表面上に堆積した基板を設けること、および表面上の第１の複数の隣接しない場所に複数のレーザビームを同時に供給して、上記隣接しない場所において上記シリコンの物理的状態を変化させる、例えば溶融し次に冷却することによる結晶化を引き起こすが、その他の場所においては物理的状態を変化させない工程を含む。この方法は、例えば、ＬＥＤディスプレイ等のフラットパネルディスプレイの形成に適用できる。
本発明の他の実施形態によれば、トランジスタを有する基板の製造方法が提供される。方法は、シリコンからなる基板を設けること、シリコンを複数の隣接しない場所においてアニールすること、および少なくとも隣接しない場所以外の場所においてマスキングなしでシリコンを除去することを含む。隣接しない場所におけるいくらかの結晶化シリコンを除去してもよい。
本発明は、以下の詳細な説明を図面とともに読めば、より十分に理解されよう。
図１を参照する。図１は、基板を選択的に加熱して、例えば、フラットパネルディスプレイにおいて用いるタイプのガラス基板上の多結晶シリコン等のシリコン結晶を基板１２上に形成する、本発明の実施形態によるシステム１０の概略図である。システム１０は、レーザコントローラ１６によって制御されるレーザ１４を含む。図１に見られる本発明の実施形態において、レーザ１４は、Ｑスイッチ等のパルス供給部１８と関連して、パルスレーザビーム２０を出力する。図１の実施形態において、ビーム２０は、まず、１つまたはそれよりも多くの非線形結晶等の周波数変換器２１を通過し、次に、ビーム整形光学部品等の光学部品２２を通って、ビームスプリッタ２４に入射する。ビームスプリッタ２４は、ビーム２０を複数のサブビーム２６に分けるよう動作する。なお、レーザ１４は、所望の周波数を有するレーザビームを直接出力するよう動作して、周波数変換器２１が不要になるようにしてもよい。さらに、サブビーム２６は、例えばレーザダイオードのアレイ等適宜の手段によって供給してもよい。
図１に見られる実施形態において、サブビーム２６はそれぞれ、好適な角度の向きでビームスプリッタ２４を出て、反射体２８に入射するようになっている。反射体２８は、ビームを基板１２の表面上の所与の場所に向けるよう動作する。反射体２８は、例えば、それぞれのサブビーム２６をさらに方向制御する、固定したまたは調整可能な指向性反射素子（図示せず）のアレイを備えてもよい。なお、ビームスプリッタ２４と反射体２８との間に光発散素子（angle expanding optics）（図示せず）を配置しても良い。図１において、簡単にするために、および、本発明の一般的な概念が理解しやすいように、図示するビームの数を少なくし角度を誇張している。
反射体２８の下流では、サブビームが、例えば集光レンズおよびテレセントリック結像レンズを含むさらなる光学部品３０を通過して、基板１２の上にあるアモルファスシリコンの薄膜等半導体の先駆物質層３２の表面に入射する。光学部品３０は、図示のようにサブビーム２６のすべてをひとまとめにして処理する光学部品を備えてもよく、サブビーム２６のそれぞれを別個に処理する光学部品がアレイになったものを備えてもよい。
熱線３６で図示するように、サブビーム２６が半導体の先駆物質層３２に入射するそれぞれの場所３４において、半導体の先駆物質層３２が加熱される。この加熱は、場所３４で行われるが、先駆物質層のその他の場所は、実質的に加熱されない。すなわち、場所３４以外の場所においては、半導体の先駆物質層３２の溶融は行われない。さらに、フラットパネルディスプレイの作製においては、場所３４における加熱によって、ガラス基板が溶融したりその光学特性が変化することはない。
半導体の先駆物質層が、例えばアモルファスシリコンでできている場合には、加熱し次に冷却するというプロセスによって、サブビーム２６が入射した場所３４のそれぞれにおいて、シリコン結晶３８が形成される。加熱および冷却によって結晶３８を形成するこのプロセスを、アニーリングと呼ぶ。本発明の実施形態において、サブビーム２６は、それぞれ、隣接しない、すなわち互いに間隔を置いて位置する場所３４において半導体の先駆物質層３２に入射し、結果として生じる結晶３８の各々が、半導体の先駆物質層３２内に形成される他の結晶３８から互いに間隔を置いて位置するようになっている。
層３２を選択的にアニールするのに用いるレーザ１４が、非エキシマパルスレーザ等の比較的低出力のパルスレーザであるということが、本発明の特徴である。そのようなレーザは、通常、半導体またはフラットパネルディスプレイの製造等工業用途に用いられる通常のエキシマレーザよりも、平均出力が実質的に低い。好適なレーザは、例えば、平均出力が約５０Ｗよりも低く、通常約５〜１５Ｗのオーダである。さらに、好適なＱスイッチレーザは、約５ＫＷよりも大きいパルス繰返し数で動作する。
したがって、本発明の実施形態による半導体の先駆物質層３２を選択的にアニールするプロセスは、レーザビーム２６を、結晶３８を形成することが所望される隣接しない場所３４に実質的に向け、その他の場所には向けないよう動作するビームディレクタを用いる。
通常、結晶３８は、基板１２から製造される電気デバイスにおいてトランジスタが必要な場所のみに実質的に形成され、その他の場所においては形成されない。そのような結晶は、基板１２の表面のおおむね０．１％〜５％、典型的には表面の約１％を占める。
発明者は、Ｎｄ：ＹＡＧ固体レーザの第３高調波発生の産物であるビームを出力する周波数変換Ｑスイッチレーザが、システム１０において用いるのに好適であることを発見した。好適なレーザ１４は、５〜１００ＫＨｚの範囲のパルス繰返し数でパルスを発し、デューティサイクルは、１：１００〜１：１０，０００の範囲である。そのような好適なレーザに関連する平均出力は、約５０Ｗよりも低い。通常、平均出力は、５Ｗ〜１０Ｗの間の範囲であるが、現在開発中の好適なレーザの出力は、１５Ｗ以上の高出力にも達するかもしれない。このような要求事項を満たし、レーザ１４と周波数変換器２１との両方を一体型ユニットとして含む市販のレーザとしては、米国カリフォルニア州のCoherent社から入手可能なＡＶＩＡ（登録商標）レーザがある。ＡＶＩＡ（登録商標）レーザは、平均出力が約７．５Ｗのパルス周波数変換ＵＶレーザビームを、３５５ｎｍで出力する。ビームの繰返し数は約３０ＫＨｚであり、パルス幅は約１００ｎｓｅｃである。なお、適宜の固体、気体、または半導体の非エキシマパルスレーザを用いることができる。同様に、高調波発生以外の好適な形式の周波数変換を用いてもよい。
図１に見られる実施形態において、光学部品２２を用いてビーム２０を好適に拡大および整形し、ビームスプリッタ２４に当たって、複数のサブビーム２６に分割するようにしている。複数のサブビーム２６はそれぞれ、所与の場所において基板１２の表面に入射するよう発せられる。光学部品２２は、単一の光学部品を含んでもよく、多数の光学部品を含んでもよい。光学部品は、球面の、円柱の、非球面の、ホログラフィック回折の、または光学設計の技術分野において既知であるその他の好適な光学部品の適宜の組合せであってもよい。
ビームスプリッタ２４は、例えば好適な回折格子のアレイ等、いかなる好適なビームスプリッタであってもよい。本発明の実施形態によれば、ビーム２０は８０〜１２０本のサブビームに分割される。なお、説明を簡単にするために、図示するビームの数を少なくしている。通常の電子デバイスは、数百万個の薄膜トランジスタを含む可能性があるが、通常最大約１２０個までの隣接しない場所３４が一度にアドレス可能であり、当該技術分野において既知のように、基板１２とシステム１０とを互いに動かすディスプレーサ（図示せず）が設けられている。ディスプレーサによって、層３２の他の部分の上に結晶３８を形成することができる。
ビーム２０を何本のサブビーム２６に分割するかという選択は、設計上の選択の問題である。この選択は、サブビームをそれぞれの場所３４に供給する所望のエネルギー密度と機能的に関係している。したがって、直径が約２０μｍの場所３４をエネルギー密度が約５００ｍＪ／ｃｍ２のサブビーム２６でアニールするためには、約０．２５ｍＪのパルスビームを発するレーザ１４を、約１００本のサブビーム２６に分割する。
発明者は、レーザビームを入射させて層３２の実質的に全体をアニールするシステムと比較して、システム１０を用いてアモルファスシリコンをアニールする場合には、複数のサブビームを用いる結果として、隣接しない場所３４において、結晶３８の結晶構造が改良されると確信している。サブビーム２６が、一般的に、場所３４において、比較的小さな領域全体を通して層３２を完全に溶融するよう構成され動作する場合には、場所３４においてラテラル結晶成長が促進される。アモルファスシリコンのポリシリコンへの結晶化においては、そのようなラテラル成長によって、比較的粒子の大きな多結晶シリコンが製造される。ラテラル成長という現象は、隣接しない場所３４のそれぞれにおける層３２の溶融を最適化することによって促進することができ、隣接しない場所３４において、層３２が完全にかつ均一に溶融するようにする。層３２の溶融は、例えば光学部品２２、ビームスプリッタ２４、およびさらなる光学部品３０の設計を含む好適な光学設計によって、サブビーム２６を好適に整形することにより、最適化することができる。
結晶３８を確実に均一に形成するためには、また、望ましいラテラル成長を促進するためには、場所３４のそれぞれに正確かつ均一な線量のレーザエネルギーが確実に送出されることが必要である。ビーム同士の間での均一性は、例えば、それぞれのサブビーム２６に関連する偏向ビームキューブ等の減衰器（図示せず）で達成することができる。ビームすべてについての線量の制御は、レーザ１４のパルス繰返し数を変更することによって、例えばパルス供給部１８を制御することによって行うことができる。
さらに、サブビーム２６を、所望の形状を有するシリコン結晶を隣接しない場所３４において形成するように、隣接しない場所３４においてシリコンをアニールするよう向けてもよい。これは、サブビーム２６の位置決めを制御することによって、または、アニーリング中に基板１２を好適に移動することによって行うことができる。所望の形状を有するシリコン結晶の形成は、例えば、マスキングなしでシリコンを除去することができるので、有利である。アニールしたシリコンの除去速度とアニールしていないシリコンの除去速度とに差があるので、エッチング等によって、適切に整形されトランジスタ製造における次の操作の準備ができたシリコン結晶の堆積物を残すように、シリコンの除去を行うことができる。
次に図２を参照する。図２は、図１のシステムを用いて基板上に薄膜トランジスタを形成する方法の簡略フロー図である。図２の方法は、例えば第３高調波発生に好適な１つまたはそれよりも多くの非線形結晶と組み合わせたＱスイッチ固体レーザによってレーザビームを生成することで開始する。ビームは、好適なビームスプリッタを通過して、レーザビームを複数のサブビームに分割するよう動作する。
本発明の実施形態によれば、サブビームのうちの少なくともいくつかは、それぞれ基板の表面に入射するよう発せられ、基板上のそれぞれの隣接しない場所にアドレスする。基板は、アモルファスシリコンの薄膜等半導体の先駆物質層を含む。半導体の先駆物質は、例えば、ガラスまたはその他の好適な基板上に堆積されている。サブビームがアドレスする場所は、それぞれ他のサブビームがアドレスする場所から少なくとも部分的に分離している。
サブビームは、入射する各の場所において半導体の先駆物質を加熱するよう動作するエネルギー線量を供給するのに十分なエネルギー密度かつ時間またはパルス数で、それぞれの場所に送出される。このエネルギー線量は、サブビームが入射する場所において半導体の先駆物質を完全に溶融するのには十分であるが、半導体の先駆物質が堆積されている基板に悪影響を与えたり、所望の形状を有する場所の外側で半導体の先駆物質の溶融を引き起こすほどの線量はないよう最適化されている。
半導体の先駆物質の加熱後、基板を冷却する。このアニーリングプロセスの結果として、サブビームがアドレスするそれぞれの場所において結晶が成長する。サブビームを送出し、半導体基板を加熱し、次に冷却するプロセスは、ワークピース上の複数の所望の場所がすべて好適にアニールされるまで繰り返される。本発明の実施形態において、所望の場所は、トランジスタまたはその他の半導体素子を形成することが所望される場所である。
トランジスタまたはその他の半導体素子を形成することが所望されるそれぞれの場所のアニール後、半導体の先駆物質のうちの、他のアニールしていない部分、例えばアモルファスシリコンのうちの結晶化ポリシリコンに状態変化していない部分は、除去される。除去は、例えば、エッチングまたはなんらかのその他の好適な除去技術であってもよい。
したがって、半導体の先駆物質の残っている部分は、例えば、トランジスタまたはその他の半導体素子が堆積される場所に対応する場所にそれぞれ位置するポリシリコン結晶である。ワークピース上に堆積されるトランジスタまたはその他の半導体素子のアレイを形成するために、残っている結晶にドーピングまたは別の方法での処理が行われ、次に、電気的に相互接続される。次に、ワークピースを、適切なさらなる電子デバイス製造段階によって、所望の電子デバイス、例えばフラットパネルディスプレイへと組み込むことができる。
図１および図２を参照して上で説明したシステムは、層３２を固定パターンで選択的にアニールするよう動作する。このパターンは、ビーム分割素子２４によって、または反射体２８に指向性反射素子を空間的に配置したもの、例えば参照によりその開示全体が本明細書に援用される同時係属中のMultiple Beam Micro-Machining System and MethodについてのGross等の米国特許出願第１０／１７０，２１２号においてさらに詳細に説明されている平面内に複数のビーム出力を受け取る二次元マッピング組立品によって出力されるビームのパターンに、機能的に関係している。
なお、薄膜トランジスタの製造において、電子デバイスを構成しているトランジスタのピッチおよびレイアウトは、さまざまな設計の電子デバイス同士の間で一定かつ固定ではなくてもよい。所望の形状を有する結晶を生成するために、アニーリング中にビームを動かすことが望ましい。さらに、ピッチおよびレイアウトは、同一の電子デバイス内の領域同士の間で一定かつ固定ではなくてもよい。
次に図３を参照する。図３は、例えばフラットパネルディスプレイにおいて用いるタイプのガラス基板上の多結晶シリコン結晶などのシリコン結晶を基板１１２上に形成する本発明の他の実施形態のシステム１１０の概略図である。図３に見られるシステム１１０は、とりわけ、時々選択することができるさまざまなピッチおよびレイアウトでの結晶半導体の堆積物の形成に対応するようになっている。さらにシステム１１０は、同一の電子デバイス内でのさまざまなピッチおよびレイアウト、ならびに、さまざまな電子デバイスのそれぞれの設計を特徴づけるさまざまなピッチおよびレイアウトに対応するよう動作する。さらに、システム１１０は、結果として生じる結晶がそれぞれ選択可能な形状を有するよう、アモルファスシリコンをアニールするよう動作してもよい。これは、基板１１２上に堆積されるシリコンをアニールするのに用いる位置決めレーザビームを制御することによって行われる。
システム１１０は、レーザ制御部１１６によって制御されるレーザ１１４を含む。図１に見られる本発明の実施形態において、レーザ１１４は、Ｑスイッチ等のパルス供給部１１８と協動して、パルスレーザビーム１２０を出力する。図３の実施形態において、ビーム１２０は、まず、１つまたはそれよりも多くの非線形結晶等の周波数変換器１２１を通過し、次に、ビーム整形光学部品等の光学部品１２２を通って、ビームスプリッタ１２４に入射する。ビームスプリッタ１２４は、ビーム１２０を複数のサブビーム１２６に分けるよう動作する。なお、レーザ１１４は、所望の周波数を有するレーザビームを直接出力するよう動作して、周波数変換器１２１が不要になるようにしてもよい。さらに、サブビーム１２６は、例えばレーザダイオードのアレイ等、いかなる好適な手段によって供給されてもよい。
サブビーム１２６が基板の表面に入射するそれぞれの場所が選択可能かつ制御可能であるということは、図３に見られる実施形態の特徴である。したがって、サブビーム１２６は、それぞれ、好適な角度の向きでビームスプリッタ１２４を出て、第１の反射体１２８に入射するようになっている。第１の反射体１２８は、偏光器１５０のアレイ１５２において対応する方向制御可能な偏光器１５０に、それぞれのサブビーム１２６を向けるよう動作する。本発明の実施形態によれば、第１の反射体は、例えば参照によりその開示全体が本明細書に援用される同時係属中のMultiple Beam Micro-Machining System and MethodについてのGross等の米国特許出願第１０／１７０，２１２号においてさらに詳細に説明されている、二次元マッピング組立品として配置した反射体素子のアレイを備える。
図３に見られる実施形態において、第１の反射体１２８は、方向制御可能な反射体１５０のアレイ１５２において対応する方向制御可能な反射体１５０にそれぞれマッピングされた複数の指向性反射素子１２９を備える。
図３に見られる実施形態において、方向制御可能な反射体１５０は、それぞれ、ポジショナー組立品１６２上に搭載された、鏡１６０またはその他の好適な反射素子を備える。ポジショナー組立品１６２は、ベース１６４、鏡支持物１６６、少なくとも１つの選択可能なアクチュエータ１６８（３つを星形に配置して組み立てて示す）、および鏡１６０の下のバイアスばね（図示せず）を備える。選択可能なアクチュエータ１６８は、それぞれ、例えば、ドイツのMarco Systemanalyse und Entwicklung GmbHから入手可能なＴＯＲＱＵＥ−ＢＬＯＣＫ（登録商標）アクチュエータ等の圧電アクチュエータである。これは、矢印１７２で示すように、上下の位置決めを個別に行い、鏡１６０を、サブビーム１２６を受け取ってそのサブビームを基板１１２の表面上の所望の場所に向ける所望の空間的な向きに選択的に位置決めする。
図３に示す実施形態においては、方向制御可能な反射体１５０は、圧電アクチュエータを用いているが、鏡１６０を選択可能に向ける適宜のアクチュエータを用いてもよい。このようなものには、例えば、適宜のリニアモーター、ＭＥＭＳまたはＭＯＥＭＳデバイス、またはテキサス州のテキサス・インスツルメンツ社から入手可能なデジタル・マイクロミラー・デバイス（登録商標）、が含まれていてもよい。
アクチュエータ１６８は、それぞれ、サーボコントローラ１７４に動作可能に接続されており、サーボコントローラ１７４は、同様に、コンピュータコントローラ１７６に動作可能に接続され、コンピュータコントローラ１７６によって制御される。基板１１２上でシリコン結晶を形成する場所の適切なレイアウトを含むＣＡＭデータファイル１７８等のコンピュータファイルが、コンピュータコントローラに入力される。ＣＡＭデータファイル１７８を用いて、アニールする場所のピッチおよびレイアウトと、それぞれの鏡１６０に要求されるそれぞれの空間的な向きとを決定する。コンピュータコントローラは、アレイ１５２における鏡１６０のそれぞれの向きを調整するようサーボコントローラに好適に命令する。
本発明の実施形態によれば、ビームスプリッタ１２４は、音響光学偏光器（ＡＯＤ）等の可変偏光器組立品である。好適なビームスプリッタについては、参照によりその開示全体が本明細書に援用される同時係属中のDynamic, Multi-Pass, Acousto-Optic Beam Splitter & Deflector （BSD）についてのGrossおよびKotlerの米国特許出願第６０／３８７，９１１号においてさらに詳細に説明されている。図３に見られるように、ビームスプリッタ１２４は、トランスデューサ１８０と、石英またはその他の好適な結晶材料でできた半透明の結晶部材１８２とを含む。
トランスデューサ１８０は、制御信号１８４を受け取り、平面波の集まりとして見える音波１８６を生成する。音波１８６は、結晶部材１８２を通って伝搬する。制御信号１８４は、好ましくは、ＲＦ変調器１８８によって供給されるＲＦ信号である。ＲＦ変調器１８８は、好ましくは、ダイレクトデジタルシンセサイザー（ＤＤＳ）１９０またはその他の好適な信号発生器、例えば電圧制御発振器（ＶＣＯ）によって駆動される。制御信号の制御は、例えば、ＣＡＭデータファイル１７８、さらには検知入力等その他の入力に応答して、コンピュータコントローラ１７６によって行ってもよい。
当該技術分野において既知のように、ビーム１２０が入射する瞬間に結晶部材１８２内に音波１８２が存在することによって、ビーム１２０が角度θで偏向される。角度θは、次式により与えられる音波１８６の周波数ｆの関数である。
Figure 2005518658
ただし、△ｆｎ＝ｆｎ−ｆ０
λ＝ビーム１４の波長
νｓ＝ＡＯＤ２０の結晶内での音速
制御信号１８４は、音波１８６が結晶部材１８２を通って均一に伝搬するよう、または、音波１８２が複数の異なる周波数で伝搬するよう選択的に供給してもよい。本発明の実施形態において、音波は、複数の異なる周波数を有するように形成され、結晶部材１８２における異なる局所的領域において異なる周波数の波が形成されるようになっている。したがって、音波１８６が結晶部材１８２を通って不均一に伝搬する場合には、ビーム１２０は分割されたサブビーム１２６であり、そのそれぞれが、角度θｎで偏向される。角度θｎは、ビーム１２０を備えるパルスが結晶部材１８２に入射する瞬間の結晶部材１８２の局所的領域における音波１８６の音波周波数の関数である。
次に図４および図５を参照する。図４は、図３のシステムにおいて用いられる制御信号１８４の簡略図であり、図５は、音波１８６と、図３のシステムにおいて用いられるレーザビーム１２０への影響との簡略図である。したがって、図６に見られるように、制御信号１８４はいくつかのセグメント１９２を有し、そのそれぞれが対応する周波数を有する。図７に見られるように、音波１８６は、結晶部材１８２を通過するビーム１２０と相互作用して、ビーム１２０を、音波１８６のセグメント１９２の量の関数としての複数のサブビーム１２６に分割し、サブビーム１２６を、セグメント１９２のそれぞれにおける音波１８６の周波数の関数としての角度で偏向する。したがって、ビーム１２０のサブビームへの分割は、音波１８６における周波数の関数であり、可変であって、結晶部材１８２におけるいかなる永久的な物理的分割からも独立している。
図３における可変偏光器組立品、そのようなビームスプリッタ１２４を用いることによって、アニーリングプロセスにおいて用いるサブビーム１２６の量を制御することができる。したがって、シリコンをアニールするために供給されるビームにおけるレーザエネルギーの量を調整する一つの方法は、ビーム１２０がより多くのまたはより少ない本数のサブビーム１２６に分割されるように、ビームスプリッタ１２４を制御することである。さらに、当該技術分野において既知のように、例えばサブビーム１２６の作用(fluence)を変更することによって、ビーム偏光のために導入される音響出力により、それぞれのアニーリング場所に供給される正確な量を制御することができる。複数の同時のレーザビームで基板を微細加工するシステムおよび方法のさらなる態様については、参照によりその開示全体が本明細書に援用される同時係属中のMultiple Beam Micro-Machining System and MethodについてのGross等の米国特許出願第１０／１７０，２１２号において詳細に説明されている。
ラテラル結晶成長には、正確なエネルギー制御が非常に重要である。包括的には、ラテラル成長、詳細にはスーパーラテラル成長によるアモルファスシリコンのポリシリコンへの結晶化において、溶融中のシリコンの正確な温度は、非常に重要であり、結晶シリコンの質に影響を及ぼす可能性がある。したがって、例えば、溶融中にビームのエネルギーを増加させることによって溶融が進行してもよく、または、最初に爆発的な高エネルギーを供給し次にそれよりもエネルギー密度の低いビームが続くことによって溶融が進行してもよい。ビームのエネルギー密度は、レーザ１１４によって出力されるビーム１２０から形成されるサブビーム１２６の量の関数として制御することができる。
図３に戻ると、ビームスプリッタ１２４と第１の反射体１２８との間に角度を広げる光学部品１２７が置かれているのがわかる。なお、音響光学偏向器として構成される場合、ビームスプリッタ１２４から出ると、サブビーム１２６のそれぞれの角度は通常非常に小さく、図示の角度よりもはるかに小さい。図３において、簡単にするために、および、本発明の一般的な概念が理解しやすいように、示すビームの数を少なくし角度を誇張している。通常、サブビームの量は、アレイ１５２における方向制御可能な反射体１５０の数と同じまたは同様であり、発散の角度は非常に小さいが、ビーム１２６のエネルギー密度をより高くすることが所望される場合には、ビームスプリッタ１２６から出力されるビームの数を少なくしてもよい。
アレイ１５２の下流で、例えば集光レンズおよびテレセントリック結像レンズを含むさらなる光学部品１３０をサブビームが通過して、基板１２の上にあるアモルファスシリコンの薄膜等半導体の先駆物質層１３２の表面に入射する。本発明の実施形態によれば、それぞれのサブビーム１２６に制御可能な集光レンズを設けてもよく、そうすれば、ビーム１２６のすべてを同時に結像するよう動作するテレセントリック結像レンズが不要になる。
熱線３６で示すように、サブビーム１２６が半導体の先駆物質層１３２に入射するそれぞれの場所３４において、半導体の先駆物質層１３２が加熱される。半導体の先駆物質層が、例えばアモルファスシリコンでできている場合には、加熱し次に冷却するというプロセスによって、サブビーム１２６が当たった場所３４のそれぞれにおいて、シリコン結晶３８（図１）が形成される。加熱および冷却によって結晶３８（図１）を形成するこのプロセスを、アニーリングと呼ぶ。本発明の実施形態によれば、サブビーム１２６はそれぞれ、互いに間隔を介して位置する場所３４において半導体の先駆物質層１３２に入射し、結果として生じる結晶３８が、それぞれ、他の結晶３８から互いに間隔を介して位置するようになっている。
層３２を選択的にアニールするのに用いるレーザ１１４が、非エキシマパルスレーザであるということは、本発明の独特の特徴である。そのようなレーザは通常、半導体またはフラットパネルディスプレイの製造等工業用途に用いられる通常のエキシマレーザよりも、出力が実質的に低い。したがって、本発明の実施形態による、半導体の先駆物質層１３２を選択的にアニールするプロセスは、レーザビームを、結晶３８を形成することが所望される場所３４に実質的に向け、その他の場所には向けない。
さらに、方向制御可能な反射体を用いて、サブビーム１２６を次のレーザビームパルス間でわずかに動かして、前にアドレスした場所３４の近くの、またはその場所３４に接触する近くの場所にアドレスしてもよい。このプロセスを用いて、必要に応じてより大きな結晶３８を成長させてもよく、所望の形状を有する結晶を形成してもよい。アモルファスシリコンは、例えばエッチングによって、結晶シリコンよりも高速で除去することができるので、所望の形状を有する結晶を形成することは、例えばマスクレス製造工程において有用であるかもしれない。
通常、結晶３８は、基板１１２から製造される電気デバイスにおいてトランジスタが必要な場所のみに実質的に形成され、その他の場所においては形成されない。そのような結晶は、基板１１２の表面のおおむね０．１％〜５％、典型的には表面の約１％を占める。
図３に見られる実施形態の他の態様は、おおむね図１に関して上述したとおりであり、薄膜トランジスタおよび電子デバイスの製造におけるその使用は、おおむね図２を参照して上述したとおりである。
当業者であれば、本発明は、詳細に上で示し説明したものに限定されるものではないことは明らかである。むしろ本発明は、上記説明を読めば当業者が思い当たり、従来技術にはない、その変更および変形を含む。
本発明の実施形態による基板を選択的に加熱するシステムの概略図である。 図１のシステムを用いて基板上に薄膜トランジスタを形成する方法の簡略フロー図である。 本発明の他の実施形態による、基板を選択的に加熱するシステムの概略図である。 図３のシステムにおいて用いられる制御信号の簡略図である。 音波と、図３のシステムにおいて用いられるレーザビームパルスへの影響とを示す略図である。
符号の説明
１０ システム
１２ 基板
１４ レーザ

Claims (63)

  1. 表面上に半導体の先駆物質を堆積した基板を設ける工程と、
    前記表面上の第１の複数の隣接しない場所に複数のレーザビームを同時に供給して前記隣接しない場所において前記半導体の先駆物質を加熱すると共にその他の場所においては前記半導体の先駆物質を実質的に加熱しない工程と、
    を含む、薄膜トランジスタを有する基板を製造する方法。
  2. 前記基板を設ける工程は、アモルファスシリコンの層が堆積した基板を設ける工程を含む、請求項１に記載の薄膜トランジスタを有する基板を製造する方法。
  3. 前記複数のレーザビームを同時に供給する工程は、レーザビームを生成し該レーザビームを複数のサブビームに分割する工程を含む、請求項１に記載の薄膜トランジスタを有する基板を製造する方法。
  4. 前記レーザビームの周波数を変換する工程をさらに含む、請求項３に記載の薄膜トランジスタを有する基板を製造する方法。
  5. 前記複数のレーザビームを供給する工程は、前記隣接しない場所において前記半導体の先駆物質の物理的状態を変化させ、その他の場所においては前記物理的状態を変化させない工程を含む、請求項１に記載の薄膜トランジスタを有する基板を製造する方法。
  6. 前記複数のレーザビームを供給する工程は、前記隣接しない場所において前記半導体を溶融するが、その他の場所においては前記半導体の先駆物質を溶融しない工程を含む、請求項１に記載の薄膜トランジスタを有する基板を製造する方法。
  7. 前記半導体の先駆物質を冷却する工程をさらに含む、請求項６に記載の薄膜トランジスタを有する基板を製造する方法。
  8. 前記半導体の先駆物質は、アモルファスシリコンの層を備え、前記複数のレーザビームを供給する工程は、前記隣接しない場所において前記アモルファスシリコンを溶融するが、その他の場所においては前記アモルファスシリコンの先駆物質を溶融しない工程を含む、請求項１に記載の薄膜トランジスタを有する基板を製造する方法。
  9. 前記基板を冷却して前記第１の複数の隣接しない場所において前記アモルファスシリコンを結晶化させる工程をさらに含む、請求項６に記載の薄膜トランジスタを有する基板を製造する方法。
  10. 前記同時にビームを供給する工程は、個別に選択可能な隣接しない場所に前記複数のレーザビームを同時に供給する工程を含む、請求項１に記載の薄膜トランジスタを有する基板を製造する方法。
  11. 前記表面上の第２の複数の隣接しない場所に複数のレーザビームを同時に供給して前記隣接しない場所において前記半導体の先駆物質を加熱するが、その他の場所においては前記半導体の先駆物質を実質的に加熱しない工程をさらに含む、請求項１に記載の薄膜トランジスタを有する基板を製造する方法。
  12. 前記第２の複数の隣接しない場所に複数のレーザビームを同時に供給する工程は、個別に選択可能な隣接しない場所に前記複数のレーザビームを同時に供給する工程を含む、請求項１１に記載の薄膜トランジスタを有する基板を製造する方法。
  13. 前記第２の複数の隣接しない場所のうちの少なくともいくつかは、前記第１の複数の隣接しない場所のうちのいくつかとは異なる、請求項１１に記載の薄膜トランジスタを有する基板を製造する方法。
  14. 前記第１の複数の場所のうちのいくつかは、第１のピッチだけ互いから離れており、
    前記複数のレーザビームを第２の複数の隣接しない場所に同時に供給する工程は、
    前記レーザビームを、前記第１のピッチとは異なる第２のピッチだけ互いから離れた前記第２の複数の隣接しない場所に供給する工程を含む、請求項１１に記載の薄膜トランジスタを有する基板を製造する方法。
  15. 前記半導体の先駆物質はアモルファスシリコンを含み、
    前記ビームを供給する工程は、複数のレーザビームを供給して、加熱し次に冷却することによって、アモルファスシリコンから結晶シリコンへ物理的状態を変化させる工程を含む、請求項１に記載の薄膜トランジスタを有する基板を製造する方法。
  16. 前記半導体の先駆物質はアモルファスシリコンを含み、
    前記ビームを供給する工程は、複数のレーザビームを供給して、加熱し次に冷却することによって、アモルファスシリコンからポリシリコンへ物理的状態を変化させる工程を含む、請求項１に記載の薄膜トランジスタを有する基板を製造する方法。
  17. 薄膜トランジスタを有する前記基板は、製造中のフラットパネルディスプレイ基板からなる、請求項１に記載の薄膜トランジスタを有する基板を製造する方法。
  18. 物理的状態が変化していない前記半導体の部分を除去する工程をさらに含む、請求項１に記載の薄膜トランジスタを有する基板を製造する方法。
  19. 前記除去する工程は、前記基板をエッチングする工程を含む、請求項１８に記載の薄膜トランジスタを有する基板を製造する方法。
  20. 前記エッチングする工程は、マスキングなしでエッチングする工程を含む、請求項１９に記載の薄膜トランジスタを有する基板を製造する方法。
  21. 前記レーザビームを供給する工程は、前記レーザビームを供給して、前記隣接しない場所において前記半導体の先駆物質を結晶化させて所望のエッチング前の結晶化構造にし、マスキングなしで前記基板をエッチングする工程をさらに含み、前記所望のエッチング前の結晶化構造は、前記エッチングの後の前記隣接しない場所においてエッチング後の結晶構造を形成するよう構成されており、前記エッチングは、その他の場所から前記半導体の先駆物質を除去する、請求項１に記載の薄膜トランジスタを有する基板を製造する方法。
  22. 半導体の先駆物質が堆積された基板を設ける工程と、
    複数の隣接しない場所において前記半導体基板をアニールする工程と、
    少なくとも前記隣接しない場所以外の場所においてマスキングなしで前記シリコンを除去する工程と
    を含む、トランジスタを有する基板を製造する方法。
  23. 前記基板を設ける工程は、アモルファスシリコンの層が堆積された基板を設ける工程を含む、請求項２２に記載のトランジスタを有する基板を製造する方法。
  24. 前記アニールする工程は、前記隣接しない場所において前記アモルファスシリコンをアニールして結晶化シリコンを形成する工程を含み、前記隣接しない場所以外の場所におけるシリコンは結晶化されない、請求項２３に記載のトランジスタを有する基板を製造する方法。
  25. 前記アニールする工程は、前記隣接しない場所において前記アモルファスシリコンをアニールしてポリシリコン結晶を形成する工程を含み、前記隣接しない場所以外の場所におけるシリコンは結晶化されない、請求項２３に記載のトランジスタを有する基板を製造する方法。
  26. 前記アニールする工程は、第１の複数の隣接しない場所に複数のレーザビームを同時に供給する工程を含む、請求項２２に記載のトランジスタを有する基板を製造する方法。
  27. 前記アニールする工程は、次に、前記第１の複数の隣接しない場所とは異なる第２の複数の隣接しない場所に複数のレーザビームを同時に供給する工程をさらに含む、請求項２６に記載のトランジスタを有する基板を製造する方法。
  28. 前記除去する工程は、エッチングする工程を含む、請求項２２に記載のトランジスタを有する基板を製造する方法。
  29. 前記アニールする工程は、前記隣接しない場所において前記シリコンを結晶化してエッチング前の結晶構造を形成する工程を含み、前記除去する工程は、少なくとも結晶化していないシリコンを除去して前記基板上にシリコン結晶を残す工程を含み、それぞれのシリコン結晶は、所望のエッチング後の形状を有する、請求項２８に記載のトランジスタを有する基板を製造する方法。
  30. 半導体の先駆物質を表面上に堆積したフラットパネルディスプレイ基板を設ける工程と、
    前記表面上の第１の複数の隣接しない場所に複数のレーザビームを同時に供給して前記隣接しない場所において前記半導体の先駆物質を加熱するが、その他の場所においては前記半導体の先駆物質を実質的に加熱しない工程と
    を含む、フラットパネルディスプレイを製造する方法。
  31. 前記基板を設ける工程は、アモルファスシリコンの層をその上に堆積した基板を設ける工程を含む、請求項３０に記載のフラットパネルディスプレイを製造する方法。
  32. 前記複数のレーザビームを同時に供給する工程は、レーザビームを生成し該レーザビームを複数のサブビームに分割する工程を含む、請求項３０に記載のフラットパネルディスプレイを製造する方法。
  33. 前記レーザビームの周波数特性を変換する工程をさらに含む、請求項３２に記載のフラットパネルディスプレイを製造する方法。
  34. 前記複数のレーザビームを供給する工程は、前記隣接しない場所において前記半導体の先駆物質の物理的状態を変化させるが、その他の場所においてはその物理的状態を変化させない工程を含む、請求項３０に記載のフラットパネルディスプレイを製造する方法。
  35. 前記複数のレーザビームを供給する工程は、前記隣接しない場所において前記半導体を溶融するが、その他の場所においては前記半導体の先駆物質を溶融しない工程を含む、請求項３０に記載のフラットパネルディスプレイを製造する方法。
  36. 前記半導体の先駆物質を冷却する工程をさらに含む、請求項３５に記載のフラットパネルディスプレイを製造する方法。
  37. 前記半導体の先駆物質はアモルファスシリコンの層を備え、
    前記複数のレーザビームを供給する工程は、前記隣接しない場所において前記アモルファスシリコンを溶融するが、その他の場所においては前記アモルファスシリコンの先駆物質を溶融しない工程を含む、請求項３０に記載のフラットパネルディスプレイを製造する方法。
  38. 前記基板を冷却して前記第１の複数の隣接しない場所において前記アモルファスシリコンを結晶化させる工程をさらに含む、請求項３５に記載のフラットパネルディスプレイを製造する方法。
  39. 前記ビームを同時に供給する工程は、個別に選択可能な隣接しない場所に前記複数のレーザビームを同時に供給する工程を含む、請求項３０記載のフラットパネルディスプレイを製造する方法。
  40. 前記表面上の第２の複数の隣接しない場所に複数のレーザビームを同時に供給して前記第２の複数の隣接しない場所において前記半導体の先駆物質の物理的状態を変化させるが、その他の場所においてはその物理的状態を変化させない工程をさらに含む、請求項３０に記載のフラットパネルディスプレイを製造する方法。
  41. 前記第２の複数の隣接しない場所に複数のレーザビームを同時に供給する工程は、個別に選択可能な隣接しない場所に前記複数のレーザビームを同時に供給する工程を含む、請求項４０に記載のフラットパネルディスプレイを製造する方法。
  42. 前記第２の複数の隣接しない場所のうちの少なくともいくつかは、前記第１の複数の隣接しない場所のうちのいくつかとは異なる、請求項４０に記載のフラットパネルディスプレイを製造する方法。
  43. 前記第１の複数の場所のうちのいくつかは、第１のピッチだけ互いに離れており、
    前記複数のレーザビームを第２の複数の隣接しない場所に同時に供給する工程は、
    前記レーザビームを、前記第１のピッチとは異なる第２のピッチだけ互いから離れた前記第２の複数の隣接しない場所に供給する工程を含む、請求項４０に記載のフラットパネルディスプレイを製造する方法。
  44. 前記半導体の先駆物質はアモルファスシリコンを含み、
    前記ビームを供給する工程は、複数のレーザビームを供給してアモルファスシリコンから結晶シリコンに物理的状態を変化させる工程を含む、請求項３０に記載のフラットパネルディスプレイを製造する方法。
  45. 前記半導体の先駆物質はアモルファスシリコンを含み、
    前記ビームを供給する工程は、複数のレーザビームを供給してアモルファスシリコンからポリシリコンに物理的状態を変化させる工程を含む、請求項３０に記載のフラットパネルディスプレイを製造する方法。
  46. 前記フラットパネルディスプレイは液晶ダイオードディスプレイからなる、請求項３０に記載のフラットパネルディスプレイを製造する方法。
  47. 前記半導体の先駆物質のうち実質的に加熱されていない部分以外の部分を除去する工程をさらに含む、請求項３０に記載のフラットパネルディスプレイを製造する方法。
  48. 前記除去する工程は、前記基板をエッチングする工程を含む、請求項４７に記載のフラットパネルディスプレイを製造する方法。
  49. 前記エッチングする工程は、マスキングなしでエッチングする工程を含む、請求項４８に記載のフラットパネルディスプレイを製造する方法。
  50. 前記レーザビームを供給する工程は、前記レーザビームを供給して前記隣接しない場所において前記半導体の先駆物質を結晶化させて所望のエッチング前の結晶化構造にする工程を含み、マスキングなしで前記基板をエッチングする工程をさらに含み、前記所望のエッチング前の結晶化構造は、前記エッチングの後に前記隣接しない場所においてエッチング後の結晶構造を形成するよう構成されており、前記エッチングは、その他の場所から前記半導体を除去する、請求項３０に記載のフラットパネルディスプレイを製造する方法。
  51. アモルファスシリコンの層をその上に有する基板を設ける工程と、
    前記アモルファスシリコンの一部を、複数の個別に位置決め可能なレーザビームで選択的にアニールして複数の隣接しないポリシリコン結晶の堆積物を形成する工程と、
    前記アモルファスシリコンのうちのアニールされていない部分を除去する工程と、
    選択した空間的に分離したポリシリコン結晶の堆積物にて薄膜トランジスタを形成する工程とを含む方法によって製造されるフラットパネルディスプレイ基板。
  52. 半導体の先駆物質を表面上に堆積した基板を収容し、前記表面上の第１の複数の隣接しない場所に複数のレーザビームを同時に供給して前記場所での半導体の先駆物質を加熱するが、その他の場所においては前記半導体の先駆物質を実質的に加熱しないよう動作するマルチビームレーザプロセッサを備える、薄膜トランジスタを有する基板を製造するシステム。
  53. 前記マルチビームレーザプロセッサは、前記レーザビームのそれぞれに関連し、個別に選択可能な隣接しない場所に前記複数のレーザビームを供給するよう動作するビームポジショナーを有する、請求項５２に記載の薄膜トランジスタを有する基板を製造するシステム。
  54. 前記マルチビームレーザプロセッサは、第１のレーザビームを出力するレーザと、該レーザの下流で前記第１のレーザビームを前記複数のレーザビームに分けるよう動作するビームスプリッタとを備える、請求項５２に記載の薄膜トランジスタを有する基板を製造するシステム。
  55. 前記複数のレーザビームを第２の複数の隣接しない場所に供給するよう少なくともいくつかのビームポジショナーを選択的に再配置するよう動作するコントローラをさらに備える、請求項５２に記載の薄膜トランジスタを有する基板を製造するシステム。
  56. 前記第１の複数の場所のうちのいくつかは、第１のピッチだけ互いから離れており、前記第２の複数の場所のうちの少なくともいくつかの場所は、前記第１のピッチとは異なる第２のピッチだけ互いから離れている、請求項５５に記載の薄膜トランジスタを有する基板を製造するシステム。
  57. 少なくとも２つのパルスレーザビームを出力する少なくとも１つのレーザ源と、
    前記少なくとも２つのレーザビームを受け取り、該少なくとも２つのレーザビームを、結晶化していない半導体の先駆物質を備える基板の表面上の隣接しない場所に入射するよう誘導して前記結晶化していない半導体の先駆物質を加熱するが、その他の場所においては前記半導体の先駆物質を実質的に加熱しない少なくとも２つのレーザビームポジショナーと
    を備える、薄膜トランジスタのアレイを製造するシステム。
  58. 前記レーザ源は、非エキシマレーザを備える、請求項５７に記載のシステム。
  59. 前記レーザビーム源の平均出力は５０Ｗよりも低い、請求項５７に記載のシステム。
  60. 前記レーザビーム源のパルス繰返し数は約５ＫＨｚよりも大きい、請求項５７に記載のシステム。
  61. 前記レーザビーム源は、第１のレーザビームを出力するレーザと、該レーザの下流で前記第１のレーザビームを前記少なくとも２つのレーザビームに分けるよう動作するビームスプリッタとを備える、請求項５７に記載のシステム。
  62. 前記少なくとも２つのビームポジショナーは、それぞれ個別に選択可能な場所において前記少なくとも２つのレーザビームを独立に位置決めするよう動作する、請求項５７に記載のシステム。
  63. 前記隣接しない場所のうちのいくつかは、第１のピッチだけ互いから離れており、
    前記少なくとも２つのレーザビームを第２の複数の場所に向けるよう動作するコントローラを有し、前記第２の複数の場所のうちの少なくともいくつかの場所は、前記第１のピッチとは異なる第２のピッチだけ互いから離れている、請求項５７に記載のシステム。
JP2003570178A 2002-02-25 2003-02-24 フラットパネルディスプレイ基板の製造方法 Pending JP2005518658A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US35873402P 2002-02-25 2002-02-25
PCT/IL2003/000142 WO2003071344A1 (en) 2002-02-25 2003-02-24 Method for manufacturing flat panel display substrates

Publications (1)

Publication Number Publication Date
JP2005518658A true JP2005518658A (ja) 2005-06-23

Family

ID=27757757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003570178A Pending JP2005518658A (ja) 2002-02-25 2003-02-24 フラットパネルディスプレイ基板の製造方法

Country Status (7)

Country Link
EP (1) EP1478970A1 (ja)
JP (1) JP2005518658A (ja)
KR (1) KR20040088536A (ja)
AU (1) AU2003209628A1 (ja)
IL (1) IL163572A0 (ja)
TW (1) TW200305915A (ja)
WO (1) WO2003071344A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004038870A2 (en) 2002-10-28 2004-05-06 Orbotech Ltd. Selectable area laser assisted processing of substrates
US7521651B2 (en) 2003-09-12 2009-04-21 Orbotech Ltd Multiple beam micro-machining system and method
JP4413569B2 (ja) * 2003-09-25 2010-02-10 株式会社 日立ディスプレイズ 表示パネルの製造方法及び表示パネル
KR100617035B1 (ko) * 2003-12-26 2006-08-30 엘지.필립스 엘시디 주식회사 결정화 장비
DE102007025942A1 (de) 2007-06-04 2008-12-11 Coherent Gmbh Verfahren zur selektiven thermischen Oberflächenbehandlung eines Flächensubstrates
GB2474665B (en) * 2009-10-22 2011-10-12 M Solv Ltd Method and apparatus for dividing thin film device into separate cells
JP5884147B2 (ja) * 2010-12-09 2016-03-15 株式会社ブイ・テクノロジー レーザアニール装置及びレーザアニール方法
GB201614342D0 (en) * 2016-08-22 2016-10-05 M-Solv Ltd An apparatus for annealing a layer of amorphous silicon, a method of annealing a layer of amorphous silicon, and a flat panel display

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100492726B1 (ko) * 1998-01-26 2005-08-31 엘지.필립스 엘시디 주식회사 시스템온패널형액정표시장치
US20020030439A1 (en) * 1998-12-23 2002-03-14 Michael Gurvitch High speed solid state optical display

Also Published As

Publication number Publication date
AU2003209628A1 (en) 2003-09-09
IL163572A0 (en) 2005-12-18
EP1478970A1 (en) 2004-11-24
KR20040088536A (ko) 2004-10-16
WO2003071344A1 (en) 2003-08-28
TW200305915A (en) 2003-11-01

Similar Documents

Publication Publication Date Title
JP4820071B2 (ja) マルチビーム微細加工システムおよびその方法
US20040097103A1 (en) Laser annealing device and thin-film transistor manufacturing method
JP5789011B2 (ja) 薄膜の直線走査連続横方向凝固
KR100938325B1 (ko) 에너지 전달 시스템
JP3860444B2 (ja) シリコン結晶化方法とレーザアニール装置
US20030003636A1 (en) Thin film crystal growth by laser annealing
TWI575571B (zh) 部分熔融膜之非週期性脈衝處理系統及方法
US7253120B2 (en) Selectable area laser assisted processing of substrates
JPH08148423A (ja) レーザアニーリング方法
JP2004311906A (ja) レーザ処理装置及びレーザ処理方法
JP2005518658A (ja) フラットパネルディスプレイ基板の製造方法
US5699191A (en) Narrow-pitch beam homogenizer
TW202135965A (zh) 雷射加工裝置和雷射加工工件的方法
WO2006075568A1 (ja) 多結晶半導体薄膜の製造方法および製造装置
US20060154456A1 (en) Crystallized semicoductor thin film manufacturing method and its manufacturing apparatus
JP2020530196A (ja) ファイバーレーザー装置及びワークピースを処理するための方法
JP2003218027A (ja) 結晶成長方法及びレーザアニール装置
JP2006086447A (ja) 半導体薄膜の製造方法および半導体薄膜の製造装置
KR100498546B1 (ko) 레이저 조사 장비 및 그 응용 방법
CN117730397A (zh) 用于激光退火的方法和装置
KR20120082022A (ko) 비-주기적 펄스 부분 용융 막가공을 위한 시스템 및 방법
JP2020537357A (ja) スポットビーム及びラインビーム結晶化のためのシステムおよび方法
JP2007067020A (ja) 投影マスク、レーザ加工方法、レーザ加工装置および薄膜トランジスタ素子