JP2005517285A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2005517285A5 JP2005517285A5 JP2003555574A JP2003555574A JP2005517285A5 JP 2005517285 A5 JP2005517285 A5 JP 2005517285A5 JP 2003555574 A JP2003555574 A JP 2003555574A JP 2003555574 A JP2003555574 A JP 2003555574A JP 2005517285 A5 JP2005517285 A5 JP 2005517285A5
- Authority
- JP
- Japan
- Prior art keywords
- source
- substrate
- forming
- oxide liner
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- TWXTWZIUMCFMSG-UHFFFAOYSA-N nitride(3-) Chemical compound [N-3] TWXTWZIUMCFMSG-UHFFFAOYSA-N 0.000 claims 10
- 239000000758 substrate Substances 0.000 claims 10
- 239000007943 implant Substances 0.000 claims 8
- 238000005530 etching Methods 0.000 claims 6
- 239000010410 layer Substances 0.000 claims 6
- 239000002019 doping agent Substances 0.000 claims 5
- 239000004065 semiconductor Substances 0.000 claims 3
- 238000000151 deposition Methods 0.000 claims 2
- 238000009792 diffusion process Methods 0.000 claims 2
- 229910000042 hydrogen bromide Inorganic materials 0.000 claims 2
- 239000003795 chemical substances by application Substances 0.000 claims 1
- 239000011247 coating layer Substances 0.000 claims 1
- 238000001312 dry etching Methods 0.000 claims 1
- 230000002401 inhibitory effect Effects 0.000 claims 1
Claims (8)
- 基板(30)と、
前記基板(30)上にあるゲート電極(32)と、
前記基板(30)上にある酸化物ライナー(34)であって、100Å未満の厚みを有するものと、
前記酸化物ライナー(34)上にある窒化物サイドウォール・スペーサ(40)と、
前記基板(30)内のソース/ドレインの拡張部のインプラント(36)およびソース/ドレイン領域(42)と、を含み、
前記ソース/ドレインの拡張部のインプラント(36)および前記ソース/ドレイン領域(42)中へのドーパントの外方拡散を抑制するように、前記ソース/ドレインの拡張部のインプラント(36)および前記ソース/ドレイン領域(42)の双方が前記酸化物ライナー(34)により被覆される、
半導体デバイス。 - 前記酸化物ライナー(34)の厚みが、45Åである、請求項1記載のデバイス。
- 基板(30)上に、ゲート電極(32)を形成するステップと、
前記基板(30)および前記ゲート電極(32)上に、100Å未満の厚みの酸化物ライナー(34)を形成するステップと、
前記酸化物ライナー(34)上に窒化物層(38)をたい積するステップと、
窒化物スペーサ(40)を形成するように、前記窒化物層(38)をエッチングするステップであって、前記エッチングは、前記酸化物ライナー(34)上で停止するステップと、を含む、
半導体デバイスの形成方法。 - 前記窒化物層(38)をエッチングするステップは、
非常に高い窒化物対酸化物の選択性を備えるエッチング剤で、前記窒化物層(38)をドライ・エッチングするステップを含む、請求項3記載の方法。 - 基板(30)の領域(36,42)に、ドーパントをインプラントするステップと、
前記基板(30)上に、100Å未満の厚みの酸化物ライナー(34)を形成するステップと、
前記基板(30)内のソース/ドレインの拡張部のインプラント(36)およびソース/ドレイン領域(42)を形成するステップと、
前記ドーパントのインプラントより前に、ゲート電極(32)を形成するステップと、
前記ゲート電極(32)および前記酸化物ライナー(34)上に、サイドウォール・スペーサ(40)を形成するステップと、を有しており、
前記酸化物ライナー(34)を形成するステップおよび前記基板(30)内のソース/ドレインの拡張部のインプラント(36)およびソース/ドレイン領域(42)を形成するステップは、前記ソース/ドレインの拡張部のインプラント(36)および前記ソース/ドレイン領域(42)中へのドーパントの外方拡散を抑制するように、前記酸化物ライナー(34)が、前記ソース/ドレインの拡張部のインプラント(36)および前記ソース/ドレイン領域(42)の双方を被覆するようになっている、
半導体デバイスのインプラントされた領域から被覆層に対する、ドーパントの外方拡散を抑制する方法。 - 前記サイドウォール・スペーサ(40)を形成するステップは、
前記酸化物ライナー(34)および前記ゲート電極(32)上に、窒化物層(38)をたい積するステップと、
窒化物から酸化物への高い選択性を有するエッチング・レシピで、前記窒化物層(38)を異方性ドライエッチングするステップと、
を含む、請求項5記載の方法。 - 前記エッチング・レシピは、CF4/HBr/HeO2またはCl2/HBr/HeO2の少なくとも一つを含む、請求項6記載の方法。
- 前記エッチング・レシピは、CF4剤を含む、請求項6記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US2103701A | 2001-12-19 | 2001-12-19 | |
PCT/US2002/041103 WO2003054951A1 (en) | 2001-12-19 | 2002-12-19 | Semiconductor device comprising a thin oxide liner and method of manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005517285A JP2005517285A (ja) | 2005-06-09 |
JP2005517285A5 true JP2005517285A5 (ja) | 2006-02-02 |
Family
ID=21801954
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003555574A Pending JP2005517285A (ja) | 2001-12-19 | 2002-12-19 | 薄い酸化物ライナーを含む半導体デバイスおよびその製造方法 |
Country Status (7)
Country | Link |
---|---|
JP (1) | JP2005517285A (ja) |
KR (1) | KR20040068269A (ja) |
CN (1) | CN1322565C (ja) |
AU (1) | AU2002358269A1 (ja) |
DE (1) | DE10297582T5 (ja) |
GB (1) | GB2399222B (ja) |
WO (1) | WO2003054951A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6583016B1 (en) * | 2002-03-26 | 2003-06-24 | Advanced Micro Devices, Inc. | Doped spacer liner for improved transistor performance |
JP2008124441A (ja) * | 2006-10-19 | 2008-05-29 | Tokyo Electron Ltd | 半導体装置の製造方法 |
DE102011005641B4 (de) * | 2011-03-16 | 2018-01-04 | GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG | Verfahren zur Leistungssteigerung in Transistoren durch Reduzierung der Absenkung aktiver Gebiete und durch Entfernen von Abstandshaltern |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4868617A (en) * | 1988-04-25 | 1989-09-19 | Elite Semiconductor & Sytems International, Inc. | Gate controllable lightly doped drain mosfet devices |
US5714413A (en) * | 1995-12-11 | 1998-02-03 | Intel Corporation | Method of making a transistor having a deposited dual-layer spacer structure |
US6472281B2 (en) * | 1998-02-03 | 2002-10-29 | Matsushita Electronics Corporation | Method for fabricating semiconductor device using a CVD insulator film |
US6162692A (en) * | 1998-06-26 | 2000-12-19 | Advanced Micro Devices, Inc. | Integration of a diffusion barrier layer and a counter dopant region to maintain the dopant level within the junctions of a transistor |
US6251764B1 (en) * | 1999-11-15 | 2001-06-26 | Chartered Semiconductor Manufacturing Ltd. | Method to form an L-shaped silicon nitride sidewall spacer |
US6294480B1 (en) * | 1999-11-19 | 2001-09-25 | Chartered Semiconductor Manufacturing Ltd. | Method for forming an L-shaped spacer with a disposable organic top coating |
US6156598A (en) * | 1999-12-13 | 2000-12-05 | Chartered Semiconductor Manufacturing Ltd. | Method for forming a lightly doped source and drain structure using an L-shaped spacer |
US6277700B1 (en) * | 2000-01-11 | 2001-08-21 | Chartered Semiconductor Manufacturing Ltd. | High selective nitride spacer etch with high ratio of spacer width to deposited nitride thickness |
-
2002
- 2002-12-19 DE DE10297582T patent/DE10297582T5/de not_active Ceased
- 2002-12-19 KR KR10-2004-7009490A patent/KR20040068269A/ko not_active Application Discontinuation
- 2002-12-19 WO PCT/US2002/041103 patent/WO2003054951A1/en active Application Filing
- 2002-12-19 AU AU2002358269A patent/AU2002358269A1/en not_active Abandoned
- 2002-12-19 JP JP2003555574A patent/JP2005517285A/ja active Pending
- 2002-12-19 CN CNB028257502A patent/CN1322565C/zh not_active Expired - Fee Related
- 2002-12-19 GB GB0412884A patent/GB2399222B/en not_active Expired - Lifetime
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009514220A5 (ja) | ||
US20090230484A1 (en) | Method of fabricating a semiconductor device | |
US6610571B1 (en) | Approach to prevent spacer undercut by low temperature nitridation | |
JP2004532516A5 (ja) | ||
JP2000183347A (ja) | 半導体素子のゲ―ト電極形成方法 | |
TWI226667B (en) | Transistor fabrication method | |
JP2000323711A (ja) | 半導体素子の製造方法 | |
US6969646B2 (en) | Method of activating polysilicon gate structure dopants after offset spacer deposition | |
JP2005522033A5 (ja) | ||
JP2007511907A5 (ja) | ||
TW200305940A (en) | Use of liner oxide implant to prevent dopant segregation from extensions | |
JP2005517285A5 (ja) | ||
US20090261429A1 (en) | Transistor and method for manufacturing thereof | |
KR20050007637A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
US20020072156A1 (en) | Method of forming gate electrode in semiconductor devices | |
TW200516713A (en) | Method fabricating a memory device having a self-aligned contact | |
TWI231547B (en) | Short channel transistor fabrication method for semiconductor device | |
KR20010054169A (ko) | 반도체 소자 제조방법 | |
JP2005517285A (ja) | 薄い酸化物ライナーを含む半導体デバイスおよびその製造方法 | |
JP2000311861A (ja) | 半導体膜の選択成長方法および半導体装置の製造方法 | |
KR100525912B1 (ko) | 반도체 소자의 제조 방법 | |
US20050164460A1 (en) | Salicide process for metal gate CMOS devices | |
KR0175035B1 (ko) | 이중막 스페이서를 이용한 금속실리사이드 게이트 전극 형성방법 | |
TW200809395A (en) | Methods of providing masks for self-aligned contact etching, and uses of the same | |
TW425634B (en) | Method for preventing the loss of ions in MOS manufacturing process |