JP2005514641A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2005514641A5 JP2005514641A5 JP2003555276A JP2003555276A JP2005514641A5 JP 2005514641 A5 JP2005514641 A5 JP 2005514641A5 JP 2003555276 A JP2003555276 A JP 2003555276A JP 2003555276 A JP2003555276 A JP 2003555276A JP 2005514641 A5 JP2005514641 A5 JP 2005514641A5
- Authority
- JP
- Japan
- Prior art keywords
- region
- phase
- edge
- boundary
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- VYZAMTAEIAYCRO-UHFFFAOYSA-N chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims 10
- 238000000059 patterning Methods 0.000 claims 3
- 239000000463 material Substances 0.000 claims 2
- 229910052804 chromium Inorganic materials 0.000 claims 1
- 239000011651 chromium Substances 0.000 claims 1
- 238000007689 inspection Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 claims 1
- 238000000034 method Methods 0.000 claims 1
- 230000003287 optical Effects 0.000 claims 1
Claims (25)
- 位相シフトマスクを設計する方法であって:
位相シフトマスクにおける第1位相領域の縁部を特定するステップであって、前記第1位相領域はクリティカル・ポリ領域に隣接して位置するものであり、前記特定された縁部は前記第1位相領域の縁部のうち前記クリティカル・ポリ領域に近接していないものであるステップ;
前記特定された縁部を拡げて、前記第1位相領域の前記縁部に沿って細配線を形成するステップ;及び
前記第1位相領域の前記縁部に沿う前記細配線内に位相領域境界を形成するステップ;
を含む方法。 - 請求項1の方法において、更に:
位相シフトマスクにおける位相180領域の縁部を特定するステップであって、前記位相180領域はクリティカル・ポリ領域に隣接して位置するものであり、前記特定された縁部は前記位相180領域の縁部のうち前記クリティカル・ポリ領域に近接していないものであるステップ;
前記特定された縁部を拡げて、前記位相180領域の前記縁部に沿って細配線を形成するステップ;及び
前記細配線内部にクロムを形成し、前記位相180領域の前記縁部に沿ったクロム境界を形成するステップ;
を含む方法。 - 請求項1の方法において、更に:
位相領域に位相極性を割り当てるステップ;
割り当てられた位相領域の縁部を定義するステップ;
前記付加された縁部の周囲に境界を形成するステップ;
該形成された境界の外側に領域を割り当てて位相0領域とするステップ;
を含む方法。 - 前記位相領域に0度又は180度の位相角が割り当てられている、請求項3記載の方法。
- トリムマスクを生成して位相0領域と位相180領域との間に存する不要パターンを削除するステップを更に含む、請求項4記載の方法。
- 前記細配線の幅は最小ゲート幅寸法である、請求項1記載の方法。
- 前記クリティカル・ポリ領域に近接していない、第2位相領域の縁部の周囲に境界を定義するステップをさらに含む、請求項1記載の方法。
- 前記境界を定義するステップは位相0の縁部の周囲に境界を定義するステップを含む、請求項7記載の方法。
- 位相移行がもっとも生じそうな位置であるブレーク位置を定義するステップをさらに含む、請求項1記載の方法。
- 前記ブレーク位置の幅は、パターニングおよび検査が可能な幅である、請求項9記載の方法。
- トリムマスクを生成して、第1位相領域と第2位相領域の間の不要パターンを削除するステップをさらに含む、請求項1記載の方法。
- 位相シフトパターンを生成して、ゲートその他の準呼び寸法を要する層のパターニングを改良する方法であって:
クリティカル・ゲート領域を定義するステップ;
前記クリティカル・ゲート領域の両側部に位相領域を形成するステップ;
前記クリティカル・ゲート領域の両側部における前記位相領域に対して相対する位相極性を割り当てるステップ;
割り当てられた位相極性で位相領域を拡張するステップ;
位相移行が生じそうな領域であるブレーク領域を形成するステップ;
ポリゴンを生成して、他の縁部を定義し且つ定義したブレーク領域を排除するステップ;及び
位相0領域の外側に境界領域を形成し、位相シフト境界を形成するステップ;
を含む方法。 - 位相シフトパターンを生成して、ゲートその他の準呼び寸法を要する層のパターニングを改良する方法であって:
クリティカル・ゲート領域を定義するステップ;
前記クリティカル・ゲート領域の両側部に位相領域を形成するステップ;
前記クリティカル・ゲート領域の両側部における前記位相領域に対して相対する位相極性を割り当てるステップ;
割り当てられた位相極性で位相領域を拡張するステップ;
位相移行が生じそうな領域であるブレーク領域を形成するステップ;
ポリゴンを生成して、他の縁部を定義し且つ定義したブレーク領域を排除するステップ;及び
前記第1縁部に沿って境界領域を形成し、位相領域境界を形成するステップ;
を含み、前記クリティカル・ゲート領域はクリティカル・ゲート領域の縁部を含み、前記位相領域は、前記クリティカル・ゲート領域の縁部とは異なる第1縁部を持つ、方法。 - 請求項12または13記載の方法であって、更に:
デザインルール違反を正すステップ;及び
光近接効果・工程補正を位相領域に適用して適切なパターン生成を可能とするステップ;
を含む方法。 - 請求項12または13記載の方法であって、トリムマスクを生成して、所望するパターンの外側であって位相0領域と位相180領域との間に存する不要パターンを削除するステップを更に含む方法。
- 前記トリムマスクの生成は、境界領域およびブレーク領域を拡大することによって実行される、請求項15記載の方法。
- 前記クローム境界の幅は位相0領域と位相180領域の間の距離である、請求項15記載の方法。
- 位相0領域および位相180領域の外側縁部の周囲にクロム境界を持つクリアフィールド位相シフトマスクを拡張する方法であって:
第1位相領域と第2位相領域を持つ位相領域に位相極性を割り当てるステップ;
前記割り当てられた位相領域の第1縁部を定義するステップであって、前記第1縁部はクリティカル・ポリ領域の縁部であるステップ;
前記第1位相領域の前記定義され追加された縁部の周囲に第1境界を形成するステップであって、前記追加された縁部は前記第1縁部とは異なるステップ;
前記第1位相領域の周辺の前記第1境界にクローム境界を形成するステップ;
前記第2位相領域の前記追加された縁部の周囲に第2境界を形成するステップ;
前記第2位相領域の周囲の前記第2境界に位相シフト境界を形成するステップ;
を含む方法。 - 前記割り当てられた位相領域に縁部を追加するステップは、位相移行が起こるブレーク領域を定義するステップと、縁部を含むが、ブレーク領域を含まないポリゴンを生成するステップとを含み、前記ポリゴンは前記割り当てられた位相領域と合併する、請求項18記載の方法。
- トリムマスクを生成して、前記第1位相領域と前記第2位相領域の間の不要パターンを削除するステップをさらに含む、請求項18記載の方法。
- 前記トリムマスクは、前記第2位相領域周囲の前記第2境界における前記位相シフト境界の全部またはいずれをも覆わない、請求項20記載の方法。
- 前記トリムマスクの生成は、境界領域およびブレーク領域を拡大することによって実行される、請求項20記載の方法。
- 集積回路製造工程において用いられるマスクであって:
位相0領域の第1縁部及び位相180領域の第1縁部により規定されるクリティカル・ポリ部;
前記位相180領域の第2縁部の外側に位置する第1クロム境界領域であって、前記位相180領域の前記第2縁部は前記位相180領域の前記第1縁部とは異なるものであり、前記クロム境界領域は不透明な材料を含んでいる第1クロム境界領域;
前記位相0領域の第2縁部の周辺に位置する第2クロム境界領域であって、前記位相0領域の前記第2縁部は前記位相0領域の前記第1縁部とは異なるものである第2のクロム境界領域;
を備えるマスク。 - 請求項23のマスクであって、規定された領域の外側に0°の位相を有する領域を備えるマスク。
- 請求項23のマスクであって、前記第2境界領域は不透明な材料を含んでいるマスク。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/016,273 US6749970B2 (en) | 2001-12-11 | 2001-12-11 | Method of enhancing clear field phase shift masks with border regions around phase 0 and phase 180 regions |
PCT/US2002/041466 WO2003054626A1 (en) | 2001-12-11 | 2002-12-09 | Method of enhancing clear field phase shift masks with border regions around phase 0 and phase 180 regions |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009211488A Division JP2009288818A (ja) | 2001-12-11 | 2009-09-14 | 位相0領域及び位相180領域の周辺の境界領域を用いてポジ型(CF:clearfield)位相シフトマスク(不透明な開口を有する透明な位相シフトマスク)の向上を図る方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005514641A JP2005514641A (ja) | 2005-05-19 |
JP2005514641A5 true JP2005514641A5 (ja) | 2006-08-10 |
Family
ID=21776284
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003555276A Pending JP2005514641A (ja) | 2001-12-11 | 2002-12-09 | 位相0領域及び位相180領域の周辺の境界領域を用いてポジ型(CF:clearfield)位相シフトマスク(不透明な開口を有する透明な位相シフトマスク)の向上を図る方法 |
JP2009211488A Pending JP2009288818A (ja) | 2001-12-11 | 2009-09-14 | 位相0領域及び位相180領域の周辺の境界領域を用いてポジ型(CF:clearfield)位相シフトマスク(不透明な開口を有する透明な位相シフトマスク)の向上を図る方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009211488A Pending JP2009288818A (ja) | 2001-12-11 | 2009-09-14 | 位相0領域及び位相180領域の周辺の境界領域を用いてポジ型(CF:clearfield)位相シフトマスク(不透明な開口を有する透明な位相シフトマスク)の向上を図る方法 |
Country Status (9)
Country | Link |
---|---|
US (1) | US6749970B2 (ja) |
EP (1) | EP1454190B1 (ja) |
JP (2) | JP2005514641A (ja) |
KR (1) | KR100915673B1 (ja) |
CN (1) | CN1285009C (ja) |
AU (1) | AU2002359860A1 (ja) |
DE (1) | DE60226771D1 (ja) |
TW (1) | TWI281596B (ja) |
WO (1) | WO2003054626A1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6534224B2 (en) * | 2001-01-30 | 2003-03-18 | Advanced Micro Devices, Inc. | Phase shift mask and system and method for making the same |
US6749971B2 (en) * | 2001-12-11 | 2004-06-15 | Advanced Micro Devices, Inc. | Method of enhancing clear field phase shift masks with chrome border around phase 180 regions |
EP1439419B1 (en) | 2003-01-14 | 2006-10-04 | ASML MaskTools B.V. | Method and apparatus for providing optical proximity correction features to a reticle pattern for optical lithography |
TWI277827B (en) | 2003-01-14 | 2007-04-01 | Asml Masktools Bv | Method of optical proximity correction design for contact hole mask |
JP4563746B2 (ja) | 2003-06-30 | 2010-10-13 | エーエスエムエル マスクツールズ ビー.ブイ. | イメージ・フィールド・マップを利用して補助フィーチャを生成するための、方法、プログラム製品及び装置 |
US7550235B2 (en) | 2003-09-05 | 2009-06-23 | Asml Masktools B.V. | Method and apparatus for performing model based placement of phase-balanced scattering bars for sub-wavelength optical lithography |
EP1528429A3 (en) | 2003-10-31 | 2006-04-12 | ASML MaskTools B.V. | Feature optimization of reticle structures using enhanced interference mapping |
US7506299B2 (en) | 2003-12-19 | 2009-03-17 | Asml Holding N.V. | Feature optimization using interference mapping lithography |
KR100552266B1 (ko) | 2003-12-31 | 2006-02-20 | 동부아남반도체 주식회사 | 포토 마스크 |
US7620930B2 (en) | 2004-08-24 | 2009-11-17 | Asml Masktools B.V. | Method, program product and apparatus for model based scattering bar placement for enhanced depth of focus in quarter-wavelength lithography |
US7615318B2 (en) * | 2004-10-22 | 2009-11-10 | Freescale Semiconductor Inc. | Printing of design features using alternating PSM technology with double mask exposure strategy |
KR100809331B1 (ko) * | 2006-08-29 | 2008-03-05 | 삼성전자주식회사 | 마스크 및 그 제조 방법 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3153230B2 (ja) | 1990-09-10 | 2001-04-03 | 株式会社日立製作所 | パタン形成方法 |
JP3334911B2 (ja) | 1992-07-31 | 2002-10-15 | キヤノン株式会社 | パターン形成方法 |
JP3078163B2 (ja) | 1993-10-15 | 2000-08-21 | キヤノン株式会社 | リソグラフィ用反射型マスクおよび縮小投影露光装置 |
US5573890A (en) | 1994-07-18 | 1996-11-12 | Advanced Micro Devices, Inc. | Method of optical lithography using phase shift masking |
US5619059A (en) | 1994-09-28 | 1997-04-08 | National Research Council Of Canada | Color deformable mirror device having optical thin film interference color coatings |
US5521031A (en) * | 1994-10-20 | 1996-05-28 | At&T Corp. | Pattern delineating apparatus for use in the EUV spectrum |
US5858580A (en) | 1997-09-17 | 1999-01-12 | Numerical Technologies, Inc. | Phase shifting circuit manufacture method and apparatus |
US6228539B1 (en) | 1996-09-18 | 2001-05-08 | Numerical Technologies, Inc. | Phase shifting circuit manufacture method and apparatus |
US5807649A (en) | 1996-10-31 | 1998-09-15 | International Business Machines Corporation | Lithographic patterning method and mask set therefor with light field trim mask |
US5780187A (en) | 1997-02-26 | 1998-07-14 | Micron Technology, Inc. | Repair of reflective photomask used in semiconductor process |
US6057063A (en) * | 1997-04-14 | 2000-05-02 | International Business Machines Corporation | Phase shifted mask design system, phase shifted mask and VLSI circuit devices manufactured therewith |
US6013399A (en) | 1998-12-04 | 2000-01-11 | Advanced Micro Devices, Inc. | Reworkable EUV mask materials |
JP3257593B2 (ja) * | 1999-02-05 | 2002-02-18 | 日本電気株式会社 | 半導体装置の製造方法 |
JP3335138B2 (ja) * | 1999-06-04 | 2002-10-15 | キヤノン株式会社 | 露光方法、露光装置、およびデバイス製造方法 |
US6335128B1 (en) | 1999-09-28 | 2002-01-01 | Nicolas Bailey Cobb | Method and apparatus for determining phase shifts and trim masks for an integrated circuit |
US6410193B1 (en) | 1999-12-30 | 2002-06-25 | Intel Corporation | Method and apparatus for a reflective mask that is inspected at a first wavelength and exposed during semiconductor manufacturing at a second wavelength |
JP2001228599A (ja) * | 2000-02-21 | 2001-08-24 | Matsushita Electric Ind Co Ltd | 補助パターン生成方法および半導体マスクレイアウトパターンの自動生成方法 |
US6544694B2 (en) * | 2000-03-03 | 2003-04-08 | Koninklijke Philips Electronics N.V. | Method of manufacturing a device by means of a mask phase-shifting mask for use in said method |
US6534224B2 (en) | 2001-01-30 | 2003-03-18 | Advanced Micro Devices, Inc. | Phase shift mask and system and method for making the same |
-
2001
- 2001-12-11 US US10/016,273 patent/US6749970B2/en not_active Expired - Fee Related
-
2002
- 2002-12-09 DE DE60226771T patent/DE60226771D1/de not_active Expired - Lifetime
- 2002-12-09 EP EP02794426A patent/EP1454190B1/en not_active Expired - Lifetime
- 2002-12-09 AU AU2002359860A patent/AU2002359860A1/en not_active Abandoned
- 2002-12-09 JP JP2003555276A patent/JP2005514641A/ja active Pending
- 2002-12-09 WO PCT/US2002/041466 patent/WO2003054626A1/en active Application Filing
- 2002-12-09 CN CNB028247736A patent/CN1285009C/zh not_active Expired - Fee Related
- 2002-12-09 KR KR1020047009145A patent/KR100915673B1/ko not_active IP Right Cessation
- 2002-12-11 TW TW091135778A patent/TWI281596B/zh not_active IP Right Cessation
-
2009
- 2009-09-14 JP JP2009211488A patent/JP2009288818A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005514641A5 (ja) | ||
CN101059649B (zh) | 掩模图案生成方法 | |
JP4909495B2 (ja) | 位相シフトフォトリソグラフィックマスクのための光学的近接補正 | |
US6541165B1 (en) | Phase shift mask sub-resolution assist features | |
KR20040089671A (ko) | 완전 위상 및 트림 마스크를 이용한 임계 치수 제어 | |
JP2009288818A (ja) | 位相0領域及び位相180領域の周辺の境界領域を用いてポジ型(CF:clearfield)位相シフトマスク(不透明な開口を有する透明な位相シフトマスク)の向上を図る方法 | |
US8677290B2 (en) | Method of forming and using photolithography mask having a scattering bar structure | |
TW557408B (en) | Mask used in manufacturing highly-integrated circuit device, method of creating layout thereof, manufacturing method thereof, and manufacturing method for highly-integrated circuit device using the same | |
US7393614B2 (en) | Set of masks including a first mask and a second trimming mask with a semitransparent region having a transparency between 20% and 80% to control diffraction effects and obtain maximum depth of focus for the projection of structure patterns onto a semiconductor wafer | |
JP4755655B2 (ja) | 差分交互位相シフト・マスクの最適化 | |
JP2005513519A5 (ja) | ||
US8092958B2 (en) | Mask and method for patterning a semiconductor wafer | |
JP2005513518A5 (ja) | ||
KR20050062567A (ko) | 마스크 패턴 보정방법 | |
Luk-Pat et al. | Avoiding wafer-print artifacts in spacer is dielectric (SID) patterning | |
JP4883667B2 (ja) | 半導体集積回路の製造方法 | |
TWI265371B (en) | Method of enhancing clear field phase shift masks by adding parallel line to phase 0 region | |
US11385537B2 (en) | Phase shift mask and electronic component manufacturing method | |
US7694268B2 (en) | Method for optimization of optical proximity correction | |
US6301698B1 (en) | Method for creating the sub-resolution phase shifting pattern for outrigger type phase shifting masks | |
JP2004502971A (ja) | 複合パターンのための位相シフトマスキング | |
US20060099518A1 (en) | Method to resolve line end distortion for alternating phase shift mask | |
Mukherjee et al. | The problem of optimal placement of sub-resolution assist features (SRAF) | |
JP2005201967A (ja) | フォトマスクおよびその設計方法 | |
KR980005324A (ko) | 위상반전 마스크 및 그 제조방법 |