JP2005514641A - 位相0領域及び位相180領域の周辺の境界領域を用いてポジ型(CF:clearfield)位相シフトマスク(不透明な開口を有する透明な位相シフトマスク)の向上を図る方法 - Google Patents

位相0領域及び位相180領域の周辺の境界領域を用いてポジ型(CF:clearfield)位相シフトマスク(不透明な開口を有する透明な位相シフトマスク)の向上を図る方法 Download PDF

Info

Publication number
JP2005514641A
JP2005514641A JP2003555276A JP2003555276A JP2005514641A JP 2005514641 A JP2005514641 A JP 2005514641A JP 2003555276 A JP2003555276 A JP 2003555276A JP 2003555276 A JP2003555276 A JP 2003555276A JP 2005514641 A JP2005514641 A JP 2005514641A
Authority
JP
Japan
Prior art keywords
region
phase
edge
mask
boundary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003555276A
Other languages
English (en)
Other versions
JP2005514641A5 (ja
Inventor
ピー. ルーカンク トッド
エイ. スペンス クリストファー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JP2005514641A publication Critical patent/JP2005514641A/ja
Publication of JP2005514641A5 publication Critical patent/JP2005514641A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/34Phase-edge PSM, e.g. chromeless PSM; Preparation thereof
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/30Alternating PSM, e.g. Levenson-Shibuya PSM; Preparation thereof
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

複数のポリゴンを形成する位相ゼロ(0)パターンの端部に第1境界領域が付加され、位相180パターンの端部に第2境界領域が付加される技術。この技術は、配線の端部パターンの形成を改良し、生産性とパターニング工程ウィンドウを改善する。付加された境界領域は配線の端部の両側において光を平均化し、それによって、より意図したものに近い最終的なレジストパターンを得ることができる。

Description

本発明は、概略、集積回路及び集積回路を製造する方法に関する。更に詳しくは、本発明は、位相シフトパターンを生成して、準呼び寸法(サブノミナル寸法)を要するゲートその他の層、構造、又は領域についてのパターニングを改良することに関する。
半導体デバイス又は集積回路(IC)はトランジスタのような数百万のデバイスを含むことができる。超大規模(ULSI)回路は相補型金属酸化膜半導体(CMOS)電界効果トランジスタ(FET)を含むことができる。従来の装置及び方法が一つのIC上に数百万のICデバイスを製造し得る能力を有するにも拘らず、ICデバイス要素のサイズを減じて、それにより一つのIC上におけるデバイスの数を増やすことについての要求が未だにある。
IDデバイス要素のサイズをより小さくすることに関して制限となっていることの一つには、従来のリソグラフィの能力がある。リソグラフィは、パターンやイメージをある媒体から他の媒体へと転写するプロセスである。従来のICリソグラフィは紫外線(UV)感応型フォトレジストを使う。紫外線光がレチクル又はマスクを通してフォトレジストに投影され、IC上にデバイスのパターンが形成される。従来のICリソグラフィ工程には、コンタクト、トレンチ(溝)、ポリシリコン配線又はゲート構造などの小さい要素を印刷する能力において、限界があった。
一般に、従来のリソグラフィ工程(例えば、投影リソグラフィ及びEUVリソグラフィ)は最小サイズの小さな要素をばらつきなく製造するために十分な解像度及び精度を有してはいない。解像度は、光の回折、レンズ収差、機械的安定性、コンタミ(汚れ)、レジスト材の光学的性質、レジストのコントラスト、レジストの膨潤、レジストの熱流量などを含む多数の事象によって悪影響を受けてしまう。それ自体、クリティカルな寸法のコンタクト、トレンチ、ゲート、ひいてはICデバイスも、小型化の可能性という点で制限されていた。
例えば、要素サイズが0.5μm以下であるような集積回路の設計において、光リソグラフィ技術の最高解像度はレンズ系における取得可能な最大開口数(NA)を必要とする。レンズ系の被写界深度が開口数に逆比例し且つ集積回路の表面が光学的に平坦たり得ないことから、良好な解像度が得られた場合にも、また得られなかった場合にも、優れたフォーカスは得られない。従って、半導体の製造工程において実現可能な最小寸法がどんどん小さくなるにつれて、従来の光リソグラフィ技術は限界に達しつつある。特に、最小寸法が0.1μmに達するまでには、これまでの光リソグラフィ技術ではうまくいかなくなるかもしれない。
要素サイズの削減要求に伴い、集積回路(IC)メーカーは“位相シフト”と呼ばれる技術を確立した。位相シフトにおいては、光リソグラフィマスク中の2つの近接した半透明の領域によって生じた背反型干渉(干渉による弱め合い)がフォトレジスト層上に非露光領域を形成するために用いられる。マスク上の半透明の領域を通過する光はマスク材を抜け出る光の位相が光のマスク材内部における通過距離の関数となるような波動特性を呈するものであり、位相シフトはこの事象を利用している。この距離は、マスク材の厚みに等しい。
位相シフトはマスクによって作成されたイメージの品質の向上を考慮している。フォトレジスト層上において所望とされる非露光領域は、近接した半透明の領域からの光の干渉により生成されることができる。近接した半透明の領域からの光は、近接した開口を通過した光の位相がお互いに180°シフトされるという性質を持っている。暗い非露光領域はフォトレジスト層上に位相がシフトした領域間の境界に沿って形成される。ここで、境界は、そこを通過した光の背反型干渉により生ずる。
位相シフトマスクは周知であり、論文“位相シフトマスクがエッジ(明瞭な縁)を得る(Phase−Shifting Masks Gain an Edge):回路と装置(Circuits and Devices)、1993年3月、28〜35頁”においてB.J.Linよって述べられたように様々な形態において採用されている。上述した形態はレベンソン型位相シフトマスク(PSM)と呼ばれている。
位相シフトマスクを設計するために採用された位相シフトアルゴリズムが活性層の活性領域を僅かに超えて拡がった位相シフト領域を形成してしまうこともある。ポリシリコンの残りの長さは、例えば、典型的にはフィールドマスク又はトリムマスクを用いて形成される。しかしながら、この手法に問題がないわけではない。例えば、位相シフトマスクとフィールドマスクとの位置合わせのオフセットは、それらが位相シフト領域からフィールドマスク領域に移行するので、ポリシリコン配線内に捩れ又は歪んだ領域を形成する。また、フィールドマスクは、活性領域を超えて密集した細いポリシリコン配線を印刷するために採用されているので、位相シフトマスクと同様にクリティカルで厳しいものとなる。
ポリシリコン又は“ポリ”レイアウトの位相シフトパターニングによれば、より小さくパターニングされた配線と狭いピッチを製造すること及び可能とすることの両方を拡張できることが分かっている。これらのアイテムは、所望とする配線幅及びピッチが細く狭くなるにつれてより一層拡張され得るが、そこには一定のリスクと複雑さがあるだろう。
位相シフタを用いた従来のパターニングは、所望とする最小寸法の領域(通常は、ポリゲート又は細く活性パターンを超えているポリ)のみをシフトすることによってなされる。活性領域から離れるようにしてパターニングされたポリ配線は通常活性領域上にパターニングされたポリ配線と同様のデザインルールに従って形成される。位相シフトされたパターニングとバイナリパターニングとの間自体にもたくさんの移行がある。
現在のレベンソン型位相シフトマスクは、ポリシリコン層用に、ゲート領域(即ち、ポリシリコン層と活性層との重複部分)周辺にレベンソン型位相シフト領域を適用することにより、ゲート縮小を可能とすることに焦点を設計している。かかるレベンソン型PSM設計の一つは、Christopher A. Spence(本願の発明者の一人)による「位相シフトマスクを用いた光リソグラフィ法(METHOD OF OPTICAL LITHOGRAPHY USING PHASE SHIFT MASKING)」と題され、本願の出願人に譲渡された米国特許5,573,890に記述されている。
拡張された位相シフト手法は、移行領域を削減し且つ活性縁からそれら移行領域を遠ざけて、配線幅損失が殆ど影響を与えない又は全く影響を与えないポリパターン又はポリパターンのコーナーを広げるために、開発された。この拡張された位相シフト手法の例は、2001年1月30日に出願されたTodd P. Lukanc(本願の発明者の一人)による「位相シフトマスク並びにそれを作成する装置及び方法(PHASE SHIFT MASK AND SYSTEM AND METHOD FOR MAKING THE SAME)」と題され、本願の出願人に譲渡された米国特許出願09/772,577に記述されている。この出願は参照することにより本明細書の一部をなす。
Lukanc特許出願の明細書には、ポリパターンの一部を形成し非常に制御されたクリティカル寸法(critical dimension:CD)を要求されるバイナリマスク及び位相マスクが記述されている。位相マスクは基本的にパターンしやすい細長い開口部を有しているが、バイナリマスクは絶縁された領域及び密集領域の両方に小さな開口部と小さな配線との両方を持っている。バイナリマスクのパターニング自体複雑であり、この技術の製造ウィンドウは制限されている。単純な位相方法及び拡張された位相方法の双方において、双方のマスクはクリティカルであり異なる最適照度とパターニング条件とを有している。
その他のシステムは、ゲート特化アプローチではなく“ノード”ベースのアプローチを用いてすべての最小ポリジオメトリ(フィールドとゲートの双方)に位相シフトを適用しようとする位相割り当てを生成する。“ノード”ベースのアプローチの2つの例としては、例えば、Galan他による“レベンソン型位相シフトマスクのランダム論理回路用のポリシリコンレベルへの適用(Application of Alternating−Type Phase Shift Mask to Polysilicon Level for Random Logic Circuits:Jpn.J.Appl.Phys. Vol.33(1994) pp.6779〜6784 1994年12月)”及びLiebmann他による“リソグラフィパターニング方法及びそのための光フィールドトリムマスクを有するマスクセット(LITHOGRAPHIC PATTERNING METHOD AND MASK SET THEREFOR WITH LIGHT FIELD TRIM MASK)”と題される米国特許6,807,649がある。
従来技術を鑑みると、ポジ型位相シフトマスク(PSM)並びにより簡素でより信頼性のあるマスクを製造でき且つより良いウェハイメージングを得られるフィールド又はトリムマスク手法の改良についての要求がある。更に、位相シフトマスク要素を取り囲むことによりバラツキや光近接効果補正(OPC)の使用を最小にすることについての要求がある。更には、位相シフトパターンを生成して、ゲートその他の準呼び寸法を要する層のパターニングを改良することについての要求がある。
本発明は、ポリゴンを形成する位相ゼロ(0)パターンの端部及び位相180領域の縁部の外側に境界領域を付加する技術に関する。この技術は、配線端部パターン形成を改良することができると共に、生産性及びパターニング工程ウィンドウを改良することができる。付加された境界領域はマスク検査をより簡単にし、クロムを用いて位相エッチング領域を形成し、コマ(非対称収差)その他のパターニング問題のバランスを図り、配線端部の両側における光を平均化して、より意図したものに近い最終的なレジストパターンを得る。
典型的な実施例は、位相シフトマスクを設計する方法に関する。この方法は、位相シフトマスクにおける第1位相領域の縁部を特定するステップと、前記特定された縁部を拡げて、前記第1位相領域の前記縁部に沿って細配線を形成するステップと、前記第1位相領域の前記縁部に沿う前記細配線内に位相領域境界を形成するステップとを備えることができる。前記第1位相領域はクリティカル・ポリ領域に隣接して位置するものであり、前記特定された縁部は前記第1位相領域の縁部のうち前記クリティカル・ポリ領域に近接していないものである。
他の典型的な実施例は、位相シフトパターンを生成して、ゲートその他の準呼び寸法を要する層のパターニングを改良する方法に関する。この方法は、クリティカル・ゲート領域を形成するステップと、前記クリティカル・ゲート領域の両側部に位相領域を形成するステップと、前記クリティカル・ゲート領域の両側部における前記位相領域に対して相対する位相極性を割り当てるステップと、割り当てられた位相極性で位相領域を拡張するステップと、位相移行が生じそうな領域であるブレーク領域を形成するステップと、ポリゴンを生成して、他の縁部を形成し且つ形成したブレーク領域を排除するステップと、位相0領域の外側に境界領域を形成し、位相シフト境界を形成するステップを備えることができる。
他の典型的な実施例は、位相0領域と位相180領域の外側周辺におけるクロム境界を用いてポジ型位相シフトマスクを拡張する方法に関する。この方法は、第1位相領域及び第2位相領域を含む位相領域に位相極性を割り当てるステップと、該割り当てられた位相領域の縁部を形成するステップと、第1位相領域の前記付加された縁部周辺に第1境界を形成するステップと、前記第1位相領域周辺における前記第1境界内にクロム境界を形成するステップと、前記第2位相領域の前記付加された縁部周辺に第2境界を形成するステップと、前記第2位相領域周辺における前記第2境界内に位相シフト境界を形成するステップを含むことができる。
他の典型的な実施例は、集積回路製造工程において用いられるマスクに関する。このマスクは、位相ゼロ領域の第1縁部及び位相180領域の第1縁部により規定されるクリティカル・ポリ部と、前記位相180領域の第2縁部の外側に位置する第1クロム境界領域と、前記位相0領域の第2縁部の周辺に位置する第2クロム境界領域とを含むことができる。前記位相180領域の前記第2縁部は前記位相180領域の前記第1縁部とは異なるものであり、前記クロム境界領域は不透明な材料を含んでいる。前記位相0領域の前記第2縁部は前記位相0領域の前記第1縁部とは異なるものである。
本発明の他の原理上の特徴及び利点は以下の図面、詳細な説明及び特許請求の範囲を検討することにより当業者に明らかになるだろう。
添付図面を参照して、典型的な実施例が以下に説明される。ここで類似の符号は類似の要素を示す。
図1は位相シフトマスク(PSM)及びフィールド又はトリムマスクの形成又は製造における典型的なステップを描いたフローチャート100である。位相マスク上における一組の予め形成された位相0領域又は位相180領域はクリティカル・ポリ部を特定するために役立つ。これら位相0領域又は位相180領域は手書きで、又は、現時点で利用可能なソフトウェアプログラムを使って、又は、かかる領域を形成するために最適化されたプログラムを作成することにより、生成することができる。
ステップ110において、クロム境界領域は予め形成された位相180領域の位相180領域縁部であって最終的なポリパターンを形成していないものの外側において位相マスク上に形成される。このクロム境界領域は手書きで又はコンピュータソフトウェアプログラムを用いて形成することができる。利点として、このクロム境界領域は、マスク検査を簡単にし、且つ、マスクを作成するための位相エッチングステップをパターニングすることを簡単にする。ステップ120において、(最終的ポリパターン又は位相180領域又はクロム境界領域が)形成されていないすべての領域は位相0と規定される。
ステップ130において、クロム境界領域はクリティカル・ポリ部に隣接して当初形成された位相0領域の外側周辺に付加される。かかるクロム境界領域を付加することは、パターニング問題を最小化するのに役立つ。
ステップ140において、クロムはマスク上にパターニングされエッチングされる。クロム形成プロセスの一部として又はクロムがパターニングされた後、レジストの層がコーティングされ、そのレジストの一部が位相180部の形成されている領域内で選択的に除去される。典型的な実施例においては、オーバーサイズの位相180パターン又は位相エッチング領域が形成され、レジストが除去され得ると共に酸化シリコンがエッチングされ得る。このオーバーサイズのレジストパターンは、エッチングしたくないクロム内のいかなる開口も覆う。位相180領域の形成においてより薄い厚みまで酸化シリコンをエッチングするために、ドライエッチ又はウェットエッチが使われても良い。位相180領域の形成及び位相エッチング領域は更に図2を参照して説明される。
ステップ150において、最終的ポリパターンの外側における境界クロム領域のオーバーサイズ版である開口部を有するようにして、トリムマスクが形成される。トリムマスクの開口部は、それらの面積サイズが境界領域よりも僅かに大きいことから、オーバーサイズとされている。トリムマスク作成工程において、トリムマスクの開口部は僅かに小さい境界領域上部に位置している。典型的なトリムマスクは図3を参照して説明する。
図2は図1を参照して説明したプロセスを利用して形成され又は設計された位相マスク200の正面図を示す。位相マスク200はポリ領域210、位相180領域220、位相0領域230及び位相180境界領域240を含む。ポリ領域210(図2においてドット付領域として描かれている)はクリティカル・ポリ部である。位相180領域220及び位相0領域230は領域210のみを形成するための役立つものであり、手書きで又は位相マスクの設計用に構成されたコンピュータソフトウェアプログラムを用いて生成することができる。位相180境界領域240は、ポリパターンを形成していない形成された位相180領域220の縁部の外側に形成されることができる。
また、位相マスク200は、形成された領域の外側の領域250を含むことができる。典型的な実施例において、領域250(図2にグレイな逆ハッシュ領域として描かれている)は0°の位相を割り当てられる。
位相エッチングボックス260(図2において太いハッチングで示されている。)は、位相180領域220の形成に用いられるパターンを形成する領域である。利点として、位相エッチングボックス260は、元々のクロムパターンに対するエッチングパターンの置き違えを避けるために、クロムパターンに自己整合される。代替実施例においては、部分的にクロムの下部に向かうことで部分的に隠れるようなエッチプロファイルを作成することが可能である。部分的に隠されたエッチプロファイルはサイドウォールプロファイルにおける様々な変更を考慮している。
トリムマスク開口270(図2において点線を用いて示されている)はフィールド又はトリムマスクが適用されたときに露光される領域を形成する。トリムマスク開口270に対応する典型的なトリムマスクは図3を参照して説明される。
位相マスク200は位相0領域230の外側周辺にクロム境界領域290も含んでいる。位相マスク200に対応するトリムマスクは、最終的ポリパターンの外側にすべてのクロム領域のオーバーサイズを含むことができる。
図3はフィールド又はトリムマスク300の正面図を示す。トリムマスク300は図2を参照して説明した位相マスク200と共に使用されるように設計されている。トリムマスク300は、図2におけるトリムマスク開口270に対応する開口310を含んでいる。
図4は、ポリ配線マスク400及びトリムマスク405を示す。ポリ配線400は位相180領域410と位相0領域420を分ける。クロム境界430は位相180領域410の縁部に沿って位置している。クロムマスクで酸化シリコンエッチングをすべてできるようにすることにより、クロム境界430はマスク生成を改良することができる。しかしながら、そのようにして設計されると、ポリ配線マスク400は非対称であり、近接する配線間をショートさせてしまう虞がある。
図5は、ポリ配線マスク500及びトリムマスク505を示す。ポリ配線マスク500は位相180領域510及び位相0領域520を分ける。クロム境界530は位相180領域510の縁部に沿って位置している。位相領域540は位相0領域520の縁部に沿って位置している。位相領域540又はダミー配線を位相0領域の縁部に配置することにより対称性が拡張され、それによって、ウェハパターニングは改良されうる。
クロム境界530の典型的な材料は、不透明な品質の如何なる材料をも含むことができる。代わりに、当業者において必要位相要件を満たすことが既知であるような如何なる材料のような他の適切な不透明材料も境界530用として用いることができる。クロム境界530は最小ゲート幅又はクリティカルゲートが形成される位相0領域及び位相180領域間の幅にほぼ等しい幅を有することができる。
利点として、図面を参照して説明したプロセスはゲート幅制御、配線端部パターン定義、及びパターニングプロセスウィンドウを改良する。更に、プロセスは位相マスクの場合と同様なトリムマスクのクリティカル・ピース、即ち、クロムマスク(又はトレンチ)内における比較的細長い開口を形成することができる。位相マスクと同様にトリムマスクのクリティカル・ピースを形成すると、位相マスクの最低照度条件をトリムマスクにより類似した又はトリムマスクと同じ条件にすることができるという利点がある。こうすることにより、ステッパは設定(開口数や部分的コヒーレンス又はフォーカス又は露光量)を変える必要はない。
図面及び上述の説明により例示された典型的な実施例は現在好ましいものであるが、これらの実施例はあくまでも例として提示されたものであるということは理解されるべきである。他の実施例として、例えば、位相シフト領域を生成する他の技術を含んでいても良い。更に、他の実施例として、位相差が180度である限り、0度と180度以外の位相角を用いても良い。本発明は特定の実施例には限定されず、特許請求の範囲の技術的範囲及び精神内に属する様々な変形、組合せ、置換にまで拡張される。
図1は、典型的な実施例による位相シフトマスクの形成方法におけるステップを示すフローチャートである。 図2は、典型的な実施例による位相シフトマスク設計の上面図である。 図3は、図2における位相シフトマスク設計と共に使用されるように設計された典型的な実施例によるフィールド又はトリムマスク設計の上面図である。 図4は、位相180領域と位相0領域を分けるポリ配線の一部と典型的な実施例による対応するトリムマスクのブロック例である。 図5は、位相180領域と位相0領域を分けるポリ配線の一部と典型的な実施例による対応するトリムマスクのブロック例である。

Claims (10)

  1. 位相シフトマスクを設計する方法であって:
    位相シフトマスクにおける第1位相領域の縁部を特定するステップであって、前記第1位相領域はクリティカル・ポリ領域に隣接して位置するものであり、前記特定された縁部は前記第1位相領域の縁部のうち前記クリティカル・ポリ領域に近接していないものであるステップ;
    前記特定された縁部を拡げて、前記第1位相領域の前記縁部に沿って細配線を形成するステップ;及び
    前記第1位相領域の前記縁部に沿う前記細配線内に位相領域境界を形成するステップ;
    を備える方法。
  2. 請求項1の方法において、更に:
    位相シフトマスクにおける位相180領域の縁部を特定するステップであって、前記位相180領域はクリティカル・ポリ領域に隣接して位置するものであり、前記特定された縁部は前記位相180領域の縁部のうち前記クリティカル・ポリ領域に近接していないものであるステップ;
    前記特定された縁部を拡げて、前記位相180領域の前記縁部に沿って細配線を形成するステップ;及び
    前記細配線内部にクロムを形成し、前記位相180領域の前記縁部に沿ったクロム境界を形成するステップ;
    を備える方法。
  3. 請求項1の方法において、更に:
    位相領域に位相極性を割り当てるステップ;
    割り当てられた位相領域の縁部を形成するステップ;
    前記付加された縁部の周囲に境界を形成するステップ;
    該形成された境界の外側に領域を割り当てて位相0領域とするステップ;
    を備える方法。
  4. 請求項3の方法であって、
    前記位相領域が0度又は180度の位相角を割り当てられている方法において、
    トリムマスクを生成して位相0領域と位相180領域との間に存する不要パターンを削除するステップを更に備える方法。
  5. 位相シフトパターンを生成して、ゲートその他の準呼び寸法を要する層のパターニングを改良する方法であって:
    クリティカル・ゲート領域を形成するステップ;
    前記クリティカル・ゲート領域の両側部に位相領域を形成するステップ;
    前記クリティカル・ゲート領域の両側部における前記位相領域に対して相対する位相極性を割り当てるステップ;
    割り当てられた位相極性で位相領域を拡張するステップ;
    位相移行が生じそうな領域であるブレーク領域を形成するステップ;
    ポリゴンを生成して、他の縁部を形成し且つ形成したブレーク領域を排除するステップ;及び
    位相0領域の外側に境界領域を形成し、位相シフト境界を形成するステップ;
    を備える方法。
  6. 請求項5の方法であって、更に:
    デザインルール違反を正すステップ;及び
    光近接効果・工程補正を位相領域に適用して適切なパターン生成を可能とするステップ;
    を備える方法。
  7. 請求項5の方法であって、トリムマスクを生成して、所望とするパターンの外側であって位相0領域と位相180領域との間に存する不要パターンを削除するステップを更に備える方法。
  8. 集積回路製造工程において用いられるマスクであって:
    位相0領域の第1縁部及び位相180領域の第1縁部により規定されるクリティカル・ポリ部;
    前記位相180領域の第2縁部の外側に位置する第1クロム境界領域であって、前記位相180領域の前記第2クリティカル・ポリ0領域の前記第1縁部とは異なるものであり、前記クロム境界領域は不透明な材料を含んでいる第1クロム境界領域;
    前記位相0領域の第2縁部の周辺に位置する第2クロム境界領域であって、前記位相0領域の前記第2縁部は前記位相0領域の前記第1縁部とは異なるものである第2のクロム境界領域;
    を備えるマスク。
  9. 請求項8のマスクであって、規定された領域の外側に0°の位相を有する領域を備えるマスク。
  10. 請求項8のマスクであって、前記第2境界領域は不透明な材料を含んでいるマスク。
JP2003555276A 2001-12-11 2002-12-09 位相0領域及び位相180領域の周辺の境界領域を用いてポジ型(CF:clearfield)位相シフトマスク(不透明な開口を有する透明な位相シフトマスク)の向上を図る方法 Pending JP2005514641A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/016,273 US6749970B2 (en) 2001-12-11 2001-12-11 Method of enhancing clear field phase shift masks with border regions around phase 0 and phase 180 regions
PCT/US2002/041466 WO2003054626A1 (en) 2001-12-11 2002-12-09 Method of enhancing clear field phase shift masks with border regions around phase 0 and phase 180 regions

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009211488A Division JP2009288818A (ja) 2001-12-11 2009-09-14 位相0領域及び位相180領域の周辺の境界領域を用いてポジ型(CF:clearfield)位相シフトマスク(不透明な開口を有する透明な位相シフトマスク)の向上を図る方法

Publications (2)

Publication Number Publication Date
JP2005514641A true JP2005514641A (ja) 2005-05-19
JP2005514641A5 JP2005514641A5 (ja) 2006-08-10

Family

ID=21776284

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2003555276A Pending JP2005514641A (ja) 2001-12-11 2002-12-09 位相0領域及び位相180領域の周辺の境界領域を用いてポジ型(CF:clearfield)位相シフトマスク(不透明な開口を有する透明な位相シフトマスク)の向上を図る方法
JP2009211488A Pending JP2009288818A (ja) 2001-12-11 2009-09-14 位相0領域及び位相180領域の周辺の境界領域を用いてポジ型(CF:clearfield)位相シフトマスク(不透明な開口を有する透明な位相シフトマスク)の向上を図る方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2009211488A Pending JP2009288818A (ja) 2001-12-11 2009-09-14 位相0領域及び位相180領域の周辺の境界領域を用いてポジ型(CF:clearfield)位相シフトマスク(不透明な開口を有する透明な位相シフトマスク)の向上を図る方法

Country Status (9)

Country Link
US (1) US6749970B2 (ja)
EP (1) EP1454190B1 (ja)
JP (2) JP2005514641A (ja)
KR (1) KR100915673B1 (ja)
CN (1) CN1285009C (ja)
AU (1) AU2002359860A1 (ja)
DE (1) DE60226771D1 (ja)
TW (1) TWI281596B (ja)
WO (1) WO2003054626A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6534224B2 (en) * 2001-01-30 2003-03-18 Advanced Micro Devices, Inc. Phase shift mask and system and method for making the same
US6749971B2 (en) * 2001-12-11 2004-06-15 Advanced Micro Devices, Inc. Method of enhancing clear field phase shift masks with chrome border around phase 180 regions
JP3992688B2 (ja) 2003-01-14 2007-10-17 エーエスエムエル マスクツールズ ビー.ブイ. コンタクト・ホール・マスクの光学的近接補正設計の方法
SG125109A1 (en) 2003-01-14 2006-09-29 Asml Masktools Bv Method and apparatus for providing optical proximity features to a reticle pattern for deep sub-wavelength optical lithography
JP4563746B2 (ja) 2003-06-30 2010-10-13 エーエスエムエル マスクツールズ ビー.ブイ. イメージ・フィールド・マップを利用して補助フィーチャを生成するための、方法、プログラム製品及び装置
EP1513012B1 (en) 2003-09-05 2008-02-20 ASML MaskTools B.V. Method and apparatus for performing model based placement of phase-balanced scattering bars for sub-wavelength optical lithography
US7231629B2 (en) 2003-10-31 2007-06-12 Asml Masktools B.V. Feature optimization using enhanced interference mapping lithography
US7506299B2 (en) 2003-12-19 2009-03-17 Asml Holding N.V. Feature optimization using interference mapping lithography
KR100552266B1 (ko) 2003-12-31 2006-02-20 동부아남반도체 주식회사 포토 마스크
US7620930B2 (en) 2004-08-24 2009-11-17 Asml Masktools B.V. Method, program product and apparatus for model based scattering bar placement for enhanced depth of focus in quarter-wavelength lithography
US7615318B2 (en) * 2004-10-22 2009-11-10 Freescale Semiconductor Inc. Printing of design features using alternating PSM technology with double mask exposure strategy
KR100809331B1 (ko) * 2006-08-29 2008-03-05 삼성전자주식회사 마스크 및 그 제조 방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3153230B2 (ja) 1990-09-10 2001-04-03 株式会社日立製作所 パタン形成方法
JP3334911B2 (ja) 1992-07-31 2002-10-15 キヤノン株式会社 パターン形成方法
JP3078163B2 (ja) 1993-10-15 2000-08-21 キヤノン株式会社 リソグラフィ用反射型マスクおよび縮小投影露光装置
US5573890A (en) 1994-07-18 1996-11-12 Advanced Micro Devices, Inc. Method of optical lithography using phase shift masking
US5619059A (en) 1994-09-28 1997-04-08 National Research Council Of Canada Color deformable mirror device having optical thin film interference color coatings
US5521031A (en) * 1994-10-20 1996-05-28 At&T Corp. Pattern delineating apparatus for use in the EUV spectrum
US5858580A (en) 1997-09-17 1999-01-12 Numerical Technologies, Inc. Phase shifting circuit manufacture method and apparatus
US6228539B1 (en) 1996-09-18 2001-05-08 Numerical Technologies, Inc. Phase shifting circuit manufacture method and apparatus
US5807649A (en) 1996-10-31 1998-09-15 International Business Machines Corporation Lithographic patterning method and mask set therefor with light field trim mask
US5780187A (en) 1997-02-26 1998-07-14 Micron Technology, Inc. Repair of reflective photomask used in semiconductor process
US6057063A (en) * 1997-04-14 2000-05-02 International Business Machines Corporation Phase shifted mask design system, phase shifted mask and VLSI circuit devices manufactured therewith
US6013399A (en) 1998-12-04 2000-01-11 Advanced Micro Devices, Inc. Reworkable EUV mask materials
JP3257593B2 (ja) * 1999-02-05 2002-02-18 日本電気株式会社 半導体装置の製造方法
JP3335138B2 (ja) * 1999-06-04 2002-10-15 キヤノン株式会社 露光方法、露光装置、およびデバイス製造方法
US6335128B1 (en) 1999-09-28 2002-01-01 Nicolas Bailey Cobb Method and apparatus for determining phase shifts and trim masks for an integrated circuit
US6410193B1 (en) 1999-12-30 2002-06-25 Intel Corporation Method and apparatus for a reflective mask that is inspected at a first wavelength and exposed during semiconductor manufacturing at a second wavelength
JP2001228599A (ja) * 2000-02-21 2001-08-24 Matsushita Electric Ind Co Ltd 補助パターン生成方法および半導体マスクレイアウトパターンの自動生成方法
US6544694B2 (en) * 2000-03-03 2003-04-08 Koninklijke Philips Electronics N.V. Method of manufacturing a device by means of a mask phase-shifting mask for use in said method
US6534224B2 (en) 2001-01-30 2003-03-18 Advanced Micro Devices, Inc. Phase shift mask and system and method for making the same

Also Published As

Publication number Publication date
US20040009407A1 (en) 2004-01-15
EP1454190B1 (en) 2008-05-21
TWI281596B (en) 2007-05-21
CN1602448A (zh) 2005-03-30
WO2003054626A1 (en) 2003-07-03
DE60226771D1 (de) 2008-07-03
CN1285009C (zh) 2006-11-15
KR100915673B1 (ko) 2009-09-04
TW200301399A (en) 2003-07-01
KR20040074081A (ko) 2004-08-21
AU2002359860A1 (en) 2003-07-09
EP1454190A1 (en) 2004-09-08
US6749970B2 (en) 2004-06-15
JP2009288818A (ja) 2009-12-10

Similar Documents

Publication Publication Date Title
JP2009288818A (ja) 位相0領域及び位相180領域の周辺の境界領域を用いてポジ型(CF:clearfield)位相シフトマスク(不透明な開口を有する透明な位相シフトマスク)の向上を図る方法
JP2004069841A (ja) マスクパターンおよびそれを用いたレジストパターンの形成方法
JP4486364B2 (ja) ダマシンプロセスにおける全位相位相シフトマスク
US8129078B2 (en) Mask, method for manufacturing the same, and method for manufacturing semiconductor device
US6818358B1 (en) Method of extending the areas of clear field phase shift generation
US6376130B1 (en) Chromeless alternating reticle for producing semiconductor device features
US6675369B1 (en) Method of enhancing clear field phase shift masks by adding parallel line to phase 0 region
JP5349729B2 (ja) 位相が180°の領域の周りにクロム境界を設けることにより位相シフト・マスクを改善する方法
US7033947B2 (en) Dual trench alternating phase shift mask fabrication
US6797438B1 (en) Method and enhancing clear field phase shift masks with border around edges of phase regions
JP3320062B2 (ja) マスク及びマスクを用いたパターン形成方法
US6296987B1 (en) Method for forming different patterns using one mask
US6576376B1 (en) Tri-tone mask process for dense and isolated patterns
JP2000235249A (ja) フォトリソグラフィのための正確に透過平衡された交互位相シフト・マスク
JP2653292B2 (ja) フォトマスク、その製造方法およびそれを使用したlsiの製造方法
US7615318B2 (en) Printing of design features using alternating PSM technology with double mask exposure strategy
JP2007156446A (ja) パターン形成方法
JP2002236351A (ja) マスク及びマスクを用いたパターン形成方法
JPH1152539A (ja) フォトマスク
KR20090064749A (ko) 컨택홀 패터닝 마스크 및 컨택 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080924

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081224

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090107

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090123

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090130

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090223

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090323

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090914

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20091106

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20091211

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100421

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20100902