JP2005513556A - アクティブマトリクスディスプレイ装置 - Google Patents
アクティブマトリクスディスプレイ装置 Download PDFInfo
- Publication number
- JP2005513556A JP2005513556A JP2003555485A JP2003555485A JP2005513556A JP 2005513556 A JP2005513556 A JP 2005513556A JP 2003555485 A JP2003555485 A JP 2003555485A JP 2003555485 A JP2003555485 A JP 2003555485A JP 2005513556 A JP2005513556 A JP 2005513556A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- row
- pixel
- display
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
容量性ディスプレイピクセルを有するディスプレイ装置において、電圧の静電結合のため、列の電圧振幅を低減することができる駆動方式が使用されている。各ピクセルは2つの蓄電コンデンサを有している。2つの蓄電コンデンサを使用することにより、蓄電コンデンサの一方の1つの端子に与えられる電圧振幅の大きさをある程度自由に選択することができる。ディスプレイの全てのピクセルの第1のコンデンサ(C1)は接地されても良く、第2のコンデンサ(C2)だけが、ディスプレイセルに容量的に結合される電圧の変化に晒される。これにより、自由度の高いコンデンサライン駆動型方式が得られる。
Description
本発明は、特に、蓄電コンデンサを有するピクセル構造を備えたアクティブマトリクスディスプレイ装置に関する。
この種のディスプレイは、一般に、行および列に並ぶピクセル配列を備えている。ピクセルの各行は、行におけるピクセルの薄膜トランジスタのゲートに接続する行導体を共有している。ピクセルの各列は、ピクセル駆動信号が供給される列導体を共有している。行導体における信号は、トランジスタがONされるか又はOFFされるかを決定する。また、行導体における高電圧パルスによってトランジスタがONされると、列導体からの信号は、液晶材料(または、他の容量性ディスプレイセル)の領域へと伝わることができ、これにより、材料の光透過特性が変化する。
ピクセル構造の一部として別個の蓄電コンデンサを設けることにより、行電極パルスが除去された後であっても、液晶材料において所定の電圧を維持できることは良く知られている。米国特許出願公開第5130829号は、アクティブマトリクスディスプレイ装置の構造を詳細に開示している。
アクティブマトリクスディスプレイ装置におけるフレーム(フィールド)周期では、ピクセルの行が短時間だけアドレス指定される必要がある。そして、これは、液晶材料を所望の電圧レベルまで充電または放電するために、トランジスタの電流駆動能力に対して1つの要件を課す。これらの電流要件を満たすため、薄膜トランジスタに供給されるゲート電圧は、大きな電圧振幅を必要とする。例えば、低温ポリシリコントランジスタを使用するディスプレイにおいては、最小行駆動電圧が約−2ボルトとなり、最大行駆動電圧が約15ボルトとなる場合がある。これにより確実に、トランジスタには、所要のソース−ドレイン電流を供給して液晶材料を十分速く充電または放電できるように、十分なバイアスがかけられる。
行導体における大きな電圧振幅という要件により、高電圧成分を使用して行ドライバ回路を導入する必要がある。
また、列導体におけるピクセル駆動信号は、一般に、大きな電圧振幅を有している。例えば、特にLCの駆動電圧の極性を反転するためには、列導体において10ボルトの振幅が必要となる場合がある。最大ピーク間電圧は、2つの異なる極性における黒状態の電圧間の差に対応している。最小ピーク間電圧は、2つの異なる極性における白状態の電圧間の差に対応している。10ボルトのピーク間駆動信号は、従来のTN LCセルにおける最大駆動電圧である可能性が高く、また、様々な液晶材料および様々なLCセル技術(例えば、様々なより角度および様々な光学的構造)は、低い電圧振幅を必要とする。例えば、5.6ボルトのピーク間電圧振幅が必要となる場合がある。この電圧は、ディスプレイを使用するポータブルバッテリ駆動型装置における所望の供給電圧よりも依然として高い。
したがって、列導体における電圧振幅を低減でき、それによって、低電圧成分を列ドライバ回路で使用できるようにする様々な駆動方式が提案されてきた。幾つかの例において、これは、蓄電コンデンサを使用するピクセルに対して液晶駆動電圧の更なる成分を結合することによって達成される。これが行なわれる駆動方式としては、コンデンサライン駆動方式および4レベル行駆動方式が挙げられる。
4レベル駆動方式は、静電結合効果を使用して列導体における電圧振幅を低減するために、更に複雑な行電極波形を使用する。コンデンサライン駆動方式は、ステップ状の電圧波形を蓄電コンデンサの一端に結合し(行の全てのピクセルに対して電圧が印加される)、また、この電圧波形の変化によって、LCセル間の電圧がステップ変化する。
いわゆる共通電極駆動方式においては、LC駆動電圧の成分がディスプレイの共通電極に印加される。LC静電容量および蓄電容量にわたって電圧成分を分割しないように、交流電圧が蓄電コンデンサに印加される。
これらの駆動方式により、列ドライバ回路において低電圧成分を使用することができるが、行導体波形が更に複雑になり(特に、行導体波形が複数の電圧レベルを有する)、かつ/または、ディスプレイの他の電極に印加するための別個の駆動電圧が必要になる。これにより、電源回路が更に複雑になり、チャージポンプ、電圧調整器、分圧器、増幅器等の別個の回路素子が必要となる場合がある。これらの構成要素は、ディスプレイの電力消費の一因となり、ディスプレイを動作するために必要な回路の複雑度を高める。
本発明によれば、
容量性のディスプレイピクセルの配列を備え、各ピクセルが薄膜トランジスタ切換素子と容量性セルとを含み、前記セルが前記切換素子とセル電極との間に接続されているディスプレイ装置であって、各ピクセルは、前記切換素子と第1のコンデンサ電極との間に接続される第1の蓄電コンデンサと、前記切換素子と第2のコンデンサ電極との間に接続される第2の蓄電コンデンサとを更に含むディスプレイ装置が提供される。
容量性のディスプレイピクセルの配列を備え、各ピクセルが薄膜トランジスタ切換素子と容量性セルとを含み、前記セルが前記切換素子とセル電極との間に接続されているディスプレイ装置であって、各ピクセルは、前記切換素子と第1のコンデンサ電極との間に接続される第1の蓄電コンデンサと、前記切換素子と第2のコンデンサ電極との間に接続される第2の蓄電コンデンサとを更に含むディスプレイ装置が提供される。
2つの蓄電コンデンサを使用することにより、蓄電コンデンサの一方の1つの端子に与えられる電圧振幅の大きさを、ある程度自由に選択できる。特に、電圧ステップ変化をセルに結合するために一方のコンデンサだけが使用される場合、2つの静電容量の比は、セルに結合される電圧ステップ変化の割合を決定付けることができる。
第1のコンデンサ電極は、ディスプレイの全てのピクセルにおいて共通であっても良く、また、所定の電位(例えばグラウンド電位)に保持されても良く、これにより、第2のコンデンサ電極だけが、ディスプレイセルに容量的に結合される電圧変化に晒されるようにしても良い。これによって、コンデンサライン駆動型方式が得られる。
ディスプレイの1つの行のピクセルによって第2のコンデンサ電極が共有され、これにより、1つの行がアドレス指定される際に、加えられる全てのデータ信号が静電結合によって同じ電圧増加または電圧減少に晒されるようにしても良い。ステップ状の電圧波形を第2のコンデンサ電極に加えることができ、また、プラスおよびマイナスのデータをピクセルに対して連続的に加えることができる。プラスデータの場合、セルに対してステップ増加が容量的に結合され、マイナスデータの場合、セルに対してステップ減少が容量的に結合される。
第2のコンデンサ電極に加えられる波形の信号振幅は、ディスプレイ装置の他の回路のために使用される電源電圧と等しくても良い。これにより、コンデンサ電極に加えられる電圧波形のための更なる電源回路が不要となる。
信号振幅が選択されると、容量性セル間で所望の電圧レベルが得られるように第1および第2の蓄電コンデンサの静電容量比を選択することができる。
前記セル配列は、行および列をなすように配置されることが好ましい。この場合、ピクセルの各行は、行におけるピクセルの薄膜トランジスタのゲートに接続された1つの行導体を共有し、ピクセルの各列は、ピクセル駆動信号が供給される1つの列導体を共有する。
次に、行ドライバ回路は、行のピクセルのトランジスタの切換えを制御するための行アドレス信号を供給し、列アドレス回路は、ピクセル駆動信号を供給する。
ピクセルは、液晶ディスプレイピクセルを構成していることが好ましい。
本発明はまた、
容量性のディスプレイピクセルの配列を備え、各ピクセルが容量性セルと第1および第2の蓄電コンデンサとを含むディスプレイ装置のピクセルを駆動する方法であって、
前記ピクセルの前記セルと、前記第1および第2の蓄電コンデンサの1つの端子とに対してデータ信号を加え、これによって、前記第1および第2の蓄電コンデンサを充電し、
前記データ信号を前記セルから分離することと、
前記第1および第2の蓄電コンデンサの一方の第2の端子に電圧のステップ変化を加える一方で、前記第1および第2の蓄電コンデンサの他方の第2の端子の電圧を実質的に一定に維持することと、
を備える方法も提供する。
容量性のディスプレイピクセルの配列を備え、各ピクセルが容量性セルと第1および第2の蓄電コンデンサとを含むディスプレイ装置のピクセルを駆動する方法であって、
前記ピクセルの前記セルと、前記第1および第2の蓄電コンデンサの1つの端子とに対してデータ信号を加え、これによって、前記第1および第2の蓄電コンデンサを充電し、
前記データ信号を前記セルから分離することと、
前記第1および第2の蓄電コンデンサの一方の第2の端子に電圧のステップ変化を加える一方で、前記第1および第2の蓄電コンデンサの他方の第2の端子の電圧を実質的に一定に維持することと、
を備える方法も提供する。
添付図面を参照しつつ、以下において、本発明の実施の形態について詳細に説明する。
図1は、アクティブマトリクス液晶ディスプレイにおける従来のピクセル構成を示している。ディスプレイは、行および列に並ぶピクセル配列として配置されている。ピクセルの各行は、1つの共通の行導体10を共有しており、また、ピクセルの各列は、1つの共通の列導体12を共有している。各ピクセルは、列導体12と共通電極18との間に直列に配置された薄膜トランジスタ14と液晶セル16とを備えている。トランジスタ14は、行導体10に供給される信号によってON/OFFが切換えられる。したがって、行導体10は、ピクセルの対応する行の各トランジスタ14のゲート14aに接続されている。また、各ピクセルは、一端22で次の行電極に、前の行電極に、または別個のコンデンサ電極に接続されている蓄電コンデンサ20を更に備えている。このコンデンサ20は、トランジスタ14がOFFされた後であっても信号が液晶セル16間で維持されるように、駆動電圧を蓄える。
液晶セル16を所望の電圧まで駆動させて所要の中間レベルを得るため、行導体10の行アドレスパルスに同期して、適切な信号が列導体12に供給される。この行アドレスパルスは、薄膜トランジスタ14をONにし、これにより、列導体12は、液晶セル16を所望の電圧まで充電することができるとともに、同じ電圧まで蓄電コンデンサ20を充電することができる。行アドレスパルスの終わりで、トランジスタ14がOFFされ、蓄電コンデンサ20は、他の行がアドレス指定される際に、セル16間の電圧を維持する。蓄電コンデンサ20は、液晶漏れの効果を低減するとともに、液晶セルの静電容量の電圧依存によって引き起こされるピクセルキャパシタンスの百分率変化を低減する。
全ての行が1フレーム周期でアドレス指定され且つその後のフレーム周期でリフレッシュされるように、行が連続的にアドレス指定される。
図2に示されるように、ディスプレイピクセルの配列34に対し、行アドレス信号は、行ドライバ回路30によって供給され、ピクセル駆動信号は、列アドレス回路32によって供給される。
アモルファスシリコンまたは多結晶シリコン薄膜の素子として実現される薄膜トランジスタ14を通じて十分な電流を流すことができるようにするためには、高いゲート電圧を使用しなければならない。特に、トランジスタがONされている時間は、行の数によって分割され且つディスプレイがリフレッシュされなければならない全フレーム周期とほぼ等しい。ON状態およびOFF状態におけるゲート電圧は、ポリシリコンディスプレイに関して約12ボルトだけ相違しており、これにより、OFF状態で所要の僅かな漏れ電流を供給し且つON状態で十分な電流を供給して、利用可能な時間内で液晶セル16を充電または放電するようになっている。
アモルファスシリコンディスプレイの場合、行ドライバ回路30は、高電圧成分を使用するとともに、従来のようにアモルファスシリコンディスプレイの基板上に集積されない。この場合、ディスプレイ基板に結合されなければならない電圧レベルの数を最小にすることが望ましい。多結晶シリコンディスプレイの場合には、行ドライバ回路および列ドライバ回路をディスプレイの基板上に集積することができる。しかしながら、電源回路は、別個であり、一般に、必要な各駆動電圧毎に外部電圧調整器を有している。
図3は、図1のディスプレイを駆動するための既知のアドレス方式の第1の実施の形態を示している。この実施形態においては、列の電圧振幅を低減するための手段は講じられない。各行に加えられる信号は、トランジスタ14(図1)を完全にONできる十分な高さ45を有する周期的な矩形パルス42,44を含んでいる。これは、トランジスタの構造と、トランジスタを形成するために使用される技術とによって決まる。
LC材料を異なる状態間で切換えるための電圧波形は、特に極性反転を行なうため、一般に、約5〜10ボルトの電圧変動46を有している。極性反転は、液晶材料をプラス電圧とマイナス電圧とに交互に充電し、動作中のLCセル間の平均電圧がゼロとなるようにすることを伴う。これにより、材料の劣化が防止される。図3の複数の行波形は、1つの行における行ドライバパルス42、次の行における行ドライバパルス44、列導体に波形48として加えられる信号を示している。波形48は、プラスの極性の電圧波形(電圧が常にVceを上回る波形)であり、波形49は、マイナスの極性の電圧波形(電圧が常にVceを下回る波形)である。
また、図3の駆動方式によって必要とされる列電極信号の電圧振幅には、高電圧成分を使用して列アドレス回路32が実行されることが必要である。しかしながら、列電極12の電圧振幅を低減するための他の駆動方式が存在し、これにより、低電圧成分を使用して列アドレス回路32を実行することができる。
図4は、“共通電極駆動”として知られる既知の代替的な駆動方式の第1の実施の形態を示している。この場合、共通電極18の電圧は、もはや一定ではなく、変動を引き起こす。この変動がプロット50に示されている。これにより、列電極12の電圧振幅(プロット48)を低減することができる。実施の一形態においては、ピクセル蓄電コンデンサが、隣り合う行電極に接続される。しかしながら、この駆動方式は、図4に示されるように、より複雑な行波形を必要とし、各行パルスは、行信号波形を規定する3つの別個の電圧V1,V2,V3を有する。2レベル信号が加えられる別個の蓄電コンデンサ電極を設けることにより、行波形を2レベル信号へと簡略化することができる。
更なる既知の代替的な駆動方式が図5に示されている。この駆動方式において、隣り合う行間の静電結合は、列電極12の電圧振幅を低減できることに依存している。この駆動方式は、蓄電コンデンサが隣り合う行に対して接続されるピクセル構造を必要とする。この方式において、1つの行における行パルス52は、インクリメンタルステップ増加54によって先行されている。これに対し、次の行における行パルス60は、インクリメンタルステップ減少62によって先行されている。これらの中間のステップレベルは、パルス50,60の両側、または、パルス50,60への入力部にだけ与えられても良い。この場合も同様に、3レベル波形が生じる。
図6は、蓄電コンデンサの1つの端子(図1の18)での電圧ステップの静電結合によってセル間の電圧が増加または減少するコンデンサライン駆動方式を示している。この方式により、単純な行波形70を使用することができ、また、方形波72が蓄電コンデンサ端子22に加えられる。1つのフレーム周期Fnにおいては、プラスのゴーイング電圧ステップ72aがコンデンサラインに加えられ、次のフレーム周期Fn+1においては、マイナスのゴーイングステップ72bが加えられる。ステップは、ピクセルの行がアドレス指定された後、すぐに発生し、したがって、ディスプレイの各コンデンサライン(ピクセルの行)毎に別個のコンデンサライン駆動信号72が必要とされる。これらの信号は、一般に行駆動回路に対してディスプレイと反対側に位置するコンデンサライン駆動回路によって生成される。別個の駆動回路が必要とされるため、コンデンサライン駆動は、余分な費用をかけることなくこれを内蔵できるポリシリコンディスプレイに最も適している。
行パルス70中に、列信号74(各列における列信号)も同様にサンプリングされる。
これらの駆動方式は当業者に良く知られており、これらの動作技術の幾つかは、例えば、米国特許出願公開第5130829号および国際公開第99/52012号に詳しく記載されている。
図6を参照して説明したコンデンサライン駆動方式の改良として、本発明を説明する。しかしながら、複数の蓄電コンデンサを使用する本発明の原理を使用して、他の駆動方式を修正し、マルチレベル波形の形成を簡略化しても良い。
図7は、コンデンサライン駆動方式と共に使用できる本発明の実施の一形態に係るピクセル配置構成を示している。例えば図2に示されるようなピクセル配列でピクセル構造が使用されることは言うまでもない(しかしながら、前述したように、更なるコンデンサライン駆動回路が必要とされる)。
同じ構成要素には、図1と同じ参照符号が使用されている。各ピクセルは、トランジスタ14と、トランジスタ14と共通電極18との間に接続された容量性セル(例えばLCセル)16とを有している。各ピクセルは、トランジスタと第1のコンデンサ電極80との間に接続された第1の蓄電コンデンサC1と、トランジスタと第2のコンデンサ電極82との間に接続された第2の蓄電コンデンサC2とを有している。
この特定の実施の形態において、第1のコンデンサ電極80は接地されており、一方、第2のコンデンサ電極82は方形波電圧波形に接続されている。このようにすると、2つのコンデンサC1,C2の比に基づいて、電極82の電圧のステップ変化がセル16に伝えられる。
この配置構成の利点は、電荷移動の解析によって理解することができる。この解析のため、列電圧駆動レベルが0からVcolまで変化し、方形波コンデンサ電極波形(図6の72)の電圧振幅がVcapであると仮定する。また、最大所要ピーク間LC電圧が5.6Vであり、最小ピーク間LC電圧が1.8であると仮定する。また、LC静電容量CLCと蓄電コンデンサ値CSとの間に、例えばCS=3CLCという所定の関係があると仮定することができる。
最初に、列からセルに対して電圧が印加される。この電圧は、その後、行アドレスパルスの最後に、LCセルから絶縁される。蓄電コンデンサの電圧における次のステップ変化は、LCセルに対して容量的に結合される。
図1の従来のピクセルの場合、LCセルに印加されるプラスの最大サイクル電圧は、Vcol+(プロット72のステップ増加の静電結合から生じる電圧)である。
したがって、最大電圧は、
Vcol+Vcap(CS/(CS+CLC))
となる。
Vcol+Vcap(CS/(CS+CLC))
となる。
LCセルに印加されるマイナスの最小サイクル電圧は、0(列の0)−(プロット72のステップ減少の静電結合から生じる電圧)である。
したがって、最小電圧は、
−Vcap(CS/(CS+CLC))
となる。
−Vcap(CS/(CS+CLC))
となる。
したがって、最大ピーク間電圧振幅は、
Vcol+2Vcap(CS/(CS+CLC))
となる。
Vcol+2Vcap(CS/(CS+CLC))
となる。
LCセルに印加されるプラスの最小サイクル電圧は、0+(プロット72のステップ増加の静電結合から生じる電圧)である。
したがって、プラスの最小サイクル電圧は、
Vcap(CS/(CS+CLC))
となる。
Vcap(CS/(CS+CLC))
となる。
LCセルに印加されるマイナスの最大サイクル電圧は、Vcol−(プロット72のステップ減少の静電結合から生じる電圧)である。
したがって、マイナスの最大サイクル電圧は、
Vcol−Vcap(CS/(CS+CLC))
となる。
Vcol−Vcap(CS/(CS+CLC))
となる。
したがって、最小ピーク間電圧振幅は、
2Vcap(CS/(CS+CLC))−Vcol
となる。
2Vcap(CS/(CS+CLC))−Vcol
となる。
前述した要件は、Vcap=2.47V、Vcol=1.9Vの場合に達成し得る。しかしながら、この電圧レベルは簡単に利用できず、図6の電圧波形72を形成するために別個の回路が必要となる。
図7における本発明のピクセルの場合、全蓄電容量C1+C2がC1+C2=3CLCという同じ要件のもとにあると仮定することができる。最大ピーク間電圧振幅は、以下のように、同じ解析によって計算することができる。
Vcol+2Vcap(C2/(C1+C2+CLC))
Vcol+2Vcap(C2/(C1+C2+CLC))
最小ピーク間電圧振幅は、
2Vcap(C2/(C1+C2+CLC))−Vcol
となる。
2Vcap(C2/(C1+C2+CLC))−Vcol
となる。
これにより、Vcapの値を思い通りに選択することができ、例えば、Vcapを、ディスプレイモジュールにおける電源電圧、例えば3.3Vに設定することができる。
Vcap=3.3Vで且つVcolが再び1.9Vである場合、他の制約によって以下のようになる。
(C2/(C1+C2+CLC))=0.561
C1+C2=3CLCという更なる制約によって、C2/C1=2.96となる。
(C2/(C1+C2+CLC))=0.561
C1+C2=3CLCという更なる制約によって、C2/C1=2.96となる。
したがって、電源電圧と等しい振幅を有する方形波を使用して、ディスプレイのコンデンサ電極を駆動することができる。2つの蓄電コンデンサの値を選択することにより、LC材料間で所望の電圧振幅を得ることができる。
前述した計算においては、CLCの値がピクセル駆動電圧によって決まる(黒ピクセルは、通常、白ピクセルよりも高い静電容量を有している)ということは考慮していない。この更なる効果は、実際には、必要な列駆動電圧および蓄電コンデンサ比を計算する際に考慮される。
本発明により、更に自由に電圧レベルを選択できることは言うまでもない。
これにより、コンデンサライン駆動方式において利点を有することが分かった。また、これが本発明の好ましい実施である。
これにより、コンデンサライン駆動方式において利点を有することが分かった。また、これが本発明の好ましい実施である。
本発明を使用して他の駆動方式を簡略化することもできるが、その幾つかについては先に概説した。
前述した実施の形態では、3つの電極と、1つのセル電極と、2つの蓄電コンデンサ電極とが設けられているが、本発明を使用して共通電極駆動方式を修正する場合には、例えば、セル電極に加える信号と同じ信号をコンデンサ電極の一方に加えても良い。
前述した実施の形態においては、一方のコンデンサ電極が切換え電圧波形に接続され、他方のコンデンサ電極が所定の電位に接続される。また、この方式は、切換え電圧波形が両方のコンデンサ端子に対して加えられるべく実施されても良い。これにより、更にコンパクトなピクセルのレイアウトが可能になり、または、他の利点が得られるかもしれない。例えば、駆動される1つのコンデンサラインがピクセルの行毎に設けられても良い。この場合、第2の蓄電コンデンサが、前又は後のピクセル行のコンデンサラインに接続されても良い。
または、ピクセルの各行は、相補信号を有する2つの駆動されるコンデンサラインを有していても良い。1つの蓄電コンデンサを各コンデンサラインに接続しても良く、また、コンデンサの比は、ピクセルに接続される信号の大きさ及び極性を決定し得る。この技術を使用して、行に沿って交互に並ぶピクセルが反対の極性の信号を用いて駆動される列反転方式またはピクセル反転方式を実施することができる。
用語“行”および“列”は、明細書本文および請求の範囲においては、やや自由裁量的である。これらの用語は、要素の直交ラインが共通の接続部を共有する要素の配列があることを明確にすることを意図している。通常、行はディスプレイの左右方向に延びると見なされ、列は上下方向に延びると見なされるが、これらの用語の使用は、この点について限定することを意図していない。
前述した数値例は、1つの特定の所望の駆動方式を使用して、どのようにコンデンサ比を決定し、既存の電圧レベルを使用できるようにするかを示している。無論、この解析を、LCまたは他の駆動される容量性ディスプレイセルに依存する任意の所望の駆動方式に適用できることは言うまでもない。
本発明の他の特徴は、当業者に明らかである。
Claims (11)
- 容量性のディスプレイピクセルの配列を備え、各ピクセルが薄膜トランジスタ切換素子と容量性セルとを含み、前記セルが前記切換素子とセル電極との間に接続されているディスプレイ装置であって、各ピクセルは、前記切換素子と第1のコンデンサ電極との間に接続される第1の蓄電コンデンサと、前記切換素子と第2のコンデンサ電極との間に接続される第2の蓄電コンデンサとを更に含むディスプレイ装置。
- 前記第1のコンデンサ電極は、前記ディスプレイの全てのピクセルに共通である請求項1に記載の装置。
- 前記第1のコンデンサ電極は接地されている請求項2に記載の装置。
- 前記第2のコンデンサ電極は、前記ディスプレイのピクセルの行間で共有されている請求項1乃至請求項3のいずれか1項に記載の装置。
- 前記第2のコンデンサ電極に対して方形波形が加えられる請求項4に記載の装置。
- 前記第2のコンデンサ電極に加えられる前記波形の信号振幅は、前記ディスプレイ装置の他の回路のために使用される電源電圧に等しい請求項5に記載の装置。
- 前記第1および第2の蓄電コンデンサの静電容量比は、前記容量性セル間で所望の電圧レベルが得られるように選択される請求項6に記載の装置。
- 前記配列が行および列をなすように配置され、ピクセルの各行は、前記行における前記ピクセルの前記薄膜トランジスタのゲートに接続される1つの行導体を共有し、ピクセルの各列は、ピクセル駆動信号が供給される1つの列導体を共有する請求項1乃至請求項7のいずれか1項に記載の装置。
- 行ドライバ回路は、前記行の前記ピクセルの前記トランジスタの切換えを制御するための行アドレス信号を供給し、列アドレス回路は、前記ピクセル駆動信号を供給する請求項8に記載の装置。
- 前記容量性セルは、液晶セルを含む請求項1乃至請求項9のいずれか1項に記載の装置。
- 容量性のディスプレイピクセルの配列を備え、各ピクセルが容量性セルと第1および第2の蓄電コンデンサとを含むディスプレイ装置のピクセルを駆動する方法であって、
前記ピクセルの前記セルと、前記第1および第2の蓄電コンデンサの1つの端子とに対してデータ信号を加え、これによって、前記第1および第2の蓄電コンデンサを充電し、
前記データ信号を前記セルから分離することと、
前記第1および第2の蓄電コンデンサの一方の第2の端子に電圧のステップ変化を加える一方で、前記第1および第2の蓄電コンデンサの他方の第2の端子の電圧を実質的に一定に維持することと、
を備える方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GBGB0130601.8A GB0130601D0 (en) | 2001-12-21 | 2001-12-21 | Active matrix display device |
PCT/IB2002/005361 WO2003054846A1 (en) | 2001-12-21 | 2002-12-11 | Active matrix display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005513556A true JP2005513556A (ja) | 2005-05-12 |
Family
ID=9928125
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003555485A Withdrawn JP2005513556A (ja) | 2001-12-21 | 2002-12-11 | アクティブマトリクスディスプレイ装置 |
Country Status (8)
Country | Link |
---|---|
US (1) | US7245296B2 (ja) |
EP (1) | EP1459290A1 (ja) |
JP (1) | JP2005513556A (ja) |
KR (1) | KR20040075895A (ja) |
CN (1) | CN100505007C (ja) |
AU (1) | AU2002366891A1 (ja) |
GB (1) | GB0130601D0 (ja) |
WO (1) | WO2003054846A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050275352A1 (en) * | 2004-06-14 | 2005-12-15 | Au Optronics Corporation. | Redundant storage capacitor and method for repairing OLED pixels and driving circuits |
WO2010038601A1 (en) * | 2008-09-30 | 2010-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory device |
CN102778796B (zh) * | 2012-07-06 | 2015-11-11 | 京东方科技集团股份有限公司 | 一种薄膜晶体管阵列基板及其驱动方法与液晶显示器 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2081018B (en) * | 1980-07-31 | 1985-06-26 | Suwa Seikosha Kk | Active matrix assembly for display device |
JPS59119390A (ja) * | 1982-12-25 | 1984-07-10 | 株式会社東芝 | 薄膜トランジスタ回路 |
GB2245741A (en) | 1990-06-27 | 1992-01-08 | Philips Electronic Associated | Active matrix liquid crystal devices |
JPH0876711A (ja) * | 1994-09-02 | 1996-03-22 | Mitsubishi Electric Corp | 表示装置 |
JP3069280B2 (ja) * | 1995-12-12 | 2000-07-24 | 松下電器産業株式会社 | アクティブマトリックス型液晶表示素子及びその駆動方法 |
JP3423165B2 (ja) * | 1996-11-07 | 2003-07-07 | シャープ株式会社 | 液晶表示装置 |
US6078303A (en) * | 1996-12-19 | 2000-06-20 | Colorado Microdisplay, Inc. | Display system having electrode modulation to alter a state of an electro-optic layer |
KR19990003712A (ko) * | 1997-06-26 | 1999-01-15 | 김영환 | 초고개구율 액정 표시 소자 및 그의 제조방법 |
GB9807184D0 (en) | 1998-04-04 | 1998-06-03 | Philips Electronics Nv | Active matrix liquid crystal display devices |
US6208463B1 (en) | 1998-05-14 | 2001-03-27 | Moxtek | Polarizer apparatus for producing a generally polarized beam of light |
KR100517398B1 (ko) * | 1998-08-03 | 2005-09-28 | 세이코 엡슨 가부시키가이샤 | 전기 광학 장치용 기판, 전기 광학 장치, 전자 기기 및투사형 표시 장치 |
JP4334045B2 (ja) * | 1999-02-09 | 2009-09-16 | 三洋電機株式会社 | エレクトロルミネッセンス表示装置 |
US6611108B2 (en) * | 2000-04-26 | 2003-08-26 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device and driving method thereof |
-
2001
- 2001-12-21 GB GBGB0130601.8A patent/GB0130601D0/en not_active Ceased
-
2002
- 2002-12-11 JP JP2003555485A patent/JP2005513556A/ja not_active Withdrawn
- 2002-12-11 CN CNB028256158A patent/CN100505007C/zh not_active Expired - Fee Related
- 2002-12-11 AU AU2002366891A patent/AU2002366891A1/en not_active Abandoned
- 2002-12-11 KR KR10-2004-7009692A patent/KR20040075895A/ko not_active Application Discontinuation
- 2002-12-11 WO PCT/IB2002/005361 patent/WO2003054846A1/en active Application Filing
- 2002-12-11 EP EP02805452A patent/EP1459290A1/en not_active Ceased
- 2002-12-16 US US10/320,269 patent/US7245296B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
CN100505007C (zh) | 2009-06-24 |
EP1459290A1 (en) | 2004-09-22 |
US7245296B2 (en) | 2007-07-17 |
CN1606771A (zh) | 2005-04-13 |
AU2002366891A1 (en) | 2003-07-09 |
US20030117389A1 (en) | 2003-06-26 |
GB0130601D0 (en) | 2002-02-06 |
KR20040075895A (ko) | 2004-08-30 |
WO2003054846A1 (en) | 2003-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6961042B2 (en) | Liquid crystal display | |
US7365725B2 (en) | Liquid crystal display device | |
US6911964B2 (en) | Frame buffer pixel circuit for liquid crystal display | |
EP0723695B1 (en) | Power-saving circuit and method for driving liquid crystal display | |
US5805128A (en) | Liquid crystal display device | |
US7843446B2 (en) | Direct current to direct current converting circuit, display apparatus having the same and method of driving the direct current to direct current converting circuit | |
US6600472B1 (en) | Liquid crystal display device | |
JPH075852A (ja) | 液晶表示装置で漏話を除去する方法及び液晶表示装置 | |
US6483494B1 (en) | Multistage charging circuit for driving liquid crystal displays | |
KR101070125B1 (ko) | 디스플레이 장치 및 그 제어 방법 | |
JPH07181927A (ja) | 画像表示装置 | |
US7215308B2 (en) | Display drive method, display element, and display | |
US7102612B2 (en) | Power-saving circuits and methods for driving active matrix display elements | |
US8866719B2 (en) | Memory device and liquid crystal display device equipped with memory device | |
JP4139687B2 (ja) | アクティブマトリックスディスプレイデバイス | |
EP2479608A1 (en) | Liquid crystal display device | |
US8896511B2 (en) | Display apparatus and display apparatus driving method | |
US20110001743A1 (en) | Drive circuit, drive method, liquid crystal display panel, liquid crystal module, and liquid cystal display device | |
JP2005513556A (ja) | アクティブマトリクスディスプレイ装置 | |
JP2005128101A (ja) | 液晶表示装置 | |
JP2003228345A (ja) | 液晶表示装置 | |
JP3297334B2 (ja) | 液晶表示装置 | |
JPH1031464A (ja) | アクティブマトリクス型表示装置の駆動方法 | |
JP2002072981A (ja) | 液晶表示装置 | |
JP4197852B2 (ja) | アクティブマトリクス型表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051209 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070419 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20071025 |