JP2005513519A - 位相が0°の領域に平行なラインを追加することによって、クリアなフィールドの位相シフト・マスクを改善する方法 - Google Patents
位相が0°の領域に平行なラインを追加することによって、クリアなフィールドの位相シフト・マスクを改善する方法 Download PDFInfo
- Publication number
- JP2005513519A JP2005513519A JP2003551612A JP2003551612A JP2005513519A JP 2005513519 A JP2005513519 A JP 2005513519A JP 2003551612 A JP2003551612 A JP 2003551612A JP 2003551612 A JP2003551612 A JP 2003551612A JP 2005513519 A JP2005513519 A JP 2005513519A
- Authority
- JP
- Japan
- Prior art keywords
- region
- phase
- edge
- mask
- critical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
- G03F1/30—Alternating PSM, e.g. Levenson-Shibuya PSM; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
Abstract
Description
超大規模集積(ULSI)回路は、相補型MOS(CMOS)電界効果トランジスタ(FET)を有することがある。
従来のシステムおよびプロセスによってIC上に数百万個のICデバイスを作成することが可能であるが、ICデバイス構造(device feature)を微細化して、IC上に集積可能なデバイスの数を増やすことがさらに必要とされている。
リソグラフィとは、パターンすなわち像を、媒体間で転写する処理である。
従来のICリソグラフィは、紫外線(UV)に感受性を有するフォトレジストを使用する。紫外光を、レチクルすなわちマスクを通じてフォトレジストに照射して、IC上にデバイス・パターンを形成する。
従来のICリソグラフィ・プロセスでは、コンタクト、トレンチ、ポリシリコン・ラインまたはゲート構造のような小型構造をプリントできる能力に限界がある。
解像度は、多くの現象によって悪影響を受ける可能性があり、このような現象には、光回折、レンズ収差、機械的安定性、汚染、レジスト材料の光学特性、レジストのコントラスト、レジストの膨張、レジストの熱流動などがある。
上記のように、コンタクト、トレンチおよびゲート、ひいてはICデバイスの極限寸法(critical dimension)は、これらのサイズをどれだけ縮小できるかに制限される。
レンズ系の焦点深度はNAに反比例することに加えて集積回路の表面を光学的に平坦にすることはできないため、解像度が高い場合には焦点が合わないし、この逆も当てはまる。
したがって、半導体の製造工程において達成可能な最小寸法が小さくなるのに伴い、従来の光リソグラフィ技術の限界に達しつつある。
特に、最小寸法が0.1ミクロンに近づくにつれて、従来の光リソグラフィ技術は有効に機能しなくなる可能性がある。
位相シフトでは、光リソグラフィ・マスクの隣接する2つの半透明な領域によって生じる相殺的干渉を利用して、フォトレジスト層上に非露光領域を形成する。
位相シフトは、マスク材料から出る光の位相が、その光がマスク材料を透過した距離の関数になるという波特性をマスクの半透明な領域を透過する光が示すことを利用している。この距離は、マスク材料の厚みに等しい。
隣接する開口部を透過する光の位相が相互に180度異なる、隣接する半透明な領域から出る光の干渉によって、フォトレジスト層に、所望の非露光領域を形成することができる。
これらを透過する光の相殺的干渉によって生じる位相シフト領域の境界に沿って、フォトレジスト層に暗い非露光領域が形成される。
例えばポリシリコンの残存する長さは、通常フィールド・マスクすなわちトリム・マスクによって決定される。
しかしながら、この手法も上記の問題とは無エッジ部ではない。例えば、位相シフト・マスクとフィールド・マスクとのアライメント・オフセットにより、これらが位相シフト領域からフィールド・マスク領域に移るのにつれて、ポリシリコンのラインがよじれたり、狭くなった部分が生ずる可能性がある。
また、フィールド・マスクを使用して、活性領域を超えて高密度の幅の狭いポリシリコンのラインをプリントするため、フィールド・マスクが、位相シフト・マスクと同程度にクリティカルで必要なものとなる。
これらの事項は、所望の線幅とピッチの微細化に伴って一層重要となるが、リスクと問題があり得る。
活性領域から離れた、パターニングされたポリシリコンのラインは、通常、活性領域上にパターニングされたポリシリコンのラインと類似するデザイン・ルールに従ってレイアウトされる。
このように、位相シフトされたパターニングとバイナリ・パターニングとの間に移行(transition)が多く行われる可能性がある。
移行領域(transition area)によって、配線幅の損失が起こり、デバイスの細りが増大する可能性がある。
このようなレベンソン型位相シフトマスクの設計の一例が、クリストファ・A・スペンス(Christopher A. Spence)(本願の発明者の1人)による、本願の譲受人に譲渡された米国特許第5,573,890号「位相シフト・マスクを用いた光リソグラフィ(METHOD OF OPTICAL LITHOGRAPHY USING PHASE SHIFT MASKING)」に記載されている。
この改善された位相シフト法の一例は、2001年1月30日に出願された、トッドP・ルカン(Todd P. Lukanc)(本願の発明者の1人)による、本願の譲受人に譲渡された米国特許出願第09/772,577号「位相シフト・マスク、ならびにその製造のためのシステムおよび方法(PHASE SHIFT MASK AND SYSTEM AND METHOD FOR MAKING THE SAME)」に記載されている。同内容はここに参照のため援用される。
この位相マスクは、基本的には、長く幅の狭い開口部を有し、パターニングが容易であるものの、バイナリ・マスクは、隔離された領域と高密度の領域の両方において、開口部が小さくライン幅が狭い。
このように、バイナリ・マスクのパターニングが複雑となり、この方法の製造に使用できる技術が制限される。
単純な位相シフト法および改善された位相シフト法のいずれについても、両方のマスクがクリティカルであると共に、最適な照明条件およびパターニング条件が異なる。
「ノード」ベースの方法の2つの例として、ギャレン(Galan)等による「ランダムな論理回路のポリシリコン・レベルへのレベンソン型位相シフトマスクの適用(Applications of Alternating-Type Phase Shift Mask to Polysilicon Level for Random Logic Circuits)」、Jpn. J. Appl. Phys.、第33巻(1994年)、第6779〜6784頁、1994年12月、および、リープマン(Liebmann)等による米国特許第5,807,649号「ライト・フィールド・トリム・マスクによる、リソグラフィ・パターニング法およびそのためのマスク・セット(LITHOGRAPHIC PATTERNING METHOD AND MASK SET THEREFOR WITH LIGHT FIELD TRIM MASK)」がある。
また、位相シフト・マスク構造を囲い込むことによって、光学近接効果補正(OPC)のばらつきを低減させるか、またはOPCの使用を減らすことが求められている。
さらに、位相シフト・パターンを形成して、公称値以下の寸法を必要とするゲートおよび他の層のパターニングを改良することが求められている。
この方法は、光学近接効果補正(OPC)の必要性を減らすと共に、集積回路の製造を容易にし、パターニングのプロセスに使用できる技術を増やすことができる。
この方法では、位相が0°のの多角形および位相が180°の多角形の両方の幅を特定のサイズに設定することができ、OPCの割り当てがより容易となる。
クリアなフィールド位相シフトマスクおよびトリム・マスクの設計は非対称であるため、配置においての隔離されたラインまたは最後のラインは、コマ効果や他の収差による影響を受けやすくなる可能性がある。
コマ効果を低減させるために、位相がゼロの構造のエッジ部に、小さな追加のライン、すなわち境界領域が作成される。
このラインの幅は、位相の境界のラインの幅と同程度であり、ウェーハに直接プリントされない程度に充分細いものとすることができる。
この方法は、位相シフト・マスクの第1位相領域のエッジ部を識別するステップと、識別した前記エッジ部の、前記第1位相領域の前記クリティカルなポリシリコン領域に近い辺(side)に対向しかつこれと平行な一方の辺を拡張して、ラインを定義するステップと、前記第1位相領域の前記クリティカルなポリシリコン領域に近い辺に対向しかつこれと平行な前記第1位相領域の前記エッジ部に沿った前記ラインに、不透明なラインを形成するステップと、を有していてもよい。
この第1位相領域は、通常はクリティカルなポリシリコン領域の近くにあり、識別した前記エッジ部は、第1位相領域のクリティカル領域に近いエッジ部でない。
この方法は、クリティカルなゲート領域を定義するステップと、前記クリティカルなゲート領域の一方の辺に位相領域を作成するステップと、前記クリティカルなゲート領域の一方の辺の前記位相領域に逆の位相極性を割り当てるステップと、割り当てた位相極性によって位相領域を拡大する(enhance)ステップと、位相遷移(phase transition)が発生し得る位置にブレーク領域を定義するステップと、他方のエッジ部を定義すると共に、定義した前記ブレーク領域を除外するために多角形を生成するステップと、クロム境界を形成するように第1位相領域の外側に境界領域を構成するステップと、第2位相領域のエッジ部に沿って境界ラインを形成するステップと、を有していてもよい。
第2位相領域のエッジ部は、第2位相領域のクリティカルなゲート領域に近い辺に対向しかつこれと平行である。
この方法は、第1位相領域および第2位相領域を有する位相領域に位相極性を割り当てるステップと、割り当てられた位相領域のエッジ部を定義するステップと、前記第1位相領域の追加した前記エッジ部の周りに境界を定めるステップと、前記第1位相領域の周りの前記境界に位相シフト境界を形成するステップと、前記第2位相領域のエッジ部に沿って不透明なラインを形成するステップと、を有していてもよい。
第2位相領域のエッジ部は、第2位相領域のクリティカルなゲート領域に近い辺に対向しかつこれと平行である。
このマスクは、位相が0°の領域の第1エッジ部と位相が180°の領域の第1エッジ部とによって定義されたクリティカルなパターン部分、位相が180°の領域の第2エッジ部の外側にあるクロム境界領域、および位相が0°の領域の平行なエッジ部にある不透明なラインを有していてもよい。
位相が180°の領域の第2エッジ部は、位相が180°の領域の第1エッジ部とは異なる。平行なエッジ部は、位相が0°の領域の第1エッジ部とは異なる。
図1は、位相シフト・マスク(PSM)、およびフィールド・マスクまたはトリム・マスクを形成または設計する、代表的なステップを示すフローチャート100である。
位相マスクにあらかじめ定義された位相が0°のボックスまたは位相が180°のボックスの組により、クリティカルなポリシリコン部分を識別できるようになる。
この位相が0°のボックスまたは位相が180°のボックスは、手書きで形成しても、現在入手可能なソフトウェア・プログラムを用いて形成しても、あるいはこの領域を定義するのに適したプログラムを形成することによって形成してもよい。
このクロム境界領域は、手書きで定義しても、コンピュータ用のソフトウェア・プログラムを用いて定義してもよい。
このクロム境界領域によって、マスクを検査しやすくすると共に、マスク形成時の位相エッチング・ステップのパターニングが容易となり、有利である。
ステップ120において、未定義の全領域(最終的なポリシリコン・パターン、位相が180°のボックス、またはクロム境界領域のいずれかとして)を、位相が0°の領域として定義する。
クロム定義プロセスの一環として、あるいはクロムのパターニングの後に、レジスト層を塗布して、位相が180°の部分を形成する領域のレジスト部分を選択的に除去する。
代表的なある実施形態の一例においては、サイズを大きくした位相180パターンまたは位相エッチング領域を定義してレジストを除去し、石英をエッチングできるようにする。
このサイズを大きくしたレジスト・パターンは、エッチングされないようにする必要があるクロム中の全ての開口部を被覆する。
位相が180°の領域を形成する際、石英の厚みを薄くするように、ドライ・エッチングまたはウェット・エッチングによって石英をエッチングしてもよい。
位相が180°の部分および位相エッチ領域の形成については、図2を参照してさらに詳細に記載する。
トリム・マスクの開口部は境界領域よりも面積がわずかに大きいため、トリム・マスクの開口部のサイズは大きめとされる。
トリム・マスク形成プロセスにおいて、トリム・マスクの開口部は、わずかに小さい境界領域の上に置かれる。
代表的なトリム・マスクについては、図3を参照して説明する。
位相マスク200は、ポリシリコン領域210、位相が180°の領域220、位相が0°の領域230、および位相が180°の境界領域240を有する。
ポリシリコン領域210(図2に点線の領域で示す)は、クリティカルなポリシリコン部分である。
位相が180°の領域220および位相が0°の領域230は、ポリシリコン領域210を定義できるようにするものであり、これらは手書きで形成しても、または位相マスクを設計するために構成されたコンピュータ用のソフトウェア・プログラムを使用して形成してもよい。
位相が180°の境界領域240は、ポリシリコン・パターンを定義しない、定義された位相が180°の領域220の外側のエッジ部に形成され得る。
代表的な実施形態の一例においては、領域250(図2に斜線のない領域で示される)はゼロ位相を割り当てられる。
位相エッチング領域260の位置は、元のクロム・パターンに対するエッチング・パターンの配置ミスを防ぐためにクロム・パターンを自己整合するため、有利である。
別の実施形態においては、エッチング・プロファイルを部分的に隠すように、エッチング・プロファイルがクロムの下部に隠れるようなエッチング・プロファイルを形成することが可能である。
一部が隠れているエッチング・プロファイルにより、側壁プロファイルに多少のばらつきがあっても許容されるようになる。
トリム・マスク開口部270に対応する代表的なトリム・マスクについては、図3を参照して記載する。
不透明なライン280を追加することにより、コマなどの近接効果による問題が極力低減される。
位相マスク200に対応するトリム・マスクは、不透明なラインの拡張領域上に開口部を有し得る。
トリム・マスク300は、図2を参照して記載した位相マスク200と共に使用されるように構成されている。
トリム・マスク300は、図2のトリム・マスク開口部270に対応する開口部310を有する。
クロム境界430は、位相が180°の領域410のエッジ部に沿って設けられている。
不透明なライン440は、位相が0°の領域420のエッジ部に沿って設けられている。
位相が0°の領域のエッジ部に不透明なライン440、すなわちダミー・ラインを設けることによって、対称性を向上させることができ、これによってマスクの形成を改善できる。
さらに、パターンがコマおよび他の収差による影響を受けにくくなる。
代替的に、必要な位相条件を満たせば、境界430に当業者に公知となっているどのような透明な材料を使用してもよい。
クロム境界430の幅は、ほぼ最小のゲート幅寸法であっても、クリティカルなゲートが形成される位相が0°の領域および位相が180°の領域の間の幅であってもよい。
非対称なパターンはコマの影響を受けやすいことが認識されている。
また、トリム位相シフト・マスクの設計において、隔離されたゲートは非対称である。
設計の対称性を向上させるために不透明なライン440を追加することにより、トリム位相シフト・マスクの設計において、隔離されたゲートのコマを防止することができ、有利である。
さらに、このプロセスは、ブリッジングまたはピンチングが発生する可能性のある移行領域の数を極力低減させ得る。
さらに、このプロセスにより、位相マスク、すなわちクロム・マスク(またはトレンチ)の比較的狭い開口部と似た、トリム・マスクのクリティカルな部分を作成してもよい。
位相マスクと類似するトリム・マスクのクリティカルな部分を形成することは、トリム・マスクと類似する、またはトリム・マスクと同一の位相マスクの最適化された照明条件を作成する上で有利である。
これにより、ステッパの設定値(開口数、パーシャル・コヒーレンス、焦点、露出量など)を変更せずに済む。
さらに、位相差が180°であれば、0°および180°以外の位相角を使用する実施形態も可能である。
本発明は、特定の実施形態に限定されることはなく、添付の請求の範囲の範囲および趣旨から逸脱しない限り、種々の変形、組み合わせおよび置換にも及ぶ。
Claims (10)
- 位相シフト・マスクを設計する方法であって、
位相シフト・マスクのクリティカルなポリシリコン領域の近くにある第1位相領域のエッジ部であって、前記第1位相領域の前記クリティカルなポリシリコン領域に近いエッジ部ではないエッジ部を識別するステップと、
識別した前記エッジ部の、前記第1位相領域の前記クリティカルなポリシリコン領域に近い辺に対向しかつこれと平行な一方の辺を拡張して、ラインを定義するステップと、
前記第1位相領域の前記クリティカルなポリシリコン領域に近い辺に対向しかつこれと平行な前記第1位相領域の前記エッジ部に沿った前記ラインに、不透明なラインを形成するステップと、を有する方法。 - 位相シフト・マスクの、前記クリティカルなポリシリコン領域の近くにある第2位相領域のエッジ部であって、前記第2位相領域の前記クリティカルなポリシリコン領域に近いエッジ部ではないエッジ部を識別するステップと、
識別した前記エッジ部を拡張して、前記第2位相領域の前記エッジ部に沿って第2ラインを定義するステップと、
前記第2ラインにクロムを形成して、前記第2位相領域の前記エッジ部に沿ってクロム境界を形成するステップと、をさらに有する請求項1に記載の方法。 - 前記第1位相領域に位相極性を割り当てるステップと、
前記第1位相領域のエッジ部を定義するステップと、
前記定義したエッジ部の周りに境界を定めるステップと、
前記定めた境界の外側の領域を、位相が0°の領域に割り当てるステップと、をさらに有する請求項1に記載の方法。 - 前記第1位相領域と第2位相領域に、相互に180°異なる位相角を割り当てる、請求項3に記載の方法。
- ゲートおよび他の層のパターニングを改良するために位相シフト・パターンを形成する方法であって、
クリティカルなゲート領域を定義するステップと、
前記クリティカルなゲート領域のいずれか一方の辺に位相領域を作成するステップと、
前記クリティカルなゲート領域のいずれか一方の辺の前記位相領域に逆の位相極性を割り当てるステップと、
割り当てた位相極性を有する位相領域を拡大する(enhancing)ステップと、
位相遷移(phase transition)が発生する可能性のある位置にブレーク領域を定義するステップと、
多角形を生成して、他方のエッジ部を定義すると共に、前記定義したブレーク領域を除外するステップと、
クロム境界を形成するように第1位相領域の外側に境界領域を構成するステップと、
第2位相領域のエッジ部であって、前記クリティカルなゲート領域に近い辺に対向しかつこれと平行なエッジ部に沿って境界ラインを形成するステップと、を有する方法。 - デザイン・ルール違反を修正するステップと、
適切なパターンの生成が可能となるように、光学近接効果およびプロセス補正を位相領域に適用するステップと、をさらに有する請求項5に記載の方法。 - トリム・マスクを生成して、所望のパターンの外側の、前記第1位相領域と前記第2位相領域との間にある不必要なパターンを除去するステップをさらに有する請求項5に記載の方法。
- 前記トリム・マスクの生成は、境界領域およびブレーク領域のサイズを大きめに取ることによって行われる請求項7に記載の方法。
- 集積回路製造プロセスに使用するように構成されたマスクであって、
位相が0°の領域の第1エッジ部および位相が180°の領域の第1エッジ部によって定義されたクリティカルなポリシリコン部分と、
前記位相が180°の領域の前記第1エッジ部とは異なる前記位相が180°の領域の第2エッジ部の外側にある、不透明な材料を含むクロム境界領域と、
前記位相が0°の領域の前記第1エッジ部とは異なる、前記位相が0°の領域の平行なエッジ部にある不透明なラインと、を有する、マスク。 - 定義された領域の外側に、位相が0°の領域をさらに有する、請求項9に記載のマスク。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/016,702 US6675369B1 (en) | 2001-12-11 | 2001-12-11 | Method of enhancing clear field phase shift masks by adding parallel line to phase 0 region |
PCT/US2002/039483 WO2003050617A2 (en) | 2001-12-11 | 2002-12-09 | Method of enhancing clear field phase shift masks by adding parallel line to phase 0 region |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005513519A true JP2005513519A (ja) | 2005-05-12 |
JP2005513519A5 JP2005513519A5 (ja) | 2006-01-26 |
Family
ID=21778489
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003551612A Pending JP2005513519A (ja) | 2001-12-11 | 2002-12-09 | 位相が0°の領域に平行なラインを追加することによって、クリアなフィールドの位相シフト・マスクを改善する方法 |
Country Status (9)
Country | Link |
---|---|
US (1) | US6675369B1 (ja) |
EP (1) | EP1454192B1 (ja) |
JP (1) | JP2005513519A (ja) |
KR (1) | KR100931707B1 (ja) |
CN (1) | CN100520575C (ja) |
AU (1) | AU2002357141A1 (ja) |
DE (1) | DE60226773D1 (ja) |
TW (1) | TWI265371B (ja) |
WO (1) | WO2003050617A2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6534224B2 (en) * | 2001-01-30 | 2003-03-18 | Advanced Micro Devices, Inc. | Phase shift mask and system and method for making the same |
US6711732B1 (en) * | 2002-07-26 | 2004-03-23 | Taiwan Semiconductor Manufacturing Company | Full sized scattering bar alt-PSM technique for IC manufacturing in sub-resolution era |
US7149998B2 (en) * | 2002-12-30 | 2006-12-12 | Synopsys Inc. | Lithography process modeling of asymmetric patterns |
US7615318B2 (en) * | 2004-10-22 | 2009-11-10 | Freescale Semiconductor Inc. | Printing of design features using alternating PSM technology with double mask exposure strategy |
US8056023B2 (en) * | 2008-12-14 | 2011-11-08 | International Business Machines Corporation | Determining manufacturability of lithographic mask by reducing target edge pairs used in determining a manufacturing penalty of the lithographic mask |
US8056026B2 (en) * | 2008-12-14 | 2011-11-08 | International Business Machines Corporation | Determining manufacturability of lithographic mask by selecting target edge pairs used in determining a manufacturing penalty of the lithographic mask |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3153230B2 (ja) | 1990-09-10 | 2001-04-03 | 株式会社日立製作所 | パタン形成方法 |
JP3334911B2 (ja) | 1992-07-31 | 2002-10-15 | キヤノン株式会社 | パターン形成方法 |
JP3078163B2 (ja) | 1993-10-15 | 2000-08-21 | キヤノン株式会社 | リソグラフィ用反射型マスクおよび縮小投影露光装置 |
US5573890A (en) | 1994-07-18 | 1996-11-12 | Advanced Micro Devices, Inc. | Method of optical lithography using phase shift masking |
US5619059A (en) | 1994-09-28 | 1997-04-08 | National Research Council Of Canada | Color deformable mirror device having optical thin film interference color coatings |
US5521031A (en) * | 1994-10-20 | 1996-05-28 | At&T Corp. | Pattern delineating apparatus for use in the EUV spectrum |
US5858580A (en) | 1997-09-17 | 1999-01-12 | Numerical Technologies, Inc. | Phase shifting circuit manufacture method and apparatus |
US6228539B1 (en) | 1996-09-18 | 2001-05-08 | Numerical Technologies, Inc. | Phase shifting circuit manufacture method and apparatus |
US5807649A (en) | 1996-10-31 | 1998-09-15 | International Business Machines Corporation | Lithographic patterning method and mask set therefor with light field trim mask |
US5780187A (en) | 1997-02-26 | 1998-07-14 | Micron Technology, Inc. | Repair of reflective photomask used in semiconductor process |
US6013399A (en) | 1998-12-04 | 2000-01-11 | Advanced Micro Devices, Inc. | Reworkable EUV mask materials |
JP3257593B2 (ja) * | 1999-02-05 | 2002-02-18 | 日本電気株式会社 | 半導体装置の製造方法 |
JP3335138B2 (ja) * | 1999-06-04 | 2002-10-15 | キヤノン株式会社 | 露光方法、露光装置、およびデバイス製造方法 |
US6410193B1 (en) | 1999-12-30 | 2002-06-25 | Intel Corporation | Method and apparatus for a reflective mask that is inspected at a first wavelength and exposed during semiconductor manufacturing at a second wavelength |
JP2001228599A (ja) * | 2000-02-21 | 2001-08-24 | Matsushita Electric Ind Co Ltd | 補助パターン生成方法および半導体マスクレイアウトパターンの自動生成方法 |
US6338922B1 (en) * | 2000-05-08 | 2002-01-15 | International Business Machines Corporation | Optimized alternating phase shifted mask design |
-
2001
- 2001-12-11 US US10/016,702 patent/US6675369B1/en not_active Expired - Lifetime
-
2002
- 2002-12-09 AU AU2002357141A patent/AU2002357141A1/en not_active Abandoned
- 2002-12-09 WO PCT/US2002/039483 patent/WO2003050617A2/en active Application Filing
- 2002-12-09 KR KR1020047009143A patent/KR100931707B1/ko not_active IP Right Cessation
- 2002-12-09 EP EP02804767A patent/EP1454192B1/en not_active Expired - Lifetime
- 2002-12-09 CN CNB028247825A patent/CN100520575C/zh not_active Expired - Fee Related
- 2002-12-09 JP JP2003551612A patent/JP2005513519A/ja active Pending
- 2002-12-09 DE DE60226773T patent/DE60226773D1/de not_active Expired - Lifetime
- 2002-12-11 TW TW091135795A patent/TWI265371B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
CN100520575C (zh) | 2009-07-29 |
WO2003050617A2 (en) | 2003-06-19 |
DE60226773D1 (de) | 2008-07-03 |
EP1454192A2 (en) | 2004-09-08 |
WO2003050617A3 (en) | 2003-12-04 |
CN1701279A (zh) | 2005-11-23 |
KR100931707B1 (ko) | 2009-12-14 |
US6675369B1 (en) | 2004-01-06 |
AU2002357141A1 (en) | 2003-06-23 |
EP1454192B1 (en) | 2008-05-21 |
TW200301844A (en) | 2003-07-16 |
TWI265371B (en) | 2006-11-01 |
KR20040065265A (ko) | 2004-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009288818A (ja) | 位相0領域及び位相180領域の周辺の境界領域を用いてポジ型(CF:clearfield)位相シフトマスク(不透明な開口を有する透明な位相シフトマスク)の向上を図る方法 | |
KR100446306B1 (ko) | 고집적 회로 소자 제조용 마스크, 그 레이아웃 생성 방법,그 제조 방법 및 이를 이용한 고집적 회로 소자 제조 방법 | |
US6818358B1 (en) | Method of extending the areas of clear field phase shift generation | |
US6660653B1 (en) | Dual trench alternating phase shift mask fabrication | |
KR100931707B1 (ko) | 위상 0 영역에 평행한 라인을 추가한 클리어 필드위상반전마스크 개선 방법 | |
JP5349729B2 (ja) | 位相が180°の領域の周りにクロム境界を設けることにより位相シフト・マスクを改善する方法 | |
US7033947B2 (en) | Dual trench alternating phase shift mask fabrication | |
US6797438B1 (en) | Method and enhancing clear field phase shift masks with border around edges of phase regions | |
JPH11283904A (ja) | 露光方法 | |
US7361434B2 (en) | Phase shift mask | |
US7445159B2 (en) | Dual trench alternating phase shift mask fabrication | |
US6296987B1 (en) | Method for forming different patterns using one mask | |
JPH05333524A (ja) | 位相シフトマスクおよびその製造方法 | |
US6617081B2 (en) | Method for improving process window in semi-dense area by using phase shifter | |
JP2007156446A (ja) | パターン形成方法 | |
JP2000214572A (ja) | フォトマスク及びそれを備えた露光装置 | |
JPH1152539A (ja) | フォトマスク | |
KR19980014176A (ko) | 스핀 온 글래스톱형 교번 위상 반전마스크 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051129 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080924 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081222 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090106 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090126 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090202 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090224 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090303 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090309 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090512 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090914 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090928 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20091211 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100421 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20100902 |