JP2005507128A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2005507128A5 JP2005507128A5 JP2003540877A JP2003540877A JP2005507128A5 JP 2005507128 A5 JP2005507128 A5 JP 2005507128A5 JP 2003540877 A JP2003540877 A JP 2003540877A JP 2003540877 A JP2003540877 A JP 2003540877A JP 2005507128 A5 JP2005507128 A5 JP 2005507128A5
- Authority
- JP
- Japan
- Prior art keywords
- positive
- model
- numerical data
- performance characteristics
- computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004590 computer program Methods 0.000 claims 7
- 238000005457 optimization Methods 0.000 claims 4
- 239000004065 semiconductor Substances 0.000 claims 3
- 238000004088 simulation Methods 0.000 claims 3
- 238000005259 measurement Methods 0.000 claims 2
- 238000004513 sizing Methods 0.000 claims 2
- 239000000969 carrier Substances 0.000 claims 1
- 230000001419 dependent Effects 0.000 claims 1
- 230000002629 repopulating Effects 0.000 claims 1
- 230000001429 stepping Effects 0.000 claims 1
Claims (28)
- システムの性能特性に対するポジノミナルモデルを、これら性能特性の数値データに基づいて、前記ポジノミナルモデルを前記数値データに直接的に適合するステップによって生成するためのコンピュータに基づく方法であって、
前記適合するステップは、共役勾配降下を使用して目的関数の条件付き最適化によってポジノミアルテンプレートを前記数値データに直接的に適合するステップを含み、前記ポジノミアルテンプレートは任意の実数の指数を含む、コンピュータに基づく方法。 - システムの性能特性に対するポジノミナルモデルを、これら性能特性の数値データに基づいて、前記ポジノミナルモデルを前記数値データに間接的に適合するステップによって生成するためのコンピュータに基づく方法であって
前記適合するステップは、シグノミアルモデルを前記数値データに適合し、続いてポジノミアルモデルに自動的に再投入するステップを含む、コンピュータに基づく方法。 - ポジノミナルは少なくとも2つの単項式の線形の合計である、請求項1から2のいずれかに記載の方法。
- 前記数値データは測定および/またはシミュレーションおよび/または観察によって入手される、請求項1から3のいずれかに記載の方法。
- 前記システムは電子回路または半導体装置もしくはマイクロ電気機械システム(MEMS)である、請求項1から4のいずれかに記載の方法。
- 前記システムは線形または非線形の性能特性を示す、請求項1から5のいずれかに記載の方法。
- 前記ポジノミナルモデルは仕様に依存しないモデルまたは疎なモデルである、請求項1から6のいずれかに記載の方法。
- 記憶装置内にありかつ請求項1から7の方法のいずれかによって入手されるモデル。
- 請求項1から7の方法のいずれかによって入手されるポジノミナルモデルに基づいて電子回路、半導体装置またはマイクロ電気機械システム(MEMS)をサイジングまたは最適化するための方法。
- 前記ポジノミナルモデルは前記サイジングまたは最適化の繰返し中に適合するように更新される、請求項9に記載の方法。
- ポジノミナルモデルは、前記システムを分析的に解析することなく、および/または結果的な解析的な式をポジノミナル形式に投入することなく、および/またはそれらをポジノミナル形式で近似することなく、または簡略化した式を演繹的に生成することなく入手される、請求項1から10のいずれかに記載の方法。
- ポジノミナル性能パラメータモデルの生成は、数値的なSPICE様のシミュレーションに基づく、請求項11に記載の方法。
- 請求項9から12のいずれかの方法によって入手される電子回路、半導体装置またはマイクロ電気機械システム。
- システムの性能特性に対するポジノミナルモデルを、これら性能特性の数値データに基づいて生成するためのメモリおよびプロセッサを含むコンピュータシステムであって、共役勾配降下を使用して目的関数の条件付き最適化によってポジノミアルテンプレートを前記数値データに直接的に適合するための手段を含み、前記ポジノミアルテンプレートは任意の実数の指数を含む、コンピュータシステム。
- システムの性能特性に対するポジノミナルモデルを、これら性能特性の数値データに基づいて生成するためのメモリおよびプロセッサを含むコンピュータシステムであって、前記ポジノミアルモデルを前記数値データに直接的に適合するための手段を含み、前記適合するための手段は、シグノミアルモデルを前記数値データに適合し、続いてポジノミアルモデルに自動的に再投入するのための手段を含む、コンピュータシステム。
- ポジノミナルは少なくとも2つの単項式の線形の合計である、請求項14または15に記載のコンピュータシステム。
- 測定および/またはシミュレーションおよび/または観察によって入手された前記数値データを入力するための入力手段をさらに含む、請求項14から16のいずれかに記載のコンピュータシステム。
- 幾何学的プログラミング手段をさらに含む、請求項14から17のいずれかに記載のコンピュータシステム。
- メモリおよびプロセッサを有するコンピュータシステム上で実行されるときにシステムの性能特性に対するポジノミナルモデルをこれら性能特性の数値データに基づいて生成するコンピュータプログラムプロダクトであって、そのコードが前記コンピュータシステム上で実行されるときに共役勾配降下を使用して目的関数の条件付き最適化によってポジノミアルテンプレートを前記数値データに直接的に適合するための手段を実行するためのコードを含み、前記ポジノミアルテンプレートは任意の実数の指数を含む、コンピュータプログラムプロダクト。
- メモリおよびプロセッサを有するコンピュータシステム上で実行されるときにシス
テムの性能特性に対するポジノミナルモデルをこれら性能特性の数値データに基づいて生成するコンピュータプログラムプロダクトであって、そのコードが前記コンピュータシステム上で実行されるときにシグノミアルモデルを前記数値データに適合し、続いてポジノミアルモデルに自動的に再投入するステップのための手段を実行するためのコードを含む、コンピュータプログラムプロダクト。 - ポジノミナルは少なくとも2つの単項式の線形の合計である、請求項19または20に記載のコンピュータプログラムプロダクト。
- そのコードが前記コンピュータシステム上で実行されるときに幾何学的プログラムを実行するためのコードをさらに含む、請求項19から21のいずれかに記載のコンピュータプログラムプロダクト。
- 請求項19から22のいずれかに記載のコンピュータプログラムプロダクトを記憶するデータキャリア。
- 第1のシステムのモデル化のための方法であって、前記第1のシステムの説明を近くの場所から、処理エンジンが請求項1から7のいずれかによる方法を実行する遠隔の場所へと伝送するステップと、
近くの場所で前記モデルの表現を受取るステップとを含む、方法。 - 第1のシステムのモデル化のための方法であって、前記第1のシステムの説明を近くの場所から、処理エンジンが請求項1から7のいずれかによる方法を実行する遠隔の場所へと伝送するステップと、
前記第1のシステムに関連する少なくとも1つのパラメータに関連する値を近くの場所で受取るステップとを含む、方法。 - 第1のシステムのモデル化のための方法であって、前記システムの説明を近くの場所から、処理エンジンが請求項1から7のいずれかによる方法を実行する遠隔の場所へと伝送するステップと、
前記第1のシステムに依存する第2のシステムに関連する少なくとも1つのパラメータに関連する値を近くの場所で受取るステップとを含む、方法。 - 前記第1のシステムは物理的なシステムであり、前記パラメータは物理的なパラメータである、請求項25または26に記載の方法。
- 前記第2のシステムは物理的なシステムであり、前記パラメータは物理的なパラメータである、請求項26または27に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GBGB0126104.9A GB0126104D0 (en) | 2001-10-31 | 2001-10-31 | Electronic circuit modeling sizing and optimisation |
PCT/BE2002/000164 WO2003038686A2 (en) | 2001-10-31 | 2002-10-31 | Posynomial modeling, sizing, optimization and control of physical and non-physical systems |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005507128A JP2005507128A (ja) | 2005-03-10 |
JP2005507128A5 true JP2005507128A5 (ja) | 2006-01-05 |
Family
ID=9924853
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003540877A Pending JP2005507128A (ja) | 2001-10-31 | 2002-10-31 | 物理的および非物理的なシステムのポジノミナルモデル化、サイジング、最適化および制御 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7162402B2 (ja) |
EP (1) | EP1440396A2 (ja) |
JP (1) | JP2005507128A (ja) |
CA (1) | CA2464935A1 (ja) |
GB (1) | GB0126104D0 (ja) |
IL (1) | IL161675A0 (ja) |
WO (1) | WO2003038686A2 (ja) |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030191611A1 (en) * | 2002-04-05 | 2003-10-09 | Hershenson Maria Del Mar | Behavioral circuit modeling for geometric programming |
US20040054515A1 (en) * | 2002-09-18 | 2004-03-18 | Todi Rajat Kumar | Methods and systems for modeling the performance of a processor |
US7472363B1 (en) * | 2004-01-28 | 2008-12-30 | Gradient Design Automation Inc. | Semiconductor chip design having thermal awareness across multiple sub-system domains |
US7203920B2 (en) * | 2004-01-28 | 2007-04-10 | Gradient Design Automation Inc. | Method and apparatus for retrofitting semiconductor chip performance analysis tools with full-chip thermal analysis capabilities |
US7458052B1 (en) | 2004-08-30 | 2008-11-25 | Gradient Design Automation, Inc. | Method and apparatus for normalizing thermal gradients over semiconductor chip designs |
US7194711B2 (en) * | 2004-01-28 | 2007-03-20 | Gradient Design Automation Inc. | Method and apparatus for full-chip thermal analysis of semiconductor chip designs |
US7353471B1 (en) * | 2004-08-05 | 2008-04-01 | Gradient Design Automation Inc. | Method and apparatus for using full-chip thermal analysis of semiconductor chip designs to compute thermal conductance |
US20090224356A1 (en) * | 2004-01-28 | 2009-09-10 | Rajit Chandra | Method and apparatus for thermally aware design improvement |
US7383520B2 (en) * | 2004-08-05 | 2008-06-03 | Gradient Design Automation Inc. | Method and apparatus for optimizing thermal management system performance using full-chip thermal analysis of semiconductor chip designs |
US7401304B2 (en) * | 2004-01-28 | 2008-07-15 | Gradient Design Automation Inc. | Method and apparatus for thermal modeling and analysis of semiconductor chip designs |
US20090048801A1 (en) * | 2004-01-28 | 2009-02-19 | Rajit Chandra | Method and apparatus for generating thermal test vectors |
US20090077508A1 (en) * | 2004-01-28 | 2009-03-19 | Rubin Daniel I | Accelerated life testing of semiconductor chips |
US8286111B2 (en) * | 2004-03-11 | 2012-10-09 | Gradient Design Automation Inc. | Thermal simulation using adaptive 3D and hierarchical grid mechanisms |
US8019580B1 (en) | 2007-04-12 | 2011-09-13 | Gradient Design Automation Inc. | Transient thermal analysis |
US7350164B2 (en) * | 2004-06-04 | 2008-03-25 | Carnegie Mellon University | Optimization and design method for configurable analog circuits and devices |
US8818784B1 (en) * | 2004-06-23 | 2014-08-26 | Cypress Semiconductor Corporation | Hardware description language (HDL) incorporating statistically derived data and related methods |
US7458041B2 (en) | 2004-09-30 | 2008-11-25 | Magma Design Automation, Inc. | Circuit optimization with posynomial function F having an exponent of a first design parameter |
US7669150B2 (en) * | 2004-10-29 | 2010-02-23 | Xigmix, Inc. | Statistical optimization and design method for analog and digital circuits |
EP1960921A1 (en) * | 2005-12-17 | 2008-08-27 | Gradient Design Automation, Inc. | Simulation of ic temperature distributions using an adaptive 3d grid |
US8197700B2 (en) * | 2005-12-30 | 2012-06-12 | Saudi Arabian Oil Company | Computational method for sizing three-phase separators |
US7844926B1 (en) * | 2006-01-31 | 2010-11-30 | Oracle America, Inc. | Specification window violation identification with application in semiconductor device design |
US8332188B2 (en) * | 2006-03-03 | 2012-12-11 | Solido Design Automation Inc. | Modeling of systems using canonical form functions and symbolic regression |
US7353473B2 (en) * | 2006-05-04 | 2008-04-01 | International Business Machines Corporation | Modeling small mosfets using ensemble devices |
US7844927B2 (en) * | 2007-01-19 | 2010-11-30 | Globalfoundries Inc. | Method for quality assured semiconductor device modeling |
US20080312885A1 (en) * | 2007-06-12 | 2008-12-18 | Justsystems Evans Research, Inc. | Hybrid method for simulation optimization |
US8001515B2 (en) * | 2007-12-21 | 2011-08-16 | National Semiconductor Corporation | Simultaneous optimization of analog design parameters using a cost function of responses |
US8443329B2 (en) * | 2008-05-16 | 2013-05-14 | Solido Design Automation Inc. | Trustworthy structural synthesis and expert knowledge extraction with application to analog circuit design |
ES2589136T3 (es) * | 2008-12-02 | 2016-11-10 | Whirlpool Corporation | Un procedimiento para controlar el sistema de calentamiento por inducción de un aparato de cocina |
KR101794069B1 (ko) * | 2010-05-26 | 2017-12-04 | 삼성전자주식회사 | 반도체 제조설비 및 그의 시즈닝 공정 최적화 방법 |
DK2753991T3 (en) * | 2011-09-10 | 2016-12-12 | Abb Schweiz Ag | Installation and procedure for system identification of a industrial facilities or an industrial process |
US9323870B2 (en) | 2012-05-01 | 2016-04-26 | Advanced Micro Devices, Inc. | Method and apparatus for improved integrated circuit temperature evaluation and IC design |
CN102968064B (zh) * | 2012-12-10 | 2015-10-28 | 上海市电力公司 | 一种发电机励磁系统模型的动态自动更新方法 |
US10169507B2 (en) * | 2016-11-29 | 2019-01-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Variation-aware circuit simulation |
CN109670138B (zh) * | 2019-01-28 | 2023-02-03 | 三峡大学 | 基于分数Zener模型的植物油纸绝缘状态评估方法 |
CN116151172B (zh) * | 2023-04-18 | 2023-07-04 | 中国电子科技集团公司信息科学研究院 | Mems器件模型构建方法、装置及设计方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5392221A (en) * | 1991-06-12 | 1995-02-21 | International Business Machines Corporation | Procedure to minimize total power of a logic network subject to timing constraints |
US6269277B1 (en) * | 1998-07-27 | 2001-07-31 | The Leland Stanford Junior University Board Of Trustees | System and method for designing integrated circuits |
US6295635B1 (en) * | 1998-11-17 | 2001-09-25 | Agilent Technologies, Inc. | Adaptive Multidimensional model for general electrical interconnection structures by optimizing orthogonal expansion parameters |
CN1160776C (zh) * | 1999-03-01 | 2004-08-04 | 松下电器产业株式会社 | 晶体管最优化方法、集成电路布局设计方法及其相应装置 |
US6311145B1 (en) * | 1999-06-17 | 2001-10-30 | The Board Of Trustees Of The Leland Stanford Junior University | Optimal design of an inductor and inductor circuit |
US7065727B2 (en) * | 2001-04-25 | 2006-06-20 | Barcelona Design, Inc. | Optimal simultaneous design and floorplanning of integrated circuit |
-
2001
- 2001-10-31 GB GBGB0126104.9A patent/GB0126104D0/en not_active Ceased
-
2002
- 2002-10-31 IL IL16167502A patent/IL161675A0/xx unknown
- 2002-10-31 JP JP2003540877A patent/JP2005507128A/ja active Pending
- 2002-10-31 EP EP02774180A patent/EP1440396A2/en not_active Withdrawn
- 2002-10-31 CA CA002464935A patent/CA2464935A1/en not_active Abandoned
- 2002-10-31 US US10/494,151 patent/US7162402B2/en not_active Expired - Fee Related
- 2002-10-31 WO PCT/BE2002/000164 patent/WO2003038686A2/en active Application Filing
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005507128A5 (ja) | ||
JP6815708B2 (ja) | インフルエンザ予測モデルの生成方法、装置及びコンピュータ可読記憶媒体 | |
US20110145784A1 (en) | Automatic generation of code for component interfaces in models | |
WO2016082311A1 (zh) | 生成数控机床加工控制数据的系统及方法 | |
CN102314522B (zh) | 一种模拟集成电路设计优化方法 | |
JP2016146169A5 (ja) | ||
US9195222B2 (en) | Systems and methods for evaluating stability of software code for control systems | |
JP2007528069A5 (ja) | ||
JP2019512126A (ja) | 機械学習システムをトレーニングする方法及びシステム | |
JPH11513512A (ja) | ディジタル信号プロセッサの製造方法 | |
JPWO2017159638A1 (ja) | 能力付与データ生成装置 | |
US9129075B2 (en) | Mesh generation system | |
US8276106B2 (en) | Swarm intelligence for electrical design space modeling and optimization | |
CN106575118A (zh) | 过程工厂中一致的稳定状态行为的检测 | |
WO2023148209A1 (en) | System, apparatus and method for calibrating simulation model of one or more assets | |
CN114492251B (zh) | 超算环境的低速流场发散处理方法、装置、设备及介质 | |
KR101909383B1 (ko) | 압축성 볼츠만 해석 기법의 벽면 경계 조건 모델링 방법 | |
Lo et al. | Learning based mesh generation for thermal simulation in handheld devices with variable power consumption | |
CN112242959B (zh) | 微服务限流控制方法、装置、设备及计算机存储介质 | |
CN113272813B (zh) | 定制数据流硬件模拟仿真方法、装置、设备及存储介质 | |
KR20230066109A (ko) | 인공 지능용 컴퓨팅 유닛에 의한 기술적 시스템의 제어 | |
JP2011237989A (ja) | 半導体集積回路の設計装置、その設計方法、及びその設計プログラム | |
JP2008286545A (ja) | ゴム部品のシミュレーション方法および装置 | |
JP2008204350A (ja) | 電力消費見積もりシステムおよび電力消費見積もり方法 | |
WO2019109589A1 (zh) | 基于人工智能进行电路设计的方法及装置 |