JP2011237989A - 半導体集積回路の設計装置、その設計方法、及びその設計プログラム - Google Patents

Abstract

【課題】ＬＳＩの消費電力の見積もりに必要な時間を短縮し、それにより、ＬＳＩ設計の効率を向上させる。
【解決手段】ＬＳＩの動作が処理順序に沿って記述された動作記述９１のシミュレーションを実行するシミュレータ２０と、動作記述９１中の変数をレジスタに割り当てるバインディング処理を実行し、そのバインディング結果９４に基づいてレジスタ転送レベル記述９５を生成する高位合成装置３０と、ともに用いられるＬＳＩの設計装置１０。設計装置１０は、シミュレータ２０のシミュレーション結果９３と、レジスタに格納されるクロックサイクル毎の変数の変数名を含む高位合成装置３０のバインディング結果９４と、を入力する入力部１１と、入力部１１により入力されたシミュレーション結果９３及びバインディング結果９４に基づいて、レジスタに格納される変数の１クロックサイクルあたりの変化率を算出する算出部１２と、算出部１２により算出された変化率に基づいて動作記述９１に対応するＬＳＩの消費電力を見積もる見積部１３と、を備える。
【選択図】図２

Description

本発明の実施形態は、シミュレータ及び高位合成装置とともに用いられる半導体集積回路の設計装置、その設計方法、及びその設計プログラムに関する。

近年、大規模の半導体集積回路（以下、「ＬＳＩ（Large Scale Integration）」という）の設計の効率を向上するために、レジスタ転送レベル（以下、「ＲＴＬ（Register Transfer Level）」という）よりも高い抽象度でＬＳＩを設計する高位設計が採用されている。高位設計では、ＬＳＩの動作を表す動作記述のシミュレーションによりＬＳＩの動作を確認し、高位合成ツールを用いて動作記述からＲＴＬ記述を合成する。

ところで、ＬＳＩの消費電力を低減するためには、様々な回路構成を検証する必要がある。高位設計では、高位合成ツールを用いて、動作記述からＲＴＬ記述を合成することにより、所望の消費電力の回路構成を検証される。

しかしながら、従来、消費電力の見積もりは、高位合成ツールによって合成されたＲＴＬ記述から得られるネットリストのシミュレーションにおいて実行される。ネットリストのシミュレーションでは、大量のデータのシミュレーションが実行される。従って、ネットリストのシミュレーションにおいて消費電力を見積もるためには、膨大な時間が必要である。その結果、ＬＳＩ設計の効率が低下する。

特開２００８−２９９４６４号公報

本発明の目的は、ＬＳＩの消費電力の見積もりに必要な時間を短縮し、それにより、ＬＳＩ設計の効率を向上させることである。

本実施形態によれば、半導体集積回路の動作が処理順序に沿って記述された動作記述のシミュレーションを実行するシミュレータと、前記動作記述中の変数をレジスタに割り当てるバインディング処理を実行し、そのバインディング結果に基づいてレジスタ転送レベル記述を生成する高位合成装置と、ともに用いられる半導体集積回路の設計装置であって、
前記シミュレータのシミュレーション結果と、前記レジスタに格納されるクロックサイクル毎の変数の変数名を含む前記高位合成装置のバインディング結果と、を入力する入力部と、
前記入力部により入力されたシミュレーション結果及びバインディング結果に基づいて、前記レジスタに格納される変数の１クロックサイクルあたりの変化率を算出する算出部と、
前記算出部により算出された変化率に基づいて前記動作記述に対応する半導体集積回路の消費電力を見積もる見積部と、
を備えることを特徴とする設計装置が提供される。

第１実施形態に係る設計装置１０を含む設計システム１の構成を示すブロック図。 図１の設計装置１０及び高位合成装置３０の詳細な構成を示すブロック図。 図１の動作記述９１の一例を示す図。 図１のシミュレーション結果９３の一例を示す図。 図２のスケジューリング部３１のスケジューリング結果の一例を示す図。 図１のバインディング結果９４の一例を示す図。 図１の設計装置１０による見積処理の手順を示すフローチャート。 図７のレジスタテーブル作成ステップ（Ｓ７０２）の手順を示すフローチャート。 レジスタテーブルの概略図。 第２実施形態に係る監視処理の手順を示すフローチャート。

（第１実施形態）
第１実施形態について、図面を参照して詳細に説明する。

第１実施形態に係る設計装置の構成について説明する。図１は、第１実施形態に係る設計装置１０を含む設計システム１の構成を示すブロック図である。図２は、図１の設計装置１０及び高位合成装置３０の詳細な構成を示すブロック図である。図３は、図１の動作記述９１の一例を示す図である。図４は、図１のシミュレーション結果９３の一例を示す図である。図５は、図２のスケジューリング部３１のスケジューリング結果の一例を示す図である。図６は、図１のバインディング結果９４の一例を示す図である。

図１に示すように、第１実施形態に係る設計システム１は、設計装置１０と、シミュレータ２０と、高位合成装置３０と、入力装置４０と、出力装置５０と、を備える。設計装置１０には、シミュレータ２０及び高位合成装置３０が接続される。入力装置４０には、設計装置１０、シミュレータ２０、及び高位合成装置３０が接続される。出力装置５０には、設計装置１０及び高位合成装置３０が接続される。例えば、入力装置４０はキーボードであり、出力装置５０はディスプレイやデータベースである。

図１のシミュレータ２０は、ＬＳＩの動作が処理順序に沿って記述された動作記述９１のシミュレーションを実行する。具体的には、シミュレータ２０は、動作記述９１及び指示９２を入力装置４０から入力する。指示９２には、シミュレーションに必要な様々な情報が含まれる。例えば、図３に示すように、動作記述９１は、変数を定義する変数コード９１ａと、出力信号を定義する出力コード９１ｂと、を含む。図３の動作記述９１は、ＬＳＩの外部から入力された４つの値が、それぞれ、変数名“a”〜“d”に割り当てられ、これらの４つの変数名“a”〜“d”について、“x = a + b”、“y = c + d”、“z = x + y”という演算が実行され、その結果である変数名“z”の変数値をＬＳＩの外部に出力する、というＬＳＩの動作を表す。図３の動作記述９１では、変数名“a”に“a_in.read( )”が代入され、変数名“b”に“b_in.read( )”が代入され、変数名“c”に“c_in.read( )”が代入され、変数名“d”に“d_in.read( )”が代入され、変数名“x”に“a + b”が代入され、変数名“y”に“c + d”が代入され、変数名“z”に“x + y”が代入される。また、図３の動作記述９１では、出力信号は“z_out.write(z)”と定義されるので、出力信号の値は変数名“z”の変数値である。シミュレーション結果９３は、図２の設計装置１０の入力部１１に送られる。図４のシミュレーション結果９３では、変数名“a”の変数値が“0001”であり、変数名“b”の変数値が“0001”であり、変数名“c”の変数値が“0010”であり、変数名“d”の変数値が“0010”であり、変数名“x”の変数値が“0010”であり、変数名“y”の変数値が“0100”であり、変数名“z”の変数値が“0110”である。すなわち、図３の動作記述９１に対応するＬＳＩの出力信号の値は“0110”である。

図１の高位合成装置３０は、動作記述９１中の演算がどのクロックサイクルで実行されるかを決定するスケジューリング処理を実行し、そのスケジューリング結果に基づいて動作記述９１中の変数をレジスタに割り当てるバインディング処理を実行し、そのバインディング結果に基づいてＲＴＬ記述９５を生成する。図２に示すように、高位合成装置３０は、スケジューリング部３１と、バインディング部３２と、ＲＴＬ記述生成部３３と、を備える。

図２のスケジューリング部３１は、動作記述９１中の演算がどのクロックサイクルで実行されるかを決定するスケジューリング処理を実行する。スケジューリング部３１のアルゴリズムは、ＡＳＡＰ（As Soon As Possible）やＡＬＡＰ（As Late As Possible）等の任意のアルゴリズムである。具体的には、スケジューリング部３１は、動作記述９１及び指示９２を入力装置４０から入力する。指示９２には、高位合成に必要な様々な情報が含まれる。スケジューリング部３１は、動作記述９１を解析することにより、コントロールデータフローグラフ（以下、「ＣＤＦＧ」（Control Data Flow Graph）という）を生成する。ＣＤＦＧは、変数名と、複数の変数を用いる演算と、クロックサイクルと、を含む。図５のＣＤＦＧでは、演算シンボルを含む円が動作記述９１中の演算を表し、演算間の線がデータの流れを表し、変数名“a”〜“c”及び“x”〜“z”を含む矩形がレジスタへのデータの格納を表し、破線がクロックサイクルの境界を表し、Ｃ１〜Ｃ４がクロックサイクルのラベルである。図５では、クロックサイクルＣ１の前に、変数名“a”及び“b”の変数値がレジスタに格納される。クロックサイクルＣ１では、変数名“a”の変数値と変数名“b”の変数値とが加算されることにより変数名“x”の変数値が生成され、変数名“c”、“d”、及び“x”の変数値がレジスタに格納される。クロックサイクルＣ２では、変数名“c”の変数値と変数名“d”の変数値とが加算されることにより変数名“y”の変数値が生成され、レジスタに格納され、クロックサイクルＣ１においてレジスタに格納された変数名“x”の変数値が保持される。クロックサイクルＣ３では、変数名“x”の変数値と変数名“y”の変数値とが加算されることにより変数名“z”の変数値が生成され、レジスタに格納される。クロックサイクルＣ４では、クロックサイクルＣ３においてレジスタに格納された変数名“z”の変数値が保持される。

図２のバインディング部３２は、スケジューリング部３１により生成されたＣＤＦＧに基づいて、ＣＤＦＧで表されるＬＳＩの動作を実現するための回路部品を割り当てるバインディング処理を実行する。バインディング部３２のアルゴリズムは、レフトエッジ等の任意のアルゴリズムである。具体的には、バインディング部３２は、ＣＤＦＧ中の演算を演算器に割り当て、ＣＤＦＧ中のクロックサイクルをまたぐ変数（変数名及び変数値）の受渡しをレジスタに割り当てる。バインディング結果９４は、レジスタ名と、変数名と、クロックサイクルと、を含む。バインディング結果９４は、設計装置１０の算出部１２及びＲＴＬ記述生成部３３に送られる。図６のバインディング結果９４は、ＣＤＦＧ中のクロックサイクルをまたぐ変数の受渡しに関するバインディング結果を示す。図６では、ＲＥＧ１〜ＲＥＧ３がレジスタのラベルであり、破線がクロックサイクルの境界を表し、Ｃ１〜Ｃ４がクロックサイクルのラベルであり、実線矢印が各レジスタに値が保持されている期間を表し、実線矢印中のアルファベットがレジスタに保持された変数値に対応する変数名を表す。すなわち、バインディング結果９４は、動作記述９１中の変数が、どのレジスタに割り当てられているかを示す。図６では、クロックサイクルＣ１において、変数名“a”の変数値がレジスタＲＥＧ１に保持され、変数名“ｂ”の変数値がレジスタＲＥＧ２に保持される。クロックサイクルＣ２において、変数名“c”の変数値がレジスタＲＥＧ１に保持され、変数名“d”の変数値がレジスタＲＥＧ２に保持され、変数名“x”の変数値がレジスタＲＥＧ３に保持される。クロックサイクルＣ３において、変数名“y”の変数値がレジスタＲＥＧ１に保持され、変数名“x”の変数値がレジスタＲＥＧ３に保持される。クロックサイクルＣ４において、変数名“z”の変数値がレジスタＲＥＧ１に保持される。

図２のＲＴＬ記述生成部３３は、バインディング部３２から送られたバインディング結果９４に基づいて、動作記述９１に対応するＲＴＬ記述９５を生成し、図１の出力装置５０に送る。

図１の設計装置１０は、シミュレーション結果９３及びバインディング結果９４に基づいて、動作記述９１に対応するＬＳＩの消費電力を見積もる。図２に示すように、設計装置１０は、入力部１１と、算出部１２と、見積部１３と、出力部１４と、を備える。

図２の入力部１１は、指示９２を図１の入力装置４０から入力し、シミュレーション結果９３をシミュレータ２０から入力し、レジスタに格納されるクロックサイクル毎の変数の変数名を含むバインディング結果９４を高位合成装置３０のバインディング部３２から入力する。

図２の算出部１２は、入力部１１により入力されたシミュレーション結果９３及びバインディング結果９４に基づいて、レジスタに格納される変数の１クロックサイクルあたりの変化率を算出する。具体的には、算出部１２は、レジスタに格納される変数のクロックサイクル毎の変数値を示すレジスタテーブルを作成し、レジスタテーブル用いて変化率を算出する。換言すると、１クロックサイクルあたりの変化率とは、ＬＳＩの１回の動作においてレジスタに格納される変数が変化する確率である。算出部１２の詳細は後述する。

図２の見積部１３は、算出部１２により算出された変化率に基づいて動作記述９１に対応するＬＳＩの消費電力を見積もる。見積部１３の詳細は後述する。

図２の出力部１４は、見積部１３により見積もられた消費電力を示す消費電力情報９６を図１の出力装置５０に出力する。

第１実施形態に係る設計装置の処理について説明する。図７は、図１の設計装置１０による見積処理の手順を示すフローチャートである。図８は、図７のレジスタテーブル作成ステップ（Ｓ７０２）の手順を示すフローチャートである。図９は、レジスタテーブルの概略図である。

＜図７：入力ステップ（Ｓ７０１）＞ 図２の入力部１１が、指示９２、シミュレーション結果９３、及びバインディング結果９４を入力する。なお、入力部１１は、さらに、動作記述９１及びＣＤＦＧを入力しても良い。

＜図７：レジスタテーブル作成ステップ（Ｓ７０２）＞ 図２の算出部１２が、入力ステップ（Ｓ７０１）において入力されたシミュレーション結果９３及びバインディング結果９４に基づいてレジスタテーブルを作成する。

図７のレジスタテーブル作成ステップ（Ｓ７０２）について説明する。

＜図８：Ｓ８０１＞ 図２の算出部１２が、変数“R”に “REGi”を設定する。変数“R”は、図７のレジスタテーブル作成ステップ（Ｓ７０２）の処理対象となるレジスタを示す。“i”の初期値は１である。それにより、図７のレジスタテーブル作成ステップ（Ｓ７０２）の処理対象となるレジスタが決まる。例えば、最初のＳ８０１では、図６のレジスタＲＥＧ１が図７のレジスタテーブル作成ステップ（Ｓ７０２）の処理対象となる。

＜図８：Ｓ８０２＞ 図２の算出部１２が、変数“C”に“Cj”を設定する。変数“C”は、図７のレジスタテーブル作成ステップ（Ｓ７０２）の処理対象となるクロックサイクルを示す。“j”の初期値は１である。それにより、図７のレジスタテーブル作成ステップ（Ｓ７０２）の処理対象となるクロックサイクルが決まる。例えば、最初のＳ８０２では、図６のクロックサイクルＣ１が図７のレジスタテーブル作成ステップ（Ｓ７０２）の処理対象となる。

＜図８：変数名取得ステップ（Ｓ８０３）＞ 図２の算出部１２が、バインディング結果９４から、変数“C”に対応するクロックサイクルにおいて変数“R”に対応するレジスタに割り当てられた変数名を取得する。それにより、処理対象となるクロックサイクルにおいて処理対象となるレジスタに割り当てられた変数名が決まる。例えば、最初の変数名取得ステップ（Ｓ８０３）では、図６のクロックサイクルＣ１においてレジスタＲＥＧ１に割り当てられた変数名“a”が取得される。

＜図８：変数値取得ステップ（Ｓ８０４）＞ 図２の算出部１２が、シミュレーション結果９３から、変数“R”に対応するレジスタに格納された変数値を取得する。それにより、変数名取得ステップ（Ｓ８０３）において取得された変数名の変数値が決まる。例えば、最初の変数値取得ステップ（Ｓ８０４）では、図４の変数名“a”の変数値“0001”が取得される。

＜図８：変数値設定ステップ（Ｓ８０５）＞ 図２の算出部１２が、変数“R”及び“C”に対応するレジスタテーブルの（ＲＥＧｉ，Ｃｊ）に、変数値取得ステップ（Ｓ８０４）において取得した変数値を設定する。例えば、最初の変数値設定ステップ（Ｓ８０５）では、図９のレジスタテーブルの（ＲＥＧ１，Ｃ１）に、図３の変数名“a”の変数値“0001”（図４を参照）が設定される。

＜図８：Ｓ８０６＞ 図２の算出部１２が、未設定クロックサイクルの有無を判定する。例えば、算出部１２は、図９のレジスタテーブルにおいて、図７のレジスタテーブル作成ステップ（Ｓ７０２）の処理対象となるレジスタＲＥＧ１及び終端のクロックサイクルＣ４に対応するレジスタテーブルの（ＲＥＧ１，Ｃ４）に変数値が設定されていない場合には未設定クロックサイクルがあると判定し、そのようなレジスタテーブルの（ＲＥＧ１，Ｃ４）に変数値が設定されている場合には未設定クロックサイクルがないと判定する。未設定クロックサイクルがあると判定された場合には（Ｓ８０６−ＹＥＳ）、Ｓ８０７が実行される。未設定クロックサイクルがないと判定された場合には（Ｓ８０６−ＮＯ）、Ｓ８１１が実行される。

＜図８：Ｓ８０７＞ 図２の算出部１２が、“j”に“j + 1”を設定する。それにより、図７のレジスタテーブル作成ステップ（Ｓ７０２）の処理対象となるクロックサイクルが変更される。Ｓ８０７の後は、Ｓ８０２が実行される。

＜図８：Ｓ８１１＞ 図２の算出部１２が、レジスタテーブルが完成したか否かを判定する。例えば、算出部１２は、図９のレジスタテーブルにおいて、終端のレジスタＲＥＧ３及び終端のクロックサイクルＣ４に対応するレジスタテーブルの（ＲＥＧ３，Ｃ４）に変数値が設定されていない場合にはレジスタテーブルが未完成であると判定し、そのようなレジスタテーブルの（ＲＥＧ３，Ｃ４）に変数値が設定されている場合にはレジスタテーブルが完成したと判定する。レジスタテーブルが未完成であると判定された場合には（Ｓ８１１−ＮＯ）、Ｓ８１２が実行される。レジスタテーブルが完成したと判定された場合には（Ｓ８１１−ＹＥＳ）、図７のレジスタテーブル作成ステップ（Ｓ７０２）が終了する。図７のレジスタテーブル作成ステップ（Ｓ７０２）が終了すると、図７の算出ステップ（Ｓ７０３）が実行される。

＜図８：Ｓ８１２＞ 図２の算出部１２が、“i”に“i + 1”を設定する。それにより、図７のレジスタテーブル作成ステップ（Ｓ７０２）の処理対象となるレジスタが変更される。Ｓ８１２の後は、Ｓ８０１が実行される。

すなわち、図２の算出部１２は、バインディング結果９４に含まれるレジスタの種類と、クロックサイクルと、をパラメータとして、変数値を特定する図９のレジスタテーブルを作成し、バインディング結果９４から変数名を取得し、シミュレーション結果９３からその取得した変数名に対応する変数値を取得し、その取得した変数値をレジスタテーブルに設定する。

図７のレジスタテーブル作成ステップ（Ｓ７０２）が終了すると、図９のレジスタテーブルが完成する。

＜図７：算出ステップ（Ｓ７０３）＞ 図２の算出部１２が、レジスタテーブル作成ステップ（Ｓ７０２）において作成されたレジスタテーブル用いて、変化率を算出する。具体的には、算出部１２は、式１を用いて変化率を算出する。式１において、“CLK”は動作記述９１で表された動作に必要なクロックサイクル数であり、“CNT”はレジスタに格納される変数値の変化回数を示す。すなわち、式１の分母は、算出ステップ（Ｓ７０３）の対象となるクロックサイクル期間を示す。図９の矢印は、変数が変化することを示す。例えば、図９のレジスタＲＥＧ１に関しては、クロックサイクルＣ１〜Ｃ４（クロックサイクル期間は３）あたりの変化回数は３である（レジスタテーブルの（ＲＥＧ１，Ｃ１）〜（ＲＥＧ１，Ｃ４）を参照）ので、変化率Ｐは１である。レジスタＲＥＧ２に関しては、クロックサイクルＣ１〜Ｃ４（クロックサイクル期間は３）あたりの変化回数は１回である（レジスタテーブルの（ＲＥＧ２，Ｃ１），（ＲＥＧ２，Ｃ２）を参照）ので、変化率Ｐは１／３である。レジスタＲＥＧ３に関しては、クロックサイクルＣ１〜Ｃ４（クロックサイクル期間は３）あたりの変化回数は１である（レジスタテーブルの（ＲＥＧ３，Ｃ１），（ＲＥＧ３，Ｃ２）を参照）ので、変化率Ｐは１／３である。

＜図７：見積ステップ（Ｓ７０４）＞ 図２の見積部１３が、算出ステップ（Ｓ７０３）において算出された変化率Ｐに基づいて動作記述９１で表された動作に必要なＬＳＩの消費電力を見積もる。具体的には、見積部１３は、ＬＳＩ中のレジスタの消費電力、メモリの消費電力、及び演算器の消費電力を含む消費電力情報９６を格納するライブラリと、レジスタの変数値の変化率及び演算器の変数値の変化率（トグル率）と、を用いて、レジスタのスイッチング電力及び演算器のスイッチング電力を算出し、それぞれのスイッチング電力を合算する。その合算結果が、ＬＳＩの消費電力の見積もり値である。

＜図７：出力ステップ（Ｓ７０５）＞ 図２の出力部１４が、見積ステップ（Ｓ７０４）において見積もられた消費電力を示す消費電力情報９６を出力装置（図示せず）に送る。出力ステップ（Ｓ７０５）が終了すると、図７の見積処理が終了する。

すなわち、第１実施形態に係る設計装置１０は、ＲＴＬ記述９５から得られるネットリストのシミュレーションにおいて消費電力を見積もるのではなく、バインディング結果９４及びシミュレーション結果９３を用いて消費電力を見積もる。従って、ＬＳＩの消費電力の見積もりに必要な時間を短縮することができる。

（第２実施形態）
第２実施形態について、図面を参照して詳細に説明する。第１実施形態では、図２の入力部１１が、バインディング部３２から送られたバインディング結果９４を入力する例について説明した。第２実施形態では、入力部１１が、バインディング結果９４をバインディング部３２に所定期間毎に要求する例について説明する。なお、上述の実施形態と同様の内容については、説明を省略する。

第２実施形態に係る設計装置の構成は、第１実施形態に係る設計装置と同様である（図２を参照）。

第２実施形態に係る設計装置の処理について説明する。図１０は、第２実施形態に係る監視処理の手順を示すフローチャートである。

第２実施形態に係る見積処理は、図７の見積処理と同様である。図１０の監視処理は、図７の見積処理と並行に、所定期間毎に実行される。

＜図１０：監視ステップ（Ｓ１００１）＞ 図２の入力部１１が、所定期間毎に高位合成装置３０のバインディング部３２を監視する。具体的には、入力部１１は、図７の入力ステップ（Ｓ７０１）において入力されたバインディング結果９４（以下、「第１バインディング結果」という）と、監視ステップ（Ｓ１００１）が実行されたときのバインディング結果９４（以下、「第２バインディング結果」という）と、を比較し、両者が異なるか否かを判定する。

＜図１０：Ｓ１００２＞ バインディング結果が更新された（第１バインディング結果が第２バインディング結果と異なる）場合には（Ｓ１００２−ＹＥＳ）、第２バインディング結果入力ステップ（Ｓ１００３）が実行される。バインディング結果が更新されていない（第１バインディング結果が第２バインディング結果に等しい）場合には（Ｓ１００２−ＮＯ）、監視処理が終了する。

＜図１０：第２バインディング結果入力ステップ（Ｓ１００３）＞ 図２の入力部１１が、第２バインディング結果をバインディング部３２から入力する。第２バインディング結果入力ステップ（Ｓ１００３）が実行されると、図７のレジスタテーブル作成ステップ（Ｓ７０２）が実行される。レジスタテーブル作成ステップ（Ｓ７０２）では、第１バインディング結果の代わりに、第２バインディング結果が用いられる。

すなわち、第２実施形態に係る設計装置１０は、常に最新のバインディング結果９４に基づいて消費電力を見積もる。従って、バインディング結果９４が更新された場合に、見積処理を再実行するための指示をユーザが入力しなくても、更新されたバインディング結果９４に対応する消費電力情報９６を得ることができる。

上記の本実施形態によれば、設計装置１０は、ＲＴＬ記述９５から得られるネットリストのシミュレーションにおいてＬＳＩの消費電力を見積もるのではなく、バインディング結果９４及びシミュレーション結果９３を用いてＬＳＩの消費電力を見積もる。従って、ＬＳＩの消費電力の見積もりに必要な時間を短縮することができる。

また、本実施形態では、図７の算出ステップ（Ｓ７０３）において、レジスタに格納される４ビットの変数値の変化回数に基づいて変化率Ｐを算出する例について説明したが、本発明の範囲はこれに限られるものではない。本発明は、レジスタに格納される変数のビット毎の変化率Ｐを算出する場合にも同様に適用可能である。それにより、ＬＳＩの消費電力の見積精度を向上させることができる。例えば、図９のレジスタテーブルのレジスタＲＥＧ１の変数値の１ビット目に関しては、クロックサイクルＣ１〜Ｃ４（クロックサイクル期間は３）あたりの変数値の変化回数は１である（レジスタテーブルの（ＲＥＧ１，Ｃ１），（ＲＥＧ１，Ｃ２）を参照）ので、変化率Ｐは１／３である。レジスタＲＥＧ１の変数値の２ビット目に関しては、クロックサイクルＣ１〜Ｃ４（クロックサイクル期間は３）あたりの変数値の変化回数は３である（レジスタテーブルの（ＲＥＧ１，Ｃ１）〜（ＲＥＧ１，Ｃ４）を参照）ので、変化率Ｐは１である。レジスタＲＥＧ１の変数値の３ビット目に関しては、クロックサイクルＣ１〜Ｃ４（クロックサイクル期間は３）あたりの変数値の変化回数は１である（レジスタテーブルの（ＲＥＧ１，Ｃ２），（ＲＥＧ１，Ｃ３）を参照）ので、変化率Ｐは１／３である。レジスタＲＥＧ１の変数値の４ビット目に関しては、クロックサイクルＣ１〜Ｃ４（クロックサイクル期間は３）あたりの変数値の変化回数は０であるので、変化率Ｐは０である。

また、本実施形態では、レジスタに格納される変数値の変化率Ｐの例について説明したが、本発明の範囲はこれに限られるものではない。本発明は、演算器で用いられる変数値の変化率についても同様に適用可能である。

本実施形態に係る設計装置１０の少なくとも一部は、ハードウェアで構成しても良いし、ソフトウェアで構成しても良い。ソフトウェアで構成する場合には、設計装置１０の少なくとも一部の機能を実現するプログラムをフレキシブルディスクやＣＤ−ＲＯＭ等の記録媒体に収納し、コンピュータに読み込ませて実行させても良い。記録媒体は、磁気ディスクや光ディスク等の着脱可能なものに限定されず、ハードディスク装置やメモリなどの固定型の記録媒体でも良い。

また、本実施形態に係る設計装置１０の少なくとも一部の機能を実現するプログラムを、インターネット等の通信回線（無線通信も含む）を介して頒布しても良い。さらに、同プログラムを暗号化したり、変調をかけたり、圧縮した状態で、インターネット等の有線回線や無線回線を介して、あるいは記録媒体に収納して頒布しても良い。

なお、本発明は、上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で構成要素を変形して具体化される。また、上述した実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明が形成可能である。例えば、上述した実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。

１ 設計システム
１０ 設計装置
１１ 入力部
１２ 算出部
１３ 見積部
１４ 出力部
２０ シミュレータ
３０ 高位合成装置
３１ スケジューリング部
３２ バインディング部
３３ ＲＴＬ記述生成部
９１ 動作記述
９２ 指示
９３ シミュレーション結果
９４ バインディング結果
９５ ＲＴＬ記述
９６ 消費電力情報

Claims (7)

1. 半導体集積回路の動作が処理順序に沿って記述された動作記述のシミュレーションを実行するシミュレータと、前記動作記述中の変数をレジスタに割り当てるバインディング処理を実行し、そのバインディング結果に基づいてレジスタ転送レベル記述を生成する高位合成装置と、ともに用いられる半導体集積回路の設計装置であって、
   前記シミュレータのシミュレーション結果と、前記レジスタに格納されるクロックサイクル毎の変数の変数名を含む前記高位合成装置のバインディング結果と、を入力する入力部と、
   前記入力部により入力されたシミュレーション結果及びバインディング結果に基づいて、前記レジスタに格納される変数の１クロックサイクルあたりの変化率を算出する算出部と、
   前記算出部により算出された変化率に基づいて前記動作記述に対応する半導体集積回路の消費電力を見積もる見積部と、
   を備えることを特徴とする設計装置。
2. 前記算出部は、前記レジスタに格納される変数の前記クロックサイクル毎の変数値を設定したレジスタテーブルを作成し、前記レジスタテーブル用いて前記変化率を算出する、
   請求項１記載の設計装置。
3. 前記算出部は、前記バインディング結果に含まれる前記レジスタの種類と、クロックサイクルとをパラメータとして、前記変数値を特定する前記レジスタテーブルを作成し、前記バインディング結果から変数名を取得し、前記シミュレーション結果からその取得した変数名に対応する変数値を取得し、その取得した変数値を前記レジスタテーブルに設定する、
   請求項２記載の設計装置。
4. 前記算出部は、１クロックサイクルあたりの前記レジスタに格納される変数のビット毎の前記変化率を算出する、
   請求項１乃至３の何れか１項記載の設計装置。
5. 前記入力部は、所定期間毎に前記高位合成装置を監視し、前記高位合成装置により前記バインディング結果が更新されたときに、その更新されたバインディング結果を前記高位合成装置から入力する、
   請求項１乃至４の何れか１項記載の設計装置。
6. 半導体集積回路の動作が処理順序に沿って記述された動作記述のシミュレーションと、前記動作記述中の変数をレジスタに割り当てるバインディング処理を実行し、そのバインディング結果に基づいてレジスタ転送レベル記述を生成する高位合成処理と、ともに用いられる半導体集積回路の設計方法であって、
   シミュレーション結果と、前記レジスタに格納されるクロックサイクル毎の変数の変数名を含むバインディング結果と、を入力し、
   前記シミュレーション結果及び前記バインディング結果に基づいて、前記レジスタに格納される変数の１クロックサイクルあたりの変化率を算出し、
   前記変化率に基づいて前記動作記述に対応する半導体集積回路の消費電力を見積もる、
   ことを特徴とする設計方法。
7. 半導体集積回路の動作が処理順序に沿って記述された動作記述のシミュレーションプログラムと、前記動作記述中の変数をレジスタに割り当てるバインディング処理を実行し、そのバインディング結果に基づいてレジスタ転送レベル記述を生成する高位合成プログラムと、ともに用いられる半導体集積回路の設計プログラムであって、
   シミュレーション結果と、前記レジスタに格納されるクロックサイクル毎の変数の変数名を含むバインディング結果と、を入力し、
   前記シミュレーション結果及び前記バインディング結果に基づいて、前記レジスタに格納される変数の１クロックサイクルあたりの変化率を算出し、
   前記変化率に基づいて前記動作記述に対応する半導体集積回路の消費電力を見積もる、
   ことを特徴とする設計プログラム。

Images