JP2021114117A - 情報処理プログラム、情報処理方法および情報処理装置 - Google Patents

Abstract

【課題】多項式をハミルトニアンに変換したときの変数の増加を抑制することを課題とする。【解決手段】情報処理装置は、多項式の値を四捨五入する計算式に対して、前記多項式に含まれる複数の項毎にグループ化する。情報処理装置は、グループ化した各項の値それぞれに対して四捨五入を実行した四捨五入後の各値を加算する、計算式の近似式を生成する。情報処理装置は、近似式における四捨五入の実行単位である各項を用いて、計算式を低次多項式に変換する。【選択図】図１

Description

本発明は、情報処理プログラム、情報処理方法および情報処理装置に関する。

近年、例えば２次多項式であるハミルトニアンに初期点を与えて、それを熱で振動させることで最適解を探索するアニーリング計算を実行するアニーリング計算機が利用されている。このようなアニーリング計算機にある目的関数を入力して最小値を求める場合、目的関数をハミルトニアンに変換することが要求されるが、アニーリング計算機ごとに入力できるハミルトニアンの規模に制限があるので、その制限に収まるように変換が実行される。

具体的には、アニーリング計算機に入力するためには、２次多項式または１次多項式であることが要求され、高次元の多項式を２次多項式に変換する技術としては、次数削減法などが知られている。このため、目的関数に「多項式の値に対して四捨五入を実行する」計算式（多項式の値に対する四捨五入）が含まれている場合であっても、上記計算式を多項式で表現できれば、２次多項式に変換することができる。

例えば、上記「多項式の値に対して四捨五入を実行する」計算式を多項式に変換する技術としては、当該計算式に含まれるすべての変数に対して四捨五入後の値を計算し、その結果をもとに多項式に変換する技術が知られている。この手法を用いることにより、ｎ個の２値変数を含む上記計算式をｎ次多項式に変換できる。

特開２０００−１８３７５３号公報

しかしながら、上記技術では、四捨五入の計算式の中に含まれる変数が増えたとき、得られる多項式の次元が大きくなるので、次数削減法により２次多項式に変換したときの変数の数が増大する。この結果、変換後の２次多項式内の変数がアニーリング計算機の入力制限を超過し、２次多項式をアニーリング計算機に入力できなくなる場合がある。

例えば、次数削減法を用いることで、ｎ次多項式を２次多項式に変換できるが、その代償として、無駄な変数が少なくともｎ−２個追加されるので、四捨五入のハミルトニアンの変数は少なくとも２ｎ−２個となる。例えば、アニーリング計算機の一例として第２世代のデジタルアニーラ（登録商標）を用いる場合、変数に対して８１９２個の制限がある。上記「多項式の値に対して四捨五入を実行する」計算式の変数の数ｎを４１００とすると、もともとの変数の数は、変数の制限を満たすが、２次多項式に変換後は、２ｎ−２＝８２００−２＝８１９８個の変数が含まれることになり、変数の制限を満たせなくなる。

一つの側面では、多項式をハミルトニアンに変換したときの変数の増加を抑制することができる情報処理プログラム、情報処理方法および情報処理装置を提供することを目的とする。

第１の案では、情報処理プログラムは、コンピュータに、多項式の値を四捨五入する計算式に対して、前記多項式に含まれる複数の項毎にグループ化する処理を実行させる。情報処理プログラムは、コンピュータに、前記グループ化した各項の値それぞれに対して四捨五入を実行した四捨五入後の各値を加算する、前記計算式の近似式を生成する処理を実行させる。情報処理プログラムは、コンピュータに、前記近似式における前記四捨五入の実行単位である各項を用いて、前記計算式を低次多項式に変換する処理を実行させる。

一実施形態によれば、多項式をハミルトニアンに変換したときの変数の増加を抑制することができる。

図１は、実施例１にかかる情報処理装置を説明する図である。 図２は、一般的な多項式変換を説明する図である。 図３は、実施例１にかかる情報処理装置の機能構成を示す機能ブロック図である。 図４は、変換処理の流れを示すフローチャートである。 図５は、切り上げ関数の多項式表現を説明する図である。 図６は、切り捨て関数の多項式表現を説明する図である。 図７は、ハードウェア構成例を説明する図である。

以下に、本願の開示する情報処理プログラム、情報処理方法および情報処理装置の実施例を図面に基づいて詳細に説明する。なお、この実施例によりこの発明が限定されるものではない。また、各実施例は、矛盾のない範囲内で適宜組み合わせることができる。

［情報処理装置の説明］
図１は、実施例１にかかる情報処理装置１０を説明する図である。図１に示す情報処理装置１０は、アニーリング計算機３０へ入力する目的関数に、アニーリング計算機３０の制約条件を満たさない「多項式の値に対して四捨五入を実行する」計算式が含まれている場合に、制約条件を満たす形式に当該計算式を変換するコンピュータ装置の一例である。

なお、本実施例で説明するアニーリング計算機３０の制約条件は、一例として、２次以下の多項式を処理対象とし、変数の数は８１９２個までを処理対象とする。なお、ここでは、目的関数に当該計算式が含まれている場合を例にして説明するが、目的関数が当該計算式のみで構成されていてもよい。

実施例１にかかる情報処理装置１０は、アニーリング計算機３０の制約条件を満たすために、「多項式の値に対して四捨五入を実行する」計算式を多項式に変換する。例えば、情報処理装置１０は、目的関数に含まれる「多項式の値に対して四捨五入を実行する」計算式に対して、近似処理を実行することにより、近似式に変換する。続いて、情報処理装置１０は、変換した近似式から多項式を生成する。このとき、情報処理装置１０は、生成した多項式が３次元以上の多項式である場合には、次数削減法により、２次元多項式に変換する。

その後、情報処理装置１０は、２次多項式（ハミルトニアン）に変換された「多項式の値に対して四捨五入を実行する」計算式を含む目的関数をアニーリング計算機３０に出力する。そして、アニーリング計算機３０は、目的関数に対してアニーリング計算を実行して、最小値を算出する。

ここで、一般的な多項式変換の問題点を説明する。図２は、一般的な多項式変換を説明する図である。図２では、ｘ_１とｘ_２が０と１の値を取るときに、「［１．２ｘ_１＋２．４ｘ_２］の四捨五入値を計算する式」を多項式で表現する例を考える。この場合、図２に示すように、「ｘ_１＝ｘ_２＝０」、「ｘ_１＝０かつｘ_２＝１」、「ｘ_１＝１かつｘ_２＝０」、「ｘ_１＝ｘ_２＝１」の４パターンを計算し、その計算結果にしたがって多項式［２（１−ｘ_１）ｘ_２＋ｘ_１（１−ｘ_２）＋４ｘ_１ｘ_２］を生成する。

この変換手法を用いることにより、式（１）に示すように、変数の数がｎ個である「［１．２ｘ_１＋２．４ｘ_２＋・・・＋３．２ｘ_ｎ］の四捨五入値を計算する式」をｎ次の多項式に変換することができる。

そして、一般的な手法では、このようにして得られたｎ次多項式に対して、次数削減法により２次多項式に変換する。ここで、次数削減法について具体的に説明する。例えば、目的関数Ｈが式（２）に示すような３次以上の項を有するとき、新しい変数ｙ＝ｘ_ｎ−１ｘ_ｎを導入して得られる新しい目的関数である式（３）は、元の目的関数（式（２））と最小値が一致することが知られている。このとき、ｇ（ｘ）＝ｘ_ｎ−１ｘ_ｎがｇ（ｘ）ｙに変換され、次数が１つ削減される。

この次数削減法を用いることにより、ｎ次多項式の１部分をｎ−１次多項式に変換することができるので、この手法を繰り返し用いることで、ｎ次多項式を２次多項式に変換することができる。ただし、次数削減法を１回適用することで、無駄な変数が１つ増加する。つまり、ｎ次多項式を２次多項式まで変換した場合、変数が少なくともｎ−２個追加されるので、四捨五入のハミルトニアンの変数は少なくとも２ｎ−２個となる。ここで、ｎを４１００とすると、もともとのｎ次多項式の変数の数は、次数の制約条件を満たすが、２次多項式に変換後は、２ｎ−２＝８２００−２＝８１９８個の変数が含まれることになり、変数の制約条件を満たせなくなる。

このように、四捨五入の計算式をｎ次多項式に変換した後に次数削減法により２次多項式に変換した場合、変数の制約条件を満たせない事象が発生し、アニーリング計算機３０に入力できないことがある。

そこで、実施例１にかかる情報処理装置１０は、問題によっては、四捨五入の正確な値ではなく近似値で充分であることを利用して、四捨五入を近似値にする代わりに多項式の次元を低くすることで、次数削減で増加する変数の数を少なくする。

［機能構成］
図３は、実施例１にかかる情報処理装置１０の機能構成を示す機能ブロック図である。なお、アニーリング計算機３０には、ハミルトニアン（２次多項式）を含む目的関数に対してアニーリング計算を実行する様々な計算機を採用することができる。

図３に示すように、情報処理装置１０は、通信部１１、記憶部１２、制御部２０を有する。通信部１１は、他の装置との間の通信を制御する処理部であり、例えば通信インタフェースなどである。例えば、通信部１１は、管理者の端末などから、「多項式の値に対して四捨五入を実行する」計算式を含む目的関数を受信する。また、通信部１１は、当該計算式を変換した低次多項式を含む目的関数をアニーリング計算機３０に送信する。

記憶部１２は、各種データや制御部２０が実行するプログラムなどを記憶する。例えば、記憶部１２は、ハードディスクやメモリなどによって実現される。この記憶部１２は、設定情報１２ａを記憶する。この設定情報１２ａは、アニーリング計算機３０の制約条件などが定義される。なお、制約条件としては、例えば二次以下の多項式や変数の数（例えば８１９２個）などである。

制御部２０は、情報処理装置１０全体を司る処理部であり、例えばプロセッサなどで実現される。この制御部２０は、取得部２１、近似化部２２、多項式化部２３、次数削減部２４、出力部２５を有する。なお、取得部２１、近似化部２２、多項式化部２３、次数削減部２４、出力部２５は、プロセッサが有する電子回路の一例やプロセッサが実行するプロセスの一例などで実現することもできる。

この制御部２０は、各処理部を用いて、設定情報１２ａに記憶される制約条件を満たすように、アニーリング計算の対象である当該目的関数の変換を実行する。

取得部２１は、四捨五入の式の一例である「多項式の値に対して四捨五入を実行する」計算式を含む目的関数を取得する処理部である。具体的には、取得部２１は、管理者端末などからアニーリング計算の対象である当該目的関数を取得し、近似化部２２に出力する。例えば、取得部２１は、目的関数Ｈから、式（４）に示す「多項式の値に対して四捨五入を実行する」計算式である「［ｒ_１ｘ_１＋ｒ_２ｘ_２＋・・・ｒ_１０ｘ_１０］の値を四捨五入する」計算式を取得する。なお、ｘ_ｉは｛０，１｝とし、ｉ＝１〜１０とする。

近似化部２２は、四捨五入を近似値に変換する近似化を実行する処理部である。上記例で説明すると、近似化部２２は、目的関数Ｈから上記計算式（四捨五入の計算式）を抽出し、当該計算式を近似化する。具体的には、近似化部２２は、上記計算式に対して、記多項式に含まれる複数の項毎にグループ化し、グループ化した各項の値それぞれに対して四捨五入を実行した四捨五入後の各値を加算する、計算式の近似式を生成する。

例えば、近似化部２２は、［ｒ_１ｘ_１＋ｒ_２ｘ_２＋・・・＋ｒ_１０ｘ_１０］を、四捨五入［ｒ_１ｘ_１］のように１項ずつグループ化して近似し、式（５）に示す近似式に変換する。そして、近似化部２２は、生成した近似式を多項式化部２３に出力する。

多項式化部２３は、近似式を多項式に変換する処理部である。上記例で説明すると、多項式化部２３は、式（５）に示す近似式の各項を、式（６）に示すように変換する。例えば、多項式化部２３は、式（５）の第１項である「［ｒ_１ｘ_１］の値を四捨五入する」項を、「［ｒ_１］を四捨五入した結果とｘ_１とを乗算する」項に変換する。このようにして、多項式化部２３は、式（５）にある全１０項について上記変換を実行し、変換した各項を加算する多項式（１次多項式）を生成する。

なお、多項式化部２３は、上記手法以外の手法で多項式を生成することもできる。そして、多項式化部２３は、生成した多項式が３次元以上の多項式である場合、生成した多項式を次数削減部２４に出力する。一方、多項式化部２３は、生成した多項式が１次多項式または２次多項式である場合、当該多項式を出力部２５に出力する。

次数削減部２４は、多項式化部２３により生成された多項式の次数削減を実行する処理部である。例えば、次数削減部２４は、式（２）および式（３）を用いて説明した次数削減法を、多項式が２次元多項式になるまで繰り返し実行する。そして、次数削減部２４は、生成した２次多項式を出力部２５に出力する。

出力部２５は、多項式化部２３または次数削減部２４により生成された２次多項式または１次多項式を含む目的関数をアニーリング計算機３０に出力する処理部である。すなわち、出力部２５は、式（４）の計算式を変換した、アニーリング計算機３０の制約条件を満たす式（７）の計算式を含む新たな目的関数Ｈをアニーリング計算機３０に出力する。

［処理の流れ］
図４は、変換処理の流れを示すフローチャートである。図４に示すように、取得部２１によって目的関数が取得されると（Ｓ１０１：Ｙｅｓ）、近似化部２２は、目的関数から変換対象に該当する計算式を抽出する（Ｓ１０２）。

続いて、近似化部２２は、該当計算式を近似した近似式を生成し（Ｓ１０３）、多項式化部２３は、近似式を多項式に変換する（Ｓ１０４）。

そして、変換された多項式が２次元以下の多項式である場合（Ｓ１０５：Ｙｅｓ）、出力部２５は、変換された多項式を含む目的関数をアニーリング計算機３０に出力する（Ｓ１０６）。

一方、変換された多項式が３次元以上の多項式である場合（Ｓ１０５：Ｎｏ）、次数削減部２４が当該多項式の次数削減を実行し（Ｓ１０７）、出力部２５が、２次元以下となった多項式を含む目的関数をアニーリング計算機３０に出力する（Ｓ１０８）。

［効果］
上述したように、情報処理装置１０は、「多項式の値に対して四捨五入を実行する」計算式、言い換えると「多項式の値に対する四捨五入」をアニーリング計算機３０に入力できるように、当該四捨五入を多項式で表現することができる。したがって、情報処理装置１０は、四捨五入を近似値にして多項式次数を減少させることができ、目的関数をハミルトニアンに変換したときの変数の増加を抑制できる。

さて、これまで本発明の実施例について説明したが、本発明は上述した実施例以外にも、種々の異なる形態にて実施されてよいものである。

［近似化］
上記実施例では、１項ずつ近似して近似式を生成し、近似式を１項ずつ変換する例を説明したが、これに限定されるものではなく、２項ずつ近似式に変換することもできる。例えば、近似化部２２は、［ｒ_１ｘ_１＋ｒ_２ｘ_２＋・・・ｒ_１０ｘ_１０］を、［ｒ_１ｘ_１＋ｒ_２ｘ_２］のように２項ずつ近似して、式（８）に示す近似式に変換することもできる。

そして、多項式化部２３は、式（８）の第１項である「［ｒ_１ｘ_１＋ｒ_２ｘ_２］の値を四捨五入する」項を、「［ｒ_１＋ｒ_２］を四捨五入した結果と［ｘ_１ｘ_２］とを乗算する」式と、［ｒ_１］を四捨五入した結果と［ｘ_１（１−ｘ_２）］とを乗算する式と、［ｒ_２］を四捨五入した結果と［（１−ｘ_１）ｘ_２］とを乗算する式とを全て加算した式」とに変換する。すなわち、多項式化部２３は、式（８）の手法により生成された近似式を式（９）に示す変換式により多項式に変換し、変換後の各多項式を加算する式（１０）に示す２次多項式を生成することもできる。

［切り上げ関数］
また、情報処理装置１０は、切り上げ関数に対しても上述した処理を実行することにより、多項式化することができる。図５は、切り上げ関数の多項式表現を説明する図である。図５に示すように、情報処理装置１０は、切り上げ関数として、「［ｒ_１ｘ_１＋ｒ_２ｘ_２＋・・・ｒ_１０ｘ_１０］の四捨五入の値を切り上げる計算式」が入力された場合、「［ｒ_１ｘ_１＋ｒ_２ｘ_２＋・・・ｒ_１０ｘ_１０＋０．５］の四捨五入値の計算式」に変換した上で、実施例１と同様の手法を適用することで、切り上げ関数を多項式に変換することができる。

［切り捨て関数］
また、情報処理装置１０は、切り捨て関数に対しても上述した処理を実行することにより、多項式化することができる。図６は、切り捨て関数の多項式表現を説明する図である。図６に示すように、情報処理装置１０は、切り捨て関数として、「［ｒ_１ｘ_１＋ｒ_２ｘ_２＋・・・ｒ_１０ｘ_１０］の四捨五入の値を切り捨てる計算式」が入力された場合、「［ｒ_１ｘ_１＋ｒ_２ｘ_２＋・・・ｒ_１０ｘ_１０−０．５］の四捨五入値の計算式」に変換した上で、実施例１と同様の手法を適用することで、切り捨て関数を多項式に変換することができる。

［数値等］
上記実施例で用いたｘの値、項の数、数値例、計算式、各種形式等は、あくまで一例であり、任意に変更することができる。また、情報処理装置１０とアニーリング計算機３０とを同じ筐体で実現することもできる。

［システム］
上記文書中や図面中で示した処理手順、制御手順、具体的名称、各種のデータやパラメータを含む情報については、特記する場合を除いて任意に変更することができる。

また、図示した各装置の各構成要素は機能概念的なものであり、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、各装置の分散や統合の具体的形態は図示のものに限られない。つまり、その全部または一部を、各種の負荷や使用状況などに応じて、任意の単位で機能的または物理的に分散・統合して構成することができる。なお、近似化部２２は、グループ化部と生成部の一例であり、多項式化部２３は、変換部の一例である。

さらに、各装置にて行なわれる各処理機能は、その全部または任意の一部が、ＣＰＵおよび当該ＣＰＵにて解析実行されるプログラムにて実現され、あるいは、ワイヤードロジックによるハードウェアとして実現され得る。

［ハードウェア］
次に、情報処理装置１０のハードウェア構成例を説明する。図７は、ハードウェア構成例を説明する図である。図７に示すように、情報処理装置１０は、通信装置１０ａ、ＨＤＤ（Hard Disk Drive）１０ｂ、メモリ１０ｃ、プロセッサ１０ｄを有する。また、図７に示した各部は、バス等で相互に接続される。

通信装置１０ａは、ネットワークインタフェースカードなどであり、他のサーバとの通信を行う。ＨＤＤ１０ｂは、図３に示した機能を動作させるプログラムやＤＢを記憶する。

プロセッサ１０ｄは、図３に示した各処理部と同様の処理を実行するプログラムをＨＤＤ１０ｂ等から読み出してメモリ１０ｃに展開することで、図３等で説明した各機能を実行するプロセスを動作させる。例えば、このプロセスは、情報処理装置１０が有する各処理部と同様の機能を実行する。具体的には、プロセッサ１０ｄは、取得部２１、近似化部２２、多項式化部２３、次数削減部２４、出力部２５等と同様の機能を有するプログラムをＨＤＤ１０ｂ等から読み出す。そして、プロセッサ１０ｄは、取得部２１、近似化部２２、多項式化部２３、次数削減部２４、出力部２５等と同様の処理を実行するプロセスを実行する。

このように、情報処理装置１０は、プログラムを読み出して実行することで情報処理方法を実行する情報処理装置として動作する。また、情報処理装置１０は、媒体読取装置によって記録媒体から上記プログラムを読み出し、読み出された上記プログラムを実行することで上記した実施例と同様の機能を実現することもできる。なお、この他の実施例でいうプログラムは、情報処理装置１０によって実行されることに限定されるものではない。例えば、他のコンピュータまたはサーバがプログラムを実行する場合や、これらが協働してプログラムを実行するような場合にも、本発明を同様に適用することができる。

１０ 情報処理装置
１１ 通信部
１２ 記憶部
１２ａ 設定情報
２０ 制御部
２１ 取得部
２２ 近似化部
２３ 多項式化部
２４ 次数削減部
２５ 出力部

Claims (6)

1. コンピュータに、
   多項式の値を四捨五入する計算式に対して、前記多項式に含まれる複数の項毎にグループ化する処理と、
   前記グループ化した各項の値それぞれに対して四捨五入を実行した四捨五入後の各値を加算する、前記計算式の近似式を生成する処理と、
   前記近似式における前記四捨五入の実行単位である各項を用いて、前記計算式を低次多項式に変換する処理と
   を実行させることを特徴とする情報処理プログラム。
2. 前記低次多項式が、前記計算式を含む目的関数の入力先である、アニーリング計算を実行する計算機の制約を満たさない場合に、前記低次多項式に対して次数削減法を所定回数繰り返して、前記制約を満たす低次多項式に変換する処理を、前記コンピュータに実行させることを特徴とする請求項１に記載の情報処理プログラム。
3. 前記グループ化する処理は、前記計算式の変数の取り得る値が０と１であるとき、前記多項式に含まれる先頭の項から１項ずつをグループ化する処理を含み、
   前記生成する処理は、グループ化した各項の値の四捨五入を実行して加算する前記近似式を生成する処理を含み、
   前記変換する処理は、前記近似式における四捨五入を実行する前記各項を１次の単項式に変換し、各１次の単項式を加算する１次多項式を生成する処理を含む、
   ことを特徴とする請求項１に記載の情報処理プログラム。
4. 前記グループ化する処理は、前記計算式の変数の取り得る値が０と１であるとき、前記多項式に含まれる先頭の項から２項ずつをグループ化する処理を含み、
   前記生成する処理は、グループ化した各項の値の四捨五入を実行して加算する前記近似式を生成する処理を含み、
   前記変換する処理は、前記近似式における四捨五入を実行する前記各項を２次の多項式に変換し、各２次の多項式を加算する２次多項式を生成する処理を含む、
   ことを特徴とする請求項１に記載の情報処理プログラム。
5. コンピュータが、
   多項式の値を四捨五入する計算式に対して、前記多項式に含まれる複数の項毎にグループ化する処理と、
   前記グループ化した各項の値それぞれに対して四捨五入を実行した四捨五入後の各値を加算する、前記計算式の近似式を生成する処理と、
   前記近似式における前記四捨五入の実行単位である各項を用いて、前記計算式を低次多項式に変換する処理と
   を実行することを特徴とする情報処理方法。
6. 多項式の値を四捨五入する計算式に対して、前記多項式に含まれる複数の項毎にグループ化するグループ化部と、
   前記グループ化した各項の値それぞれに対して四捨五入を実行した四捨五入後の各値を加算する、前記計算式の近似式を生成する生成部と、
   前記近似式における前記四捨五入の実行単位である各項を用いて、前記計算式を低次多項式に変換する変換部と
   を有することを特徴とする情報処理装置。

Images