JP2005500724A

JP2005500724A - 対数ルックアップテーブル

Info

Publication number: JP2005500724A
Application number: JP2003514405A
Authority: JP
Inventors: チャッラ、ラグー; シンデュシャヤナ、ナガブフシャナ・ティー; ラグパスィー、アルン
Original assignee: Qualcomm Inc
Current assignee: Qualcomm Inc
Priority date: 2001-07-16
Filing date: 2002-07-16
Publication date: 2005-01-06
Also published as: AU2002320604A1; WO2003009128A3; US20030014453A1; WO2003009128A2; US6950841B2; CN1547694A

Abstract

【課題】対数ドメインにおいて結果を生成すること。
【解決手段】本発明は、本技術は対数関数の特徴を利用して、ルックアップテーブルを実現するために必要なメモリ要件を軽減することができる。例えば、本技術は対数または対数様関数に対する不均一サンプリングを利用して、所与のルックアップテーブルに必要なエントリ数を削減することができる。とりわけ、本技術は数字を指数成分と仮数成分とに分離することに関する。そして、これらの異なる成分の各々は、異なるルックアップテーブルを使用して第一のドメインから第二のドメインに変換されることが可能である。
【選択図】図２

Description

【技術分野】
【０００１】
本発明は一般的にルックアップテーブルに関し、より具体的には、無線通信システムにおいて実現される対数ルックアップテーブルに関する。
【背景技術】
【０００２】
無線通信に使用されている共通の技術は、複数の通信が無線周波数（ＲＦ）スペクトル上で同時になされる符号分割多重アクセス（ＣＤＭＡ）信号変調である。ＣＤＭＡ技術を内蔵している例示的無線通信デバイスには、セルラー無線電話、コンピュータに内蔵されているＰＣＭＣＩＡカード、無線通信機能を備えている携帯情報端末（ＰＤＡ）などを含んでいるものもある。
【０００３】
ＣＤＭＡ受信機の従来のアーキテクチャは、無線周波数（ＲＦ）部と赤外線（ＩＦ）部とを含んでいる。とりわけ、受信ＲＦ信号は一般的にＲＦ部でフィルタリングされて、ＩＦ部の電圧利得増幅器（ＶＧＡ）によるさらなるフィルタリングおよびスケーリングのためにＲＦ信号からＩＦ信号に変換され、最終的にはベースバンド信号に変換される。ベースバンド信号は一般的にアナログ／ディジタル（Ａ／Ｄ）変換器を通過して、追跡および復調のためにディジタル信号プロセッサに送られてもよいディジタルサンプルを生成する。
【０００４】
ゼロ赤外線周波数（ゼロＩＦ）アーキテクチャは、ＣＤＭＡ無線通信デバイスにおいて使用されているごく最近のアーキテクチャである。従来の他のアーキテクチャと異なり、ゼロＩＦアーキテクチャは、最初にＲＦ信号をＩＦ信号に変換することなく、着信ＲＦ信号を直接ベースバンド信号に変換する。とりわけ、ゼロＩＦアーキテクチャは、Ａ／Ｄ変換器によって生成されたディジタルサンプルをスケーリングするディジタルＶＧＡを利用する。このように、ゼロＩＦアーキテクチャは、ＩＦミキサー、ＩＦＶＧＡ、およびＩＦフィルタを含む種々のＩＦコンポーネントの必要性を排除する。
【０００５】
ＩＦ部を備えるヘテロダインアーキテクチャにおいて、自動利得制御ユニット（ＡＧＣ）によって制御されるＩＦ−ＶＧＡは、Ａ／Ｄ変換器の比較的狭い動的範囲に適合するように、信号の拡張および圧縮のいずれかを担っている。そして、Ａ／Ｄ変換器は小さいビット幅（一般的に４ビット）の数字を生成して、信号処理を実行する他のハードウェアを単純化することができる。しかしながら、ゼロＩＦアーキテクチャにおいては、ＩＦＶＧＡの欠如によって、Ａ／Ｄ変換器は一般的に、出力において大きいビット幅の数字をもたらすより広い動的範囲を有するように設計されている。
【０００６】
ゼロＩＦアーキテクチャはＩＦコンポーネントの必要性を排除するが、アーキテクチャは、主に、Ａ／Ｄ変換器によって生成された比較的大きなディジタル信号（一般的に１８ビット）のために、より複雑なベースバンドコンポーネントを必要とする。その結果、ディジタルＶＧＡがベースバンドで実現され、Ａ／Ｄ変換器からの大きなビット幅の信号をスケーリングする。ゼロＩＦアーキテクチャは比較的大きな乗算器（一般的に１８ビット×１８ビットの乗算器）を実現して、大きなディジタル信号をスケーリングすることができる。さらに、ディジタルＶＧＡは一般的に、（しばしば１キロバイトを超える）比較的大きなルックアップテーブル（ＬＵＴ）を含んでおり、ＡＧＣユニットから受信された値をデシベル（ｄＢ）の対数単位から、ディジタルＶＧＡの利得を制御するための線形値に変換する。演算において、例えば、ディジタルＶＧＡはＡ／Ｄ変換器から受信された線形ディジタル信号に、ＬＵＴから取得された線形利得値を乗算する。これらの理由によって、ゼロＩＦアーキテクチャを内蔵している無線通信デバイスは、ＩＦコンポーネントが排除されたとしてもかなりのコストがかかる。
【０００７】
１つ以上のルックアップテーブルを記憶するために必要なメモリスペース量は一般的に、ルックアップテーブル内に記憶されている情報量に比例する。従って、ルックアップテーブルが大きくなるほど、ルックアップテーブルの使用もメモリに集中する。一部の無線通信デバイスについては、メモリスペースはかなり限定されており、それによってルックアップテーブルを困難なものとし、および／または実現にコストがかかることになる。
【特許文献１】
U.S. Provisional Application Serial No.60/305,968 “DIGITAL VOLTAGE GAIN AMPLIFIER IMPLEMENTATION IN LOGARITHMIC DOMAIN IN THE ZERO IF ARCHITECTURE”, 2001年7月16日出願
【特許文献２】
U.S. Patent Application Serial No. 09/954,589 (Attorney Docket No. 010419) “DIGITAL VOLTAGE GAIN AMPLIFER FOR ZERO IF ARCHITETURE”, 2001年7月16日出願
【発明の開示】
【０００８】
本出願は、特許文献１の優先権を主張する。本出願はまた、本出願と同日に出願され、同時継続かつ共に譲渡されている特許文献２に関する。
【０００９】
一般的に、本発明は、線形入力から効率的に対数値を生成するための技術を目的としている。とりわけ、本技術は、対数関数の特徴を生かして、ルックアップテーブル（ＬＵＴ）の実現に必要なメモリ要件を軽減する。本技術は、対数または対数様関数の不均一サンプリングを利用して、このよう演算を実行する際に使用される１つ以上のＬＵＴ内のエントリ数を減少させることができる。これらの技術は、スペクトル拡散無線通信システムを含む広範囲の応用に使用することができる。
【００１０】
とりわけ、本技術は、１つ以上の入力変数を指数成分と仮数成分とに分離することに関する。例えば、入力変数は、無線通信デバイス内で処理されたディジタルベースバンド信号などの信号のディジタル値を備えていてもよい。入力変数の成分の各々は、対応するＬＵＴを使用して第一のドメインから第二のドメインに変換されてもよい。例えば、指数成分は指数ＬＵＴを使用して変換されてもよい。同様に仮数成分は仮数ＬＵＴを使用して変換されてもよい。変換後、成分は、第二のドメイン内で実行された演算および他の操作のために結合される。第一のドメインは線形ドメインであってもよく、また第二のドメインは非線形ドメインであってもよい。例えば、第二のドメインは、所望の解像度の単位としてデシベルを有する対数ドメインであってもよい。
【００１１】
とりわけ、仮数ＬＵＴのサイズは、全仮数値のサブセットのみを記憶し、次いで、所望ならサブセットから他の仮数値を引き出すことによって縮小されることが可能である。例えば、本発明の原理によると、セグメントと称される仮数エントリの部分が記憶され、残りのセグメントの仮数値が引き出されることが可能である。他の値は、例えば仮数ＬＵＴからエントリを選択するのに使用される入力アドレスを調整することによって、一般的には入力アドレスをシフトすること、または入力アドレスを新たな入力アドレスに補間することによって引き出される。そして変形入力アドレスを使用して、仮数ＬＵＴから所望の値を選択することができる。
【００１２】
一実施形態において、本技術は１つ以上の方法に従って実行されてもよい。例えば、信号のディジタル値を表す数字は、第一のドメインにおいて指数成分と仮数成分に分離されてもよい。そして指数成分は第一のドメインから第二のドメインに変換されてもよく、また別個に、仮数成分は第一のドメインから第二のドメインに変換されてもよい。次いで、指数成分および仮数成分は第二のドメインにおいて結合され、無線通信デバイスのディジタル増幅器内で信号を増幅するなどの、種々の演算機能や他の操作が第二のドメイン内で実行されてもよい。特に、仮数成分については、全仮数値のサブセットは仮数ＬＵＴに記憶されてもよい。仮数ＬＵＴに記憶されていない仮数値はサブセットから引き出される。
【００１３】
上述の技術はソフトウェア、ハードウェア、あるいはこれらの組み合わせによって実現されてもよい。従って、本発明は、実行される場合には上述の方法の１つ以上を遂行するプログラムコードを有するコンピュータ読み取り可能な媒体を備えている。
【００１４】
一実施形態において、無線通信デバイスまたは他の装置は、数字から指数成分を抽出する指数抽出器と、数字から仮数成分を抽出する仮数抽出器とを含んでいてもよい。装置はまた、第一のドメインから第二のドメインに指数成分を変換するために使用される第一のＬＵＴと、第一のドメインから第二のドメインに仮数成分を変換するために使用される第二のＬＵＴとを含んでいてもよい。装置はまた、第二のドメインにおいて指数成分と仮数成分とを結合する加算器を含んでいてもよい。装置は、無線通信デバイスにおいて使用されているディジタル電圧利得増幅器を備えていてもよい。
【００１５】
とりわけ、本発明に従った無線通信デバイスは、ＲＦ信号を受信するアンテナと、ＲＦ信号からベースバンド信号を生成するＲＦミキサーとを含んでいてもよい。さらに、無線通信デバイスは、ベースバンド信号をスケーリングするための上記の電圧利得増幅器を含んでいてもよい。無線通信デバイスはまた、スケーリングされたベースバンド信号の少なくとも一部を処理するディジタル信号プロセッサを含んでいてもよい。
【００１６】
本発明は多数の利点を提供することができる。とりわけ、本発明は、１つ以上のＬＵＴを実現するコンピュータデバイスのメモリ要件を著しく軽減することが可能である。対数変換ユニットは、以下に詳細に説明されるように、浮動小数点数の指数および仮数ごとに異なるＬＵＴを利用してもよく、これによってメモリ要件の軽減が容易になる。とりわけ、仮数エントリの一部が仮数ＬＵＴに記憶されてもよく、追加の仮数値は必要ならば生成または近似されてもよい。場合によっては、仮数エントリのサブセットが全仮数値の不均一サンプルを備えていてもよい。これらまたは他の不均一サンプリング技術を使用して、仮数ＬＵＴのメモリ要件を著しく軽減することができる。
【００１７】
本発明はＬＵＴを使用する任意のコンピュータデバイスにおいて実現されてもよい。本発明の種々の詳細は無線通信デバイスと関連して説明されるが、本発明は必ずしもその態様に限定されるわけではない。むしろ、本技術をＬＵＴを実現する任意のコンピュータデバイスと共に使用することによってＬＵＴのサイズを縮小することができる。
【００１８】
これらおよび他の実施形態のさらなる詳細は以下の添付の図面および説明において述べられる。他の特徴、目的、および利点は、説明および図面、そして特許請求の範囲から明らかになるであろう。
【発明を実施するための最良の形態】
【００１９】
図１は、本発明に従った例示的無線通信デバイス（ＷＣＤ）１００のブロック図である。限定されているわけではないが、本発明の種々の実施形態は、図１に示されているように、ゼロＩＦアーキテクチャを実現する無線通信デバイスの受信機に関連して説明されている。この場合、ＷＣＤ１００は着信ＲＦ信号を直接ベースバンド信号に変換し、具体的には、最初にＲＦ信号をＩＦ信号に変換するということをしない。
【００２０】
ＷＣＤ１００は、着信ＲＦ信号を受信するアンテナ１０４を含んでいる。例えば、着信ＲＦ信号は、ＣＤＭＡ基地局から送信された符号分割多重アクセス（ＣＤＭＡ）変調信号を備えていてもよい。アンテナ１０４によって受信されたＲＦ信号は、ＲＦミキサー１１２によってベースバンドに結合される前に、低雑音増幅器（ＬＮＡ）１０８を通過してもよい。例えば、ＲＦミキサー１１２は、タイミング基準としてＷＣＤ１００のローカルクロックを利用する周波数合成器１１６によって生成されたキャリア波形を受信してもよい。例えば、ローカルクロックは、電圧制御温度補償型水晶発振器（ＶＣＴＣＸＯ）などの電圧制御発振器１２０を備えていてもよい。所望なら、ＷＣＤ１００はまたさらなるコンポーネント（図示せず）を含むことができる。
【００２１】
ＲＦミキサー１１２はベースバンド信号１１３を生成し、これは、例えばフィルタ１２４によってフィルタリングされて、アナログ／ディジタル（Ａ／Ｄ）変換器１２８によってサンプリングされて、例えばディジタルベースバンド信号１２９などの信号の対応するディジタル値を生成することができる。ディジタルＶＧＡ１３２は、自動利得制御ユニット（ＡＧＣ）１３４によって受信された対数利得値１３５に従ったディジタル値の増幅および減衰のいずれかによって、ディジタルベースバンド信号１２９をスケーリングする。
【００２２】
ディジタルＶＧＡ１３２によるスケーリングの後、スケーリングされたディジタルベースバンド信号はレーキ受信機１３６に提供され、これは異なるソース、例えば異なる基地局から受信された信号を分離および追跡する。例えば、レーキ受信機１３６は、逆拡散、ウォルシュデカバリングおよび累算、パイロット時間および周波数追跡を実行する多数の「フィンガ」を含んでいてもよい。各フィンガは、対応するパスのパイロットおよびデータシンボルをディジタル信号プロセッサ（ＤＳＰ）１４０に出力する。そしてＤＳＰ１４０はシンボル復調および／または他の信号処理を実行する。
【００２３】
上記の通り、ゼロＩＦアーキテクチャはＩＦコンポーネントの必要性を排除するが、アーキテクチャは一般的に、より複雑なベースバンドコンポーネントを内蔵するために従来のデバイスを必要としてきた。しかしながら、比較的大きな乗算器を実現することができる従来のディジタルＶＧＡと異なり、ディジタルＶＧＡ１３２は対数ドメインで動作する。とりわけ、ディジタルＶＧＡ１３２は、対数ドメイン内で、かつＡＧＣ１３４から受信された対数利得値１３５に従ってディジタルベースバンド信号１２９をスケーリングする。このように、ディジタルＶＧＡ１３２は、複雑かつ高価な乗算器を内蔵していないが、より簡素で、比較的低価な加算器を利用している。さらに、ディジタルＶＧＡ１３２は対数ドメインで動作するために、ＡＧＣ１３４から受信された利得値１３５を線形値に変換せずに使用することができ、それによってこのために使用されていた従来のルックアップテーブル（ＬＵＴ）の必要性を排除することができる。
【００２４】
以下により詳細に説明されるように、ディジタルＶＧＡ１３２は対数変換ユニット（図１には図示せず）を利用して、ディジタルベースバンド信号１２９を線形ドメインから対数ドメインに変換することができ、また指数変換ユニット（図示せず）を利用して、スケーリングされたベースバンド信号を対数ドメインから線形ドメインに逆変換することができる。指数変換ユニットおよび対数変換ユニットはルックアップテーブルを利用してもよい。しかしながら、以下に説明されるさらなる技術を使用して、ルックアップテーブルのサイズを縮小することによってメモリ要件を軽減することができる。他の実施形態において、指数変換ユニットおよび対数変換ユニットは、可能な限り小さいサイズのルックアップテーブルと共にアルゴリズムを利用して、適切な変換値を動的に生成することができる。
【００２５】
図２は、ディジタルＶＧＡ１３２（図１）がベースバンド信号を対数ドメインにおいてスケーリングするハイレベルプロセスを示しているフロー図である。図示されているように、ディジタルＶＧＡ１３２は線形ベースバンド信号を線形ドメインから対数ドメインに変換する（２０２）。以下に詳細に説明されるように、ディジタルＶＧＡ１３２は、ルックアップテーブルを利用して変換を実行する対数変換ユニットを内蔵していてもよい。対数ドメインは、所望の解像度にスケーリングされたデシベル単位を有していてもよく、利得値の変換は回避可能である。例えば、利得の所定の解像度に対応する２／１５ｄＢの解像度をＷＣＤで使用してもよい。
【００２６】
ディジタルＶＧＡ１３２は、対数ドメインのベースバンド信号を、ＡＧＣ１３４から受信された利得値に加算することによって、スケーリングされたベースバンド信号を対数ドメインにおいて生成する（２０４）。スケーリングされたベースバンド信号は、例えば、利得値に従って増幅または減衰される。ディジタルＶＧＡ１３２は、スケーリングされたベースバンド信号を対数ドメインから線形ドメインに逆変換する（２０６）。ディジタルＶＧＡ１３２は、ルックアップテーブルを利用して変換を実行する指数変換ユニットを内蔵していてもよい。そしてスケーリングされた線形ベースバンド信号は、例えば、レーキ受信機１３６およびディジタル信号プロセッサ１４０によって処理されることが可能である（２０８）。
【００２７】
図３は、対数ドメイン内で動作するディジタルＶＧＡ１３２の例示的実施形態を示しているブロック図である。図示されているように、ディジタルＶＧＡ１３２は、例えば、線形ディジタル値を所望の解像度のデシベル単位を有する対数値３０５に変換することによって、着信線形ベースバンド信号１２９を対数ドメインに変換する対数変換ユニット３０２を含んでいる。一実施形態において、対数変換ユニット３０２は、線形ベースバンド信号の許容値を対数値にマッピングする対数ＬＵＴを含んでいる。しかしながら、このようなＬＵＴはかなりのメモリスペースを必要とする。このために、対数ＬＵＴのサイズを縮小することによってメモリスペースの要件を軽減するための種々のさらなる技術が説明されている。
【００２８】
ディジタルＶＧＡ１３２は、従来の乗算器ではなく加算器３０６を含んでいる。とりわけ、ディジタルＶＧＡ１３２は対数ドメインを利用して、乗算機能を加算機能と交換する。すなわち、ディジタルＶＧＡ１３２は、Ｌｏｇ（Ｘ＊Ｙ）＝Ｌｏｇ（Ｘ）＋Ｌｏｇ（Ｙ）を利用して、乗算器を加算器３０６と効果的に交換する。しかしながら、ＷＣＤ１００はさらに、増幅されたベースバンド信号を線形ドメインにおいて処理してもよい。従って、ディジタルＶＧＡ１３２はまた、ベースバンド信号を、スケーリングされた後に、線形ドメインに逆変換する指数変換ユニット３１０を含んでいてもよい。
【００２９】
ディジタルＶＧＡ１３２の利得は、ＡＧＣ１３４からのフィードバックによって制御されることが可能である。とりわけ、ＡＧＣ１３４は、例えば所望の解像度を有するデシベル単位で、利得値１３５を対数ドメインにおいて出力する。このように、ディジタルＶＧＡ１３２は、加算器３０６によるアプリケーションに先立って利得値１３５を変換する必要はない。むしろ、ディジタルＶＧＡ１３２は、対数ドメインにおいて利得値１３５を線形ベースバンド信号１２９に単に加算することによって、それに応じて線形ベースバンド信号１２９を増幅または減衰してもよい。
【００３０】
指数変換ユニット３１０はスケーリングされたベースバンド信号を対数ドメインから線形ドメインに逆変換する。例えば、指数変換ユニット３１０は、以下により詳細に説明するように、１つ以上のＬＵＴを使用してもよい。さらに、以下に説明される技術を使用して、１つ以上の指数ＬＵＴのサイズをかなり縮小して、メモリ要件を軽減することができる。
【００３１】
特定の場合において、ディジタルＶＧＡ１３２は、所望の解像度にスケーリングされたデシベル単位を有する対数ドメインで動作する。上記の通り、デシベル単位を有する対数ドメインでの動作は、ＡＧＣ１３４によって生成された利得値を変換せずに使用できる場合には、とりわけ好都合である。しかしながら、他の実施形態において、本発明は他の対数ドメインまたは非線形ドメインで動作してもよい。さらに別の実施形態において、対数変換ユニット３０２および指数変換ユニット３１０は、種々のＬＵＴに加えて、あるいはそれらの代替としてアルゴリズムを実現する。
【００３２】
図４は、より詳細に示されているディジタルＶＧＡ１３２の一実施形態のブロック図である。とりわけ、対数ルックアップテーブル（ＬＯＧＬＵＴ）４０２を含むものとして対数変換ユニット３０２が示されている。さらに、対数変換ユニット３０２は、着信符号付きベースバンド信号を符号なし絶対値（４０６で示されるＡＢＳ）と（４１０で示されている）符号ビットに分離するハードウェアを含んでいる。すなわち、符号ビットが対数変換ユニット３０２内のベースバンド信号から除去されて、次いで指数変換ユニット３１０において伝搬および再挿入される。負の数の対数は未定である。従って、ベースバンド信号から符号ビットを除去することは、ディジタルＶＧＡ内のハードウェアが対数ドメイン内の負の数で動作しようとするシナリオを回避する。むしろ、ディジタルＶＧＡ１３２内の特定のハードウェアは、符号ビットが除去されると、対数ドメイン内の正の数でのみ動作してもよい。
【００３３】
特定の例において、Ａ／Ｄ変換器１２８（図１）は、１個の符号ビットと、７個の整数ビットと、１０個の小数ビットとを含む、１８ビットのバイナリ数としてディジタルベースバンド信号１２９を生成する。符号ビットはベースバンド信号から分離され、７個の整数ビットと１０個の小数ビットを含む残りの１７ビットのバイナリ数はＬＯＧＬＵＴ４０２に供給される。ルックアップの結果として、１７ビットのバイナリ数は９ビットの符号付き数に変換されて、これは加算器３０６に供給される。加算器３０６はまた、所望の解像度のデシベル単位で利得値を表すＡＧＣ１３４から９ビットの符号付き数を受信する。特に、利得値は既に対数ドメイン内にあるため、加算器３０６への入力に先立って何ら調整を必要としない。加算器３０６はそれぞれの入力を加算し、１０ビットの結果を生成し、これは指数変換ユニット３１０に供給される。一例において、比較的簡素で、コストの低い９ビットの加算器が使用される。
【００３４】
指数変換ユニット３１０は飽和ユニット４２４と少なくとも１つの指数ＬＵＴ４２８とを含んでいてもよい。飽和ユニットを使用して、対数ドメインにおいてベースバンド信号を飽和することができる。例えば、上記の例で継続すると、指数変換ユニット３１０に供給される１０ビットの符号付き結果は、飽和ユニット４２４によって７ビットに飽和され、１２８個の可能な値によって表される動的範囲を広げることができる。飽和ユニット４２４の出力は、（４１０で示されている）符号ビットに伴って指数ＬＵＴ４２８に供給されて、線形ドメインにおいてスケーリングされたベースバンド信号を表す４ビットの符号付き結果を生成する。指数ＬＵＴ４３０におけるルックアップに先立って飽和を実行することは、指数ＬＵＴ４３０における個々のエントリの必要サイズを縮小することによって、メモリスペースを縮小することができる。さらに、打切り動作が指数ＬＵＴ４３０に組み込まれていてもよい。すなわち、従来の乗算器タイプのＶＧＡに追従する必要がある任意の従来の打切り動作が、単に指数ＬＵＴ４３０の出力の適切なビット幅を定義することによって、本発明に従った指数ＬＵＴ４３０に組み込まれていてもよい。
【００３５】
図５〜図７は、本発明に従った指数変換ユニットの３つの異なる例示的実施形態を示している。図４に示されている飽和ユニット４２４は図５〜図７には示されていないが、ルックアップに先立つ飽和については含まれており、指数変換ユニット内の１つ以上のＬＵＴのサイズを縮小することができる。さらに、指数変換ユニット内の１つ以上のＬＵＴにおけるエントリは、ディジタル入力信号を効果的に打切る出力ビット幅を有していてもよい。
【００３６】
図５に示されている指数変換ユニット５０２は、正および負の値に対して異なるＬＵＴを含んでいる。とりわけ、指数変換ユニット５０２は、１２８個の可能な正の３ビットの値を記憶するＥＸＰ＿ＬＵＴ（ｐｏｓ）５０６を含んでおり、また１２８個の可能な負の４ビットの値を記憶するＥＸＰ＿ＬＵＴ（ｎｅｇ）５１０を含んでいる。（４１０で示されている）符号ビットを使用して、多重化器５１８によって使用されている入力信号５１４を提供して、適切なＬＵＴから出力を選択する。従って、符号ビットが負の数を識別すると、多重化器５１８はＥＸＰ＿ＬＵＴ（ｎｅｇ）５１０から出力を選択する。符号ビットが正の数を識別すると、多重化器５１８はＥＸＰ＿ＬＵＴ（ｐｏｓ）５０６から出力を選択する。
【００３７】
図６は、指数変換ユニットのさらに別の構成を示している。とりわけ、図６に示されているような指数変換ユニット５４０は単一のＥＸＰ＿ＬＵＴ（ｐｏｓ）５４４を使用して、ＥＸＰ＿ＬＵＴ（ｎｅｇ）とＥＸＰ＿ＬＵＴ（ｐｏｓ）５４４から読み取られた正の値から相補的な負の値を生成するために使用される加算器５４８とを交換する。例えば、正の値ＸがＥＸＰ＿ＬＵＴ（ｐｏｓ）に記憶されているとすると、相補的な負の値は、ある場合（−Ｘ−１）には、適切な相補式によって生成されてもよい。しかしながら、正および負の値が好ましく各Ｙ軸に対称である他の場合には、−Ｘ＋１という２の補数式などを使用して、正の値から負の値を生成することができる。
【００３８】
図６に示されているような指数変換ユニット５４０は、メモリ要件をさらに軽減することによって利点を提供することができる。とりわけ、指数変換ユニット５４０は単一の１２８ビット×３ビットのＬＵＴと加算器５４８とを利用する。他方、図５に示されている指数変換ユニット５０２はより多くのメモリスペースを必要とするが、さらなる加算器を排除する。図５および図６の実施形態の各々は利点および不利点を有しており、これらは、所与の実現のための最良の構成を判断する際に考慮される。
【００３９】
図７は、指数変換ユニットのさらに別の構成を示している。図６の実施形態と同様に、図７に示されている指数変換ユニット５６０は単一のＥＸＰ＿ＬＵＴ（ｐｏｓ）５４４を使用する。しかしながら、指数変換ユニット５６０は、ＥＸＰ＿ＬＵＴ（ｐｏｓ）５４４から選択されたビットを反転して、符号ビットを付加することによって負の値を生成する。補数ユニット５６８を使用して、反転を実行することができ、また付加ユニット５７４を使用して、多重化器５１８が所望の出力を選択した後に符号ビットを付加することができる。図７の実施形態は、図５に示されているようなＥＸＰ＿ＬＵＴ（ｎｅｇ）の必要性を排除し、また図６に示されているような加算器の必要性をも排除する。
【００４０】
図８は、対数変換ユニット３０２の実現をより詳細に示しているブロック図である。上記の通り、対数変換ユニット３０２を使用して、例えば着信線形ベースバンド信号１２９などの信号のディジタル値を対数ドメインに変換する。対数変換ユニット３０２が、線形ベースバンド信号の許容値を対数ドメインにマッピングする単一のＬＵＴを遂行することによって実現可能である一方、図８に示されているような代替構成はメモリ要件を著しく軽減することができる。
【００４１】
とりわけ、図８に示されているように、対数変換ユニット３０２は浮動小数点数を実現するための種々のハードウェアを含んでいる。例えば、Ｎビットの正のバイナリ数Ｘ（ｐ）はＸ（ｐ）＝ｍ^＊２^Ｅ（ここでＥは指数であり、１に設定されるＸ（ｐ）の最上位ビットの位置を表しており、またｍは仮数であり、残りのＥ−１個の最下位ビットを表している）で表すことができる。
【００４２】
デシベル単位を有する対数ドメインにおいて、上記の浮動小数式は以下のように表すことができる。
２０．ｌｏｇ（Ｘ（ｐ）／２^１０）．Ｒ_ｄＢ＝２０．ｌｏｇ（２^Ｅ／２^１０）．Ｒ_ｄＢ＋２０．ｌｏｇ（ｍ）．Ｒ_ｄＢ
ここでＲ_ｄＢは所望のデシベル解像度の逆である。デシベル単位の対数ドメインにおける浮動小数式は以下のように表すことができる。
Ｘ＝Ｘ_Ｅ＋Ｘ_ｍ
ここでＸ_Ｅは指数のデシベル値であり、Ｘ_ｍは仮数のデシベル値である。
【００４３】
この特定のドメインにおいて、Ｘ_ＥはＮ＝１７個のエントリのテーブルとして記憶されることが可能である（ここで各エントリは９ビット幅である）。さらにＸ_ｍはＮ個のセグメントと考えられてもよい。しかしながら、セグメントのうちの１つだけがテーブルとして記憶される必要があり、他の全セグメントの値は記憶されているセグメントのエントリから引き出されることが可能である。例えば、ｍ番目のセグメントは、２^ｍ−１個の要素を含んでおり、これらの各々は、（ｍ＋ｎ）番目のセグメントの入力アドレスをｎビットだけ左シフトすることによって（ｍ＋ｎ）番目のセグメントの要素から引き出されることが可能である。さらに最も近い隣接補間を実行して、ｍ番目のセグメントの要素から（ｍ＋ｎ）番目のセグメントの要素を引き出すことができる。とりわけ、ｍ番目のセグメントの要素から（ｍ＋ｎ）番目のセグメントの要素を補間するためには、ｍ番目のセグメントの入力アドレスをｎビットだけ切上げ、（ｍ＋ｎ）番目のセグメントの入力アドレスとして使用することができる。
【００４４】
図８を再び参照すると、対数変換ユニット３０２は指数抽出器６０２と仮数抽出器６０６とを含んでいる。指数ＬＵＴ６１２を使用して指数の対数値を生成することができる。さらに、仮数ＬＵＴ６１６を使用して仮数の対数値を生成することができる。そしてこれらの値は加算器６２０によって結合され、可能な限り打切りユニット６２４によって打切られる。
【００４５】
一実施形態において、仮数ＬＵＴ６１６は種々の仮数セグメントの全可能な値をマッピングする。しかしながら、仮数ＬＵＴ６１６のサイズを縮小することによってメモリ要件を軽減するためには、アドレス操作論理６２４を実現して、仮数の１つのセグメントの値を、仮数の異なるセグメントから生成するようにすることができる。このように、仮数の単一のセグメントのみが仮数ＬＵＴ６１６に記憶されることが可能である。
【００４６】
アドレス操作論理６２４は以下のように動作することができる。仮数ＬＵＴ６１６が２^Ｕ個のエントリを含んでいるとすると、
Ｅ＞Ｕならば、入力アドレスをＭ’＝ｒｏｕｎｄ（Ｍ／２^{（Ｅ−Ｕ）}）とし、また
Ｅ≦Ｕならば、Ｍ’＝＜＜（Ｕ−Ｅ）とする。
すなわち、Ｅ＞Ｕならば、Ｍ’は補間されて、仮数ＬＵＴ６１６に記憶されている最も近い隣接入力アドレスとして定義され、またＥ≦Ｕならば、Ｍ’は、入力アドレスを（Ｕ−Ｅ）ビットだけ左シフトすることによって得られる。そしてＭ’は記憶されているセグメントに供給されて、対数ドメインにおいて適切な変換値を生成することができる。
【００４７】
図９および図１０は、図８に示されている対数変換ユニット３０２の実施形態の背後にある概念をさらに示している一連の２つのグラフである。また、デシベル単位を有する対数ドメインにおける浮動小数式はＸ＝Ｘ_Ｅ＋Ｘ_ｍ（ここでＸ_Ｅは指数のデシベル値であり、Ｘ_ｍは仮数のデシベル値である）として表すことができる。図９は、同一入力に対するデシベル値Ｘ_Ｅのグラフと比較して、線形入力の関数としてのデシベル値Ｘのグラフである。図９から分かるように、Ｘ_Ｅの値は、種々の異なる入力において、Ｘの値からわずかにずれている。
【００４８】
図１０は、デシベル値Ｘ_ｍのグラフである。Ｘ_ｍは種々の異なる入力においてＸとＸ_Ｅとの間の変化とみられる。従って、図８に示されているように、Ｘは指数ＬＵＴ６１２と仮数ＬＵＴ６１６から生成されることが可能である。とりわけ、指数ＬＵＴ６１２を使用して指数の対数値を生成し、仮数ＬＵＴ６１６を使用して仮数の対数値を生成する。しかしながら、重要なことに、メモリスペースを縮小するためには、仮数ＬＵＴ６１６は、図９に示されているスパイク（すなわちセグメント）の１つに対するエントリを記憶することだけを要する。そして他のスパイクの値は、上記のようなアドレス操作論理６２４を使用して生成されることが可能である。
【００４９】
仮数ＬＵＴ６１６に記憶されているセグメント（すなわち図１０に示されているスパイク）は、必要な正確さに応じて選択されてもよい。例えば、完全対数仮数テーブルは、最後のセグメント（この場合は１７番目のセグメント）を記憶することによって全くの損失なしに引き出されることが可能である。しかしながら、これは、２^１７−１＝６５，５３６個のエントリを有するＬＵＴとなる。特に、対数関数は大きい入力においては平らになる傾向があるので、より小さいセグメントが、無線通信デバイスにおける性能の著しい損失なく選択されることが可能である。とりわけ、実験は、７番目のセグメントの記憶は全入力に対する許容近似を生成することを示している。これは２^７−１＝６４個のエントリのみを有する仮数ＬＵＴを必要とする。
【００５０】
仮数テーブルの包含について比較的小さい数のセグメントを選択することは、対数関数に対する不均一サンプリングを効果的に導く。低入力、例えば対数関数が比較的速く変化する低セグメントにおいて、小さい数のセグメントにおける全ての値は大きい数のセグメントから生成されることが可能である。しかしながら、対数関数がかなりゆっくりと変化する高入力において、値は記憶されているセグメントから補間される。これは、対数関数の不均一サンプリングの一種とみられ、この場合、低入力においてはより多くのデータが保存されているが、高入力においてはごく小数のデータポイントしか保存されていない。実験は、このような不均一サンプリングは、ＷＣＤにおいて著しい性能低下を招かないことを示している。
【００５１】
量子化雑音などの想定外の変数を説明するために、指数ＬＵＴ６１２と仮数ＬＵＴ６１６の双方の解像度をＫビットだけ増加して、データが正しくかつ壊れていないことを保証することができる。量子化雑音は、浮動小数ＬＯＧ関数が有限ビット幅のディジタル数で表されている場合には常に導かれることが可能である。実験は、指数ＬＵＴ６１２と仮数ＬＵＴ６１６の解像度をＫ＝３ビット増加させることは、ＷＣＤの量子化雑音を十分に補償できることを示している。
【００５２】
図１１は、１つ以上のＬＵＴを実現する際にメモリ要件を軽減するために使用可能なプロセスを示しているフロー図である。図１１に示されているプロセスはＷＣＤに使用される場合にはとりわけ効果的であるが、限定的ではない。例えば、図１１のプロセスは、ルックアップテーブルを実現する任意のコンピュータデバイスに使用することができる。
【００５３】
図示されているように、数字は、第一のドメインにおいて指数成分と仮数成分とに分離される（８０２）。例えば、第一のドメインは線形ドメインであってもよく、また数字は、信号のディジタル値を表すバイナリの浮動小数点数であってもよい。この場合、指数成分は、１に設定されている最上位ビットを単に識別および記憶することによって数字から抽出される。同様に、仮数成分は、残りの最下位ビットを単に記憶することによって数字から抽出される。
【００５４】
指数成分は第一のドメインから、非線形ドメインなどの第二のドメインに変換されてもよい（８０４）。別個に、仮数成分は第一のドメインから第二のドメインに変換されてもよい（８０６）。特定の場合において、第二のドメインは所望の解像度のデシベル単位を有する対数ドメインである。第二のドメインに変換されると（８０４および８０６）、指数および仮数の成分は結合されてもよい（８０８）。例えば、指数および仮数の成分を単に合算することによって結合を容易にするように加算器が実現されてもよい。所望なら、結合は打切りまたは切上げられてもよい。
【００５５】
指数成分の変換は第一のＬＵＴ、例えば指数ＬＵＴを使用して実行されてもよい。同様に、仮数成分の変換は第二のＬＵＴ、例えば仮数ＬＵＴを使用して実行されてもよい。あるいはまた、変換の一方または両方とも、アルゴリズム、またはアルゴリズムとＬＵＴの組み合わせを使用して実行されてもよい。
【００５６】
指数ＬＵＴは比較的小さくてもよく、また指数の可能なビット位置に対応するエントリを有していてもよい。例えば、数字が１７ビットの数字である場合、指数ＬＵＴは１７個のエントリだけを有している。一方で、仮数ＬＵＴはかなり多数のエントリを含んでいてもよい。例えば、数字が１７ビットの数字である場合、仮数ＬＵＴはかなりの多数のエントリを含んでいてもよい。このために、さらなる技術を使用して、仮数ＬＵＴのサイズをさらに縮小することによって、メモリスペースを縮小することができる。
【００５７】
図１２は、仮数ＬＵＴのサイズを著しく縮小するために使用可能なプロセスを示しているフロー図である。図示されているように、全仮数値のサブセットのみが仮数テーブルに記憶されている（９０２）。そしてサブセットに含まれていない値はサブセットから引き出されることが可能である（９０４）。このように、仮数ＬＵＴを実現するためのメモリ要件が軽減される。
【００５８】
再び図１０を参照すると、仮数値のサブセットは、図１０に示されているスパイクの１つに対応していてもよい。他の全スパイクの値は、入力をシフトして、シフトされた入力に基づいてサブセットのエントリを選択すること、および入力を補間して、補間された入力に基づいてサブセットのエントリを選択することのいずれかによって生成されることが可能である。小さい数の仮数セグメントの値が必要な場合（すなわち、図１０において、記憶されているセグメントの左側に配置されているセグメント）、シフト操作を使用することができる。大きい数の仮数セグメントの値が必要な場合（すなわち、図１０において、記憶されているセグメントの右側に配置されているセグメント）、補間操作を使用することができる。このように、可能な仮数値の総数が、必要なら、テーブルに記憶されている仮数エントリのより小さいサブセットから生成されて、それによってメモリスペースを縮小することができる。
【００５９】
とりわけ、大きい数の仮数セグメントにおける値が必要な場合、この値の入力アドレスが補間されて、記憶されている仮数セグメント内の最も近い隣接入力アドレスとして定義される。小さい数の仮数セグメントにおける値が必要な場合、この値の入力アドレスは、記憶されているセグメントの数字と所望の値に対するセグメントの数字間の差異に対応するビット数だけ左シフトされる。そして補間されたアドレス、またはシフトされたアドレスが記憶されているセグメントに供給されて適切な変換値を生成する。
【００６０】
上記のように、特定のサブセットが仮数ＬＵＴに記憶されて、所望の正確さに応じて選択されてもよい。特に、対数関数は大きな入力において平らになる傾向があるので、小さなセグメントを、無線通信デバイスにおける性能の著しい損失なく使用することができる。とりわけ、実験は、７番目のセグメントが全入力に対する許容近似を生成したことを示している。これは、２^７−１＝６４個のエントリのみを有する仮数ＬＵＴを要する。
【００６１】
さらに別の実施形態において、対数または対数様関数の不均一サンプリングを備えているエントリを含む、わずかに大きな仮数ＬＵＴを使用することができる。例えば、エントリは上記の技術を使用して事前演算されてもよい。すなわち、仮数のセグメントが選択されて、小さいセグメントにおける値のすべてが事前演算されて、かつＬＵＴ内に含まれてもよい。しかしながら、大きいセグメントについて、エントリは上記の補間技術に従って事前演算されてもよい。このように、ＬＵＴ内に記憶されている全セグメントは選択されたセグメント以上のエントリを有しておらず、従って必要なメモリスペース量を制限することになる。仮数ＬＵＴは単一のセグメントのみを記憶しているＬＵＴよりも大きいが、アドレス操作論理は必要でない。特定の実現を設計する際に、さらなる必要なメモリスペースはアドレス操作論理の包含に対して重み付けされて、最良の、または最も効率のよい構成を判断する。
【００６２】
上記の種々のＬＵＴがメモリに記憶されて、必要ならアクセスされてもよい。上記の方法が、プログラムコードなどのソフトウェアで実現されてもよい場合がある。例えば、プログラムコードはメモリにロードされて、次いでプロセッサで実行されてもよい。プログラムコードはまず、ハードドライブ、または磁気、光学、光磁気、位相変化、あるいは他のディスクまたはテープ媒体などのコンピュータ読み取り可能な媒体で搬送される。あるいはまた、プログラムコードはＥＥＰＲＯＭなどの電子コンピュータ読み取り可能な媒体からメモリにロードされても、またはネットワーク接続でダウンロードされてもよい。ダウンロードされると、プログラムコードはまず、搬送波に埋め込まれてもよく、そうでなければ電磁信号上で送信されてもよい。プログラムコードは広範囲の機能性を提供するアプリケーションプログラムにおける特徴として実現される。
【００６３】
本発明がプログラムコードで実現される場合、プログラムコードを実行するプロセッサはマイクロプロセッサの形態を採ってもよく、またＰＣ，マッキントッシュ（Ｍａｃｉｎｔｏｓｈ）、コンピュータワークステーション、ハンドヘルドデータ端末、パームコンピュータ、ＷＣＤ、無線基地局、ネットワークルータなどと統合されても、またはこれらの一部を形成してもよい。メモリは、プロセッサによってアクセスおよび実行されて上記の種々の方法を実行するプログラムコードを記憶するランダムアクセスメモリ（ＲＡＭ）を含んでいてもよい。
【００６４】
本発明の種々の実施形態が説明されてきた。例えば、ディジタルＶＧＡはＷＣＤにおける使用に関して説明されてきた。とりわけ、ディジタルＶＧＡは対数ドメイン内で動作し、従来の乗算器、および１０００バイトより大きいサイズを有する従来の指数ルックアップテーブルを、加算器、通常サイズの（すなわち全スペースのうちの約２００バイト）の対数ＬＵＴ、および通常サイズの（すなわち約１２８バイト）小さい指数テーブルと交換する。にもかかわらず、種々の変形が、本発明の主旨および範囲から逸脱することなくなされてもよい。例えば、ルックアップテーブルを実現するというよりはむしろ、本発明は、対数ドメインを線形ドメインに動的に変換する、および／またはその反対のアルゴリズムを使用して実現されてもよい。さらに、本発明は他の対数ドメインで実現されてもよい。さらに、本発明に従ったディジタルＶＧＡは、例えば無線通信ネットワーク内の基地局を含む他のデバイスで使用されてもよい。例えば、ある種の打切りが後続する乗算器を実現するデバイスは本発明の恩恵を受ける。
【００６５】
さらに、本発明の態様はディジタルＶＧＡ以外のアプリケーションで使用されてもよい。例えば、打切り動作が後続する乗算動作を実行する装置は本発明の態様を使用して、従来の乗算器を加算器と交換することができる。ある場合には、乗算器以外の加算器を使用して２つのベースバンド信号を乗算するように本発明が実現されてもよい。一般的に、本発明は、線形ディジタル値を対数ドメインに変換し、対数ドメインにおいてディジタル値を加算し、そして加算された値を線形ドメインに逆変換することによって乗算および打切りを実行することができる。さらに、打切り動作は、単に出力ビット幅を選択して信号を効果的に打切ることによって線形ドメインに逆変換するために使用可能なルックアップテーブルに内蔵されてもよい。
【００６６】
メモリ要件を軽減するためにＬＵＴのサイズを縮小するための種々の技術もまた説明されている。とりわけ、これらの技術の多くはＷＣＤと関連して説明されている。しかし、本発明はこの観点に制限されない。例えば、１つ以上のＬＵＴのサイズを縮小するために使用される技術をまた他のコンピュータデバイスで使用してメモリスペースを縮小することができる。従って、これらおよび他の実施形態は以下の特許請求の範囲内にある。
【図面の簡単な説明】
【００６７】
【図１】本発明に従った無線通信デバイスを示しているブロック図。
【図２】本発明の実施形態に従ったフロー図。
【図３】本発明に従ったディジタルＶＧＡの実施形態を示しているブロック図。
【図４】ディジタルＶＧＡの実施形態をより詳細に示しているブロック図。
【図５】本発明に従った指数変換ユニットの３つの異なる例示的実施形態のうちの１つを示す図。
【図６】本発明に従った指数変換ユニットの３つの異なる例示的実施形態のうちの１つを示す図。
【図７】本発明に従った指数変換ユニットの３つの異なる例示的実施形態のうちの１つを示す図。
【図８】対数変換ユニットの実現をより詳細に示しているブロック図。
【図９】図８に示されている対数変換ユニットの実施形態の背後にある概念をさらに示している一連の２つのグラフのうちの１つ。
【図１０】図８に示されている対数変換ユニットの実施形態の背後にある概念をさらに示している一連の２つのグラフのうちの１つ。
【図１１】本発明に従ったフロー図。
【図１２】本発明に従ったフロー図。
【符号の説明】
【００６８】
１００…例示的無線通信デバイス、１０４…アンテナ、１０８…低雑音増幅器、１１２…ＲＦミキサー、１１６…周波数合成器、１２０…電圧制御発振器、１２４…フィルタ、１２８…ディジタル変換器、１３２…ディジタルＶＧＡ、１３４…自動利得制御ユニット、１３５…対数利得値、１３６…レーキ受信機、１４０…ディジタル信号プロセッサ、３０２…対数変換ユニット、３０５…対数値、３０６…加算器、３１０…指数変換ユニット、４０２…対数ルックアップテーブル、４２４…飽和ユニット、４２８…指数ＬＵＴ、４３０…指数ＬＵＴ、５０２…指数変換ユニット、５１８…多重化器、５４０…指数変換ユニット、５４８…加算器、５６０…指数変換ユニット、５６８…補数ユニット、５７４…付加ユニット、６０２…指数抽出器、６０６…仮数抽出器、６１２…指数ＬＵＴ、６１６…仮数ＬＵＴ、６２０…加算器、６２４…打切りユニット

Claims

ディジタル値の指数成分と仮数成分とを第一のドメインから第二のドメインに別個に変換し、前記第二のドメインにおいて前記ディジタル値の前記変換された指数成分と前記変換された仮数成分とを結合することによって、信号の前記ディジタル値を前記第一のドメインから前記第二のドメインに変換することと、
前記第二のドメインにおいて前記信号の前記変換されたディジタル値を処理することと
を備えた方法。
請求項１に記載の方法において、
前記信号の前記変換されたディジタル値を処理することが、前記変換されたディジタル信号をスケーリングすることを備えている方法。
請求項１に記載の方法において、
前記信号が、拡散スペクトル波形から生成されたディジタルベースバンド信号を備えている方法。
請求項１に記載の方法において、
さらに、前記処理されたディジタル値を前記第二のドメインから前記第一のドメインに変換することを備えている方法。
請求項１に記載の方法において、
前記信号の前記ディジタル値を変換することが、
対数仮数値を、前記仮数成分に基づいて対数仮数値のセットから選択することと、
対数指数値を、前記指数成分に基づいて指数対数値のセットから選択することと、
前記選択された対数仮数値と前記選択された対数指数値とを結合することと
を備えている方法。
請求項５に記載の方法において、
前記対数仮数値を選択することが、
複数の対数仮数値のサブセットを記憶することと、
前記サブセットに含まれていない前記対数仮数値の１つを、前記仮数成分に基づいて前記記憶されているサブセットから導き出すこととを備えた方法。
請求項１に記載の方法において、
さらに、前記指数成分を、指数ルックアップテーブルを使用して前記第一のドメインから前記第二のドメインに変換することと、
前記仮数成分を、仮数ルックアップテーブルを使用して前記第一のドメインから前記第二のドメインに変換することと
を備えている方法。
請求項１に記載の方法において、
さらに、前記第二のドメインにおいて前記変換された指数成分と前記変換された仮数成分の結合を打切ることを備えている方法。
請求項１に記載の方法において、
さらに、前記第二のドメインにおいて前記変換された指数成分と前記変換された仮数成分の結合を切上げることを備えている方法。
請求項１に記載の方法において、
前記第一のドメインは線形ドメインであり、前記第二のドメインは非線形ドメインである方法。
請求項１０に記載の方法において、
前記第二のドメインは、デシベルを単位として使用する対数ドメインである方法。
請求項１に記載の方法において、
前記仮数成分を前記第一のドメインから前記第二のドメインに変換することが、全仮数値のサブセットを備えている仮数テーブルのルックアップを実行することを備えている方法。
請求項１に記載の方法において、
前記仮数成分を前記第一のドメインから前記第二のドメインに変換することが、補間を実行して、前記補間に基づいて全仮数値のサブセットを備えている仮数テーブルからエントリを選択することによって、前記第二のドメインにおいて前記仮数成分を生成することを備えている方法。
請求項１３に記載の方法において、
前記補間が、前記仮数成分を切上げて、前記切上げられた仮数成分を右シフトすることによって実行される最も近い隣接補間である方法。
請求項１に記載の方法において、
前記仮数成分を前記第一のドメインから前記第二のドメインに変換することが、前記第一のドメインにおいて前記仮数成分を左シフトして、前記左シフトの結果に基づいて全仮数値のサブセットを備えている仮数テーブルからエントリを選択することによって、前記第二のドメインにおいて前記仮数成分を生成することを備えている方法。
請求項１に記載の方法において、
前記仮数成分を前記第一のドメインから前記第二のドメインに変換することが、対数関数の不均一サンプリングを備えているエントリを含む仮数テーブルのルックアップを実行することを備えている方法。
全対数仮数値のサブセットを仮数テーブル内のエントリとして記憶することと、
前記サブセットに含まれていない前記対数仮数値の１つを前記サブセットから導出することと、
前記導出された対数仮数値と対数指数値とを結合して、信号の対数ディジタル値を生成することとを備えている方法。
請求項１７に記載の方法において、
前記サブセットに含まれていない前記対数仮数値の１つを導出することが、入力に対してシフト動作を実行して、前記シフトされた入力に基づいて前記エントリの１つを選択することによって、前記サブセットに含まれていない前記対数仮数値の１つを生成することを備えている方法。
請求項１７に記載の方法において、
前記サブセットに含まれていない前記対数仮数値の１つを導出することが、補間を実行し、次いで前記補間に基づいて前記エントリの１つを選択することによって、前記サブセットに含まれていない前記対数仮数値の１つの近似を生成することを備えている方法。
実行されると、ディジタル値の指数成分と仮数成分とを第一のドメインから第二のドメインへと別個に変換し、前記第二のドメインにおいて前記ディジタル値の前記変換された指数成分と前記変換された仮数成分とを結合することによって、信号の前記ディジタル値を前記第一のドメインから前記第二のドメインに変換するプログラムコードを有するコンピュータ読み取り可能な媒体。
請求項２０に記載のコンピュータ読み取り可能な媒体において、
前記プログラムコードは、実行されると、
全対数仮数値のサブセットを仮数テーブル内のエントリとして記憶することと、
前記サブセットに含まれていない前記対数仮数値の１つを前記サブセットから導出することと、
前記第二のドメインにおいて対数ディジタル値を生成するために、前記導出された対数仮数値を対数指数値と結合することとによって、
前記ディジタル値の前記仮数成分を前記第一のドメインから前記第二のドメインに変換するコンピュータ読み取り可能な媒体。
数字から指数成分を抽出する指数抽出器と、
前記数字から仮数成分を抽出する仮数抽出器と、
前記指数成分を第一のドメインから第二のドメインに変換するために使用される第一のルックアップテーブルと、
前記仮数成分を前記第一のドメインから前記第二のドメインに変換するために使用される第二のルックアップテーブルと、
前記第二のドメインにおいて前記指数成分と前記仮数成分とを結合する加算器と
を備えている装置。
請求項２２に記載の装置において、
さらに、前記第二のドメインにおいて前記指数成分と前記仮数成分との結合を打切るシフタを備えている装置。
請求項２２に記載の装置において、
さらに、前記第二のドメインにおいて前記指数成分と前記仮数成分との結合を切上げるシフタを備えている装置。
請求項２２に記載の装置において、
前記第一のドメインが線形ドメインであり、前記第二のドメインがデシベルを単位として使用する対数ドメインである装置。
請求項２２に記載の装置において、
補間を実行するアドレス操作論理を更に備え、
前記第二のルックアップテーブルが全仮数値のサブセットを備えている仮数テーブルであり、エントリが前記補完に基づいて前記仮数テーブルから選択される装置。
請求項２２に記載の装置において、
入力に対してシフト動作を実行するアドレス操作論理を更に備え、
前記第二のルックアップテーブルが全仮数値のサブセットを備えている仮数テーブルであり、エントリが前記シフトされた入力に基づいて前記仮数テーブルから選択される装置。
請求項２７に記載の装置において、
前記第二のルックアップテーブルが、対数関数の不均一サンプリングを備えているエントリを含む仮数テーブルである装置。
全仮数値のサブセットを仮数テーブル内のエントリとして記憶するメモリと、
入力に対する操作を実行して、前記操作の結果に基づいて前記エントリの１つを選択することによって、前記サブセットに含まれていない仮数値を生成するアドレス操作論理とを備えている装置。
請求項２９に記載の装置において、
前記アドレス操作論理が、入力に対してシフト動作を実行し、前記シフトされた入力に基づいて前記エントリの１つを選択することによって、前記サブセットに含まれていない前記仮数値を生成する装置。
請求項２９に記載の装置において、
前記アドレス操作論理が、補間を実行し、次いで前記補間に基づいて前記エントリの１つを選択することによって、前記サブセットに含まれていない前記仮数値を生成する装置。