JP2005341390A - 静電型マイクロホン - Google Patents

Abstract

【課題】 寄生容量による感度低下を抑制する。
【解決手段】 カプセル１１の開口面を蓋するプリント配線基板３１を３層構造とし、中層電極パターン３２を内面に形成されている入力端子パターン２３と重なり、かつ入力端子パターン２３より広い面積を有するものとし、スルーホール２６を介して外面に形成されている出力端子パターン２１と接続する。振動膜１５の振動による静電容量の変化は電圧変化に変換され、その入力信号はゲートリング１８、入力端子パターン２３を通って増幅器２６に入力され、インピーダンス変換されて取り出されるが、入力信号と同相の出力信号が入力端子パターン２３と中層電極パターン３２で形成されるコンデンサを介して増幅器２６に正帰還されるものとなる。
【選択図】 図１

Description

この発明は例えば携帯電話機等に搭載されて使用される小型な静電型マイクロホンに関する。

図５はこの種のマイクロホンの従来構成例として、フロントエレクトレットタイプの静電型マイクロホンの構成を示したものである。
カプセル１１は金属製とされて一端側が閉塞された円筒状をなすものとされ、その一端側の閉塞板部１１ａには音孔１２が形成されている。閉塞板部１１ａの内面にはエレクトレット層１３が被着形成され、このエレクトレット層１３に、リング状をなす絶縁スペーサ１４を介して振動膜１５が対向配置されている。
振動膜１５は金属製の振動膜リング１６に周縁が固定支持されており、この振動膜１５とエレクトレット層１３が形成された閉塞板部１１ａとによって静電容量が形成されている。即ち、この例ではカプセル１１の閉塞板部１１ａが背極として機能する。

一方、カプセル１１の他端側（開口端側）には円形のプリント配線基板１７が配置され、このプリント配線基板１７と振動膜リング１６との間には金属製のゲートリング１８が介在されて所定の空間が形成されている。なお、ゲートリング１８とカプセル１１の内周面との間には絶縁リング１９が配置されている。
プリント配線基板１７のカプセル１１への固定は、カプセル１１内に絶縁リング１９、絶縁スペーサ１４、振動膜１５を支持した振動膜リング１６、ゲートリング１８及びプリント配線基板１７を順次収納し、カプセル１１の開口端をかしめて内側へ折り曲げることによって行われ、これによりカプセル１１の開口面がプリント配線基板１７によって蓋される。図５中、１１ｂはカプセル１１のかしめ部を示す。

上記のように配置されて、カプセル１１と共にマイクロホンの外形を構成するプリント配線基板１７は両面プリント配線基板とされ、外面には出力端子パターン２１とアース端子パターン２２とが形成されている。出力端子パターン２１は円形パターンとされ、アース端子パターン２２は出力端子パターン２１を囲む環状パターンとされている。カプセル１１のかしめ部１１ｂはアース端子パターン２２に圧接されている。
一方、プリント配線基板１７の内面の外周側には環状をなすように入力端子パターン２３が形成されており、ゲートリング１８はこの入力端子パターン２３上に搭載されて入力端子パターン２３に圧接されている。入力端子パターン２３の内側には出力電極２４及びアース電極２５が形成されており、これら入力端子パターン２３、出力電極２４及びアース電極２５と接続されて増幅器２６がプリント配線基板１７の内面に実装されている。増幅器２６は例えば電界効果トランジスタ（ＦＥＴ）とされる。なお、出力電極２４及びアース電極２５はそれぞれスルーホール２６，２７を介して外面側の出力端子パターン２１及びアース端子パターン２２と接続されている。

このような構造により、背極をなすカプセル１１の閉塞板部１１ａはかしめ部１１ｂを介してアース端子パターン２２に接続され、振動膜１５は振動膜リング１６、ゲートリング１８を介して入力端子パターン２３に接続されている。
上記のような構成とされた静電型マイクロホンでは、音孔１２を通って音波が入射すると、音波によって振動膜１５が振動し、この振動による振動膜１５と閉塞板部１１ａ（背極）との間の静電容量の変化がエレクトレット層１３で形成される電界により電圧の変化に変換される。変換された入力信号はゲートリング１８及び入力端子パターン２３を通って増幅器２６に入力され、増幅器２６は入力信号をインピーダンス変換し、音声信号として出力するものとなっている（例えば、特許文献１参照）。
特開２００１−９５０９７号公報

ところで、この図５に示したような構造の静電型マイクロホンでは、入力端子パターン２３とアース端子パターン２２間、ゲートリング１８とカプセル１１間等で寄生容量が発生し、小型化に伴って振動系容量に対する寄生容量の割合が大きくなるといった問題がある。
図６は図５に示した静電型マイクロホンの回路構造を示したものであり、図中、Ｃｍは振動系容量（カプセル１１の閉塞板部１１ａと振動膜１５で形成されるコンデンサ）を示し、Ｍ１は電界効果トランジスタを示す。また、Ｖ１は外部電源、Ｒ１は負荷抵抗、Ｃ２はＤＣカットコンデンサを示す。電界効果トランジスタＭ１はこの例ではドレイン接地のＰ型ＭＯＳ ＦＥＴとされている。

寄生容量は図６中、Ｃ１で示され、この寄生容量Ｃ１の振動系容量Ｃｍに対する割合が大きくなると、入力信号が減衰し、マイクロホンの感度低下を招くものとなっていた。
この発明の目的はこの問題に鑑み、寄生容量による感度低下を抑制できるようにした静電型マイクロホンを提供することにある。

この発明によれば、静電容量を形成する振動膜及び背極と、その静電容量の変化を電圧の変化に変換するためのエレクトレットと、その変換された入力信号をインピーダンス変換して取り出す増幅器とを備え、筒状カプセルと、そのカプセルの開口面を蓋するプリント配線基板とによって外形が構成され、そのプリント配線基板は外面に出力端子パターンと、その出力端子パターンを囲むアース端子パターンとを有し、内面の外周側に入力端子パターンが形成されて、その入力端子パターン上にゲートリングが搭載され、上記入力信号がゲートリング及び入力端子パターンを通って上記内面に実装されている増幅器に入力される構造とされた静電型マイクロホンにおいて、
プリント配線基板が上記外面と内面の間に中層電極パターンを有する３層構造とされ、その中層電極パターンは入力端子パターンと重なり、かつ入力端子パターンより広い面積を有するものとされ、スルーホールを介して出力端子パターンと接続されているものとされる。

この発明によれば、入力信号と同相の出力信号が入力端子パターンと中層電極パターンで形成されるコンデンサを介して増幅器に正帰還され、従来のような入力端子パターンとアース端子パターン間の寄生容量が生じないものとなっており、よって寄生容量による感度低下を抑制することができる。

この発明の実施形態を図面を参照して実施例により説明する。
図１はこの発明による静電型マイクロホンの一実施例を示したものであり、この例では図５に示した従来の静電型マイクロホンと同様、フロントエレクトレットタイプとなっている。なお、図５と対応する部分には同一符号を付し、その詳細な説明を省略する。
この例ではカプセル１１の開口面を蓋する円形のプリント配線基板３１は３層構造とされ、出力端子パターン２１及びアース端子パターン２２が形成されている外面と、入力端子パターン２３等が形成されている内面との間に中層電極パターン３２を有するものとされる。

図２Ａ〜Ｃはこのプリント配線基板３１の各層のパターン形状を示したものであり、図２Ａ〜Ｃはそれぞれ内面（上面）パターン形状、中層パターン形状、外面（下面）パターン形状を示す。なお、これら図はすべて内面側（上面側）から見た形状として示している。
出力端子パターン２１は円形パターンとされて図２Ｃに示したように中央に形成されており、アース端子パターン２２はこの出力端子パターン２１を囲む環状パターンとされて周縁まで形成されている。入力端子パターン２３は図２Ａに示したように環状とされて外周側に形成されており、この例ではこの入力端子パターン２３の内周に沿って環状のガード電極パターン３３が形成され、このガード電極パターン３３の内側にアース電極２５と出力電極２４とが形成されている。

出力電極２４及びアース電極２５はそれぞれスルーホール２６，２７を介して出力端子パターン２１及びアース端子パターン２２と接続されており、この例ではスルーホール２６は１個設けられ、スルーホール２７は８個設けられている。
中層電極パターン３２は図２Ｂに示したようにほぼ全面に形成され、スルーホール２６を介して出力端子パターン２１と接続されている。また、内面のガード電極パターン３３はスルーホール３４を介してこの中層電極パターン３２と接続されている。なお、図２Ｂ中、３５はアース接続用のスルーホール２７と中層電極パターン３２とが接触しないようにするための逃げを示す。

図３はこのような３層構造とされたプリント配線基板３１を備えた静電型マイクロホンの回路構造を図６と同様に示したものであり、この例ではＣ１は入力端子パターン２３と中層電極パターン３２で形成されるコンデンサとなり、このコンデンサＣ１を介して入力信号と同相の出力信号が電界効果トランジスタＭ１のゲートに正帰還されるものとなっている。
入力信号はこのように出力信号（フィードバック信号）が正帰還されることにより増幅され、寄生容量が存在しない時の値に近づけることができ、よってこの例では寄生容量によってマイクロホンの感度が低下するのを抑制できるものとなっている。

なお、中層電極パターン３２とアース端子パターン２２間においてもコンデンサが形成されることになるが、出力信号はインピーダンス変換され、低インピーダンスになっているため、このコンデンサの影響は無視することができる。
中層電極パターン３２はこの例では図２Ｂに示したようにほぼ全面にわたって形成されているが、入力端子パターン２３と重なるように位置され、かつ確実に重なるように入力端子パターン２３より広い面積を有するものとされ、その点でこの例のようにほぼ全面にわたって形成するのが良い。

また、この例では入力端子パターン２３の内側にも出力端子パターン２１と接続されているガード電極パターン３３が設けられており、このガード電極パターン３３の存在により、寄生容量による感度低下をより一層抑制できるものとなっている。このガード電極パターン３３の幅は極力広くするのが良く、プリント配線基板３１の厚み以上にするのが好ましい。
上述した例では、増幅器２６としてＰ型ＭＯＳ ＦＥＴを使用し、ドレイン接地とすることでソースフォロア回路（増幅度＜１）を形成しているが、これに限るものではなく、入力信号と同相のフィードバック信号を正帰還することができるものであればよい。但し、発振しないように増幅度を調整しておくことが必要となる。

図４はさらに良好な性能が得られるようにした構成を示したものであり、この例では図１に示した構成に加え、ゲートリング１８とカプセル１１の内周面との間に配されている樹脂製絶縁リング１９内に電極層３６を形成したものとなっている。
電極層３６はゲートリング１８とカプセル１１との間に介在するように全周にわたって設けられ、つまり筒状をなすものとされており、その下端においてプリント配線基板３１の中層電極パターン３２と接触導通されている。このような電極層３６を有する絶縁リング１９はインサート成形されて作製される。

この例のように絶縁リング１９内に電極層３６を設けることにより、寄生容量によるマイクロホンの感度低下をさらに抑制でき、より大きな効果が得られるものとなる。
なお、上述した実施例ではフロントエレクトレットタイプの静電型マイクロホンを例に説明したが、例えばバックエレクトレットタイブの静電型マイクロホンであっても実施例と同様の構成を採用することができ、同様の効果を得ることができる。

この発明による静電型マイクロホンの一実施例を示す断面図。 図１におけるプリント配線基板の各層のパターン形状を示す図、Ａは上面パターン、Ｂは中層パターン、Ｃは下面パターンを示す。 図１に示した静電型マイクロホンの回路図。 この発明による静電型マイクロホンの他の実施例を示す断面図。 静電型マイクロホンの従来構成例を示す断面図。 図５に示した静電型マイクロホンの回路図。

Claims (3)

1. 静電容量を形成する振動膜及び背極と、その静電容量の変化を電圧の変化に変換するためのエレクトレットと、その変換された入力信号をインピーダンス変換して取り出す増幅器とを備える静電型マイクロホンであって、
   筒状カプセルと、そのカプセルの開口面を蓋するプリント配線基板とによって外形が構成され、そのプリント配線基板は外面に出力端子パターンと、その出力端子パターンを囲むアース端子パターンとを有し、内面の外周側に入力端子パターンが形成されて、その入力端子パターン上にゲートリングが搭載され、上記入力信号がゲートリング及び入力端子パターンを通って上記内面に実装されている上記増幅器に入力される構造とされた静電型マイクロホンにおいて、
   上記プリント配線基板が上記外面と内面の間に中層電極パターンを有する３層構造とされ、
   上記中層電極パターンは上記入力端子パターンと重なり、かつ入力端子パターンより広い面積を有するものとされ、スルーホールを介して上記出力端子パターンと接続されていることを特徴とする静電型マイクロホン。
2. 請求項１記載の静電型マイクロホンにおいて、
   上記入力端子パターンの内周に沿ってガード電極パターンが上記内面に形成され、
   上記ガード電極パターンはスルーホールを介して上記中層電極パターンと接続されていることを特徴とする静電型マイクロホン。
3. 請求項１又は２記載の静電型マイクロホンにおいて、
   上記ゲートリングとカプセルの内周面との間に配された絶縁リング内に全周にわたって電極層が形成され、
   その電極層は上記中層電極パターンと接触導通されていることを特徴とする静電型マイクロホン。

Images