JP2005340574A - 半導体基板および荷電粒子線露光方法 - Google Patents

Abstract

【課題】 荷電粒子線露光において、帯電対策がなされたＳＯＩ基板と、これを用いた荷電粒子線露光方法を提供するものである。
【解決手段】 本発明のＳＯＩ基板は、下地半導体基板と単結晶半導体層が電気的に導通しているため、これに荷電粒子線露光する際、表面に接地端子を備えた試料台に静電吸着法を用いて固定すると、接地端子を介して下地半導体基板とともに単結晶半導体層も接地することが可能となる。
【選択図】 図１

Description

本発明は、半導体基板とこれを用いた荷電粒子線露光方法に関し、特に、荷電粒子線露光時に帯電することのないＳＯＩ構造を有する半導体基板とこれを用いた荷電粒子線露光方法に関する。

荷電粒子線露光装置において半導体基板上に荷電粒子線露光を行う場合、半導体基板を試料台に固定する方法として、一般的には静電吸着法が用いられる（例えば、特許文献１）。荷電粒子線露光装置は試料室内部が真空に保たれているため、光露光装置で用いられているような真空吸着法を用いて固定することができないからである。
しかし、静電吸着法で半導体基板を固定する場合、半導体基板自身が帯電するという現象により、帯電した電荷の作る電界によって入射荷電粒子線の軌道が曲げられ描画位置精度が大きく低下してしまう。このため、静電吸着法を用いる場合は、半導体基板の帯電を防ぐために何らかの方法で半導体基板を接地する必要がある。

半導体基板の接地方法としてはいくつかの手段が実施されているが、ここでは、単結晶シリコン基板上に荷電粒子線露光をする場合を例に説明する。
図４は、単結晶シリコン基板と、これを固定する試料台を表す模式図である。

図４より、レジスト４０１を塗布された単結晶シリコン基板４０２が試料台４０３に静電吸着法により固定されている。試料台４０３表面には、接地端子４０４が設けられ、単結晶シリコン基板４０２の裏面と接触している。接地端子４０４を接地することで、単結晶シリコン基板４０２は接地され、帯電によるパターン位置ずれを防止する。

一方、半導体基板技術のひとつとしてＳＯＩ（Semiconductor On Insulator）技術が注目されている。半導体基板としてＳＯＩ基板を用いることにより、より高速化、低消費電力化が期待される。ＳＯＩ基板とは、通常の単結晶半導体基板と違い、その表面の１マイクロメータ以下の厚さの単結晶半導体層と下地半導体基板が薄い絶縁層によって電気的に絶縁された３層構造となっている。この薄い絶縁層によって、通常の半導体基板において素子と基板との間に発生していた寄生容量が抑えられるため、低消費電力化、高速化が可能となる。
特開２００４−７２０７６号公報（［００７８］段落など）

しかし、ＳＯＩ基板は表面の単結晶半導体層と下地半導体基板が絶縁されているため、これを用いた荷電粒子線露光には以下のような問題点がある。

図５は、ＳＯＩ基板と、これを固定する試料台を表す模式図である。

図５より、単結晶半導体層５０１と絶縁層５０２と下地半導体基板５０３より構成されるＳＯＩ基板５０４は、単結晶半導体層５０１表面にレジスト５０５を塗布され、試料台５０６に静電吸着法により固定されている。試料台に設けられた接地端子５０７と接触している下地半導体基板５０３は接地されるが、単結晶半導体層５０１は絶縁層５０２によって絶縁されているので接地することができない。従って、荷電粒子線露光の際に、単結晶半導体層５０３およびレジスト５０５が荷電粒子線によって帯電してしまうため、パターンの描画位置精度が低下してしまう。

本発明はかかる課題の認識に基づいてなされたものであり、その目的は、荷電粒子線露光において、帯電対策がなされたＳＯＩ基板と、これを用いた荷電粒子線露光方法を提供するものである。

本発明のＳＯＩ基板は、下地半導体基板と単結晶半導体層が電気的に導通しているため、これに荷電粒子線露光する際、表面に接地端子を備えた試料台に静電吸着法を用いて固定すると、接地端子を介して下地半導体基板とともに単結晶半導体層も接地することが可能となる。

すなわち、本発明の一態様によれば、下地半導体基板と、前記下地半導体基板上に形成される絶縁層と、前記絶縁層上に形成される単結晶半導体層より構成される３層の半導体基板であって、
前記半導体基板の少なくとも一部の領域に、前記絶縁層が存在せず前記下地半導体基板と前記単結晶半導体基板とが電気的に導通する導通領域が設けられた半導体基板を提供する。

また、前記導通領域が前記半導体基板の外周部の一部に設けられる半導体基板を提供する。

また、前記導通領域が前記半導体基板の外周部全体に設けられる半導体基板を提供する。

また、前記導通領域が前記半導体基板の外周部全体および中心部に設けられる半導体基板を提供する。

さらに、下地半導体基板と、前記下地半導体基板上に形成される絶縁層と、前記絶縁層上に形成される単結晶半導体層より構成される３層の半導体基板に対する荷電粒子線露光方法であって、
前記半導体基板の主面側である単結晶半導体層にレジストを塗布する工程と、
前記半導体基板の裏面側である前記下地半導体基板が試料台に接触するよう固定する工程とを備え、
前記半導体基板の少なくとも一部の領域に設けられた導通領域を介して、前記下地半導体基板と前記単結晶半導体層を接地しながら前記レジストに荷電粒子線を照射する荷電粒子線露光方法を提供する。

本発明によれば、試料台表面に設けられた接地端子をＳＯＩ基板の裏面に接触させることによって、下地半導体基板とともに単結晶半導体層も接地することができるので、ＳＯＩ基板の帯電による描画位置精度の低下を防ぐことができる。

以下、本発明の実施の形態を説明する。
図１は、本発明の第１の実施の形態にかかる半導体基板を表す模式図である。 図１において、（ａ）に半導体基板が試料台に接地された様子を表す断面図を、（ｂ）に半導体基板の上面図を、それぞれ表す。

図１（ａ）より、単結晶半導体層１０１と絶縁層１０２と下地半導体基板１０３より構成されるＳＯＩ基板１０４は、単結晶半導体層１０１表面にレジスト１０５を塗布され、試料台１０６に静電吸着法により固定されている。ＳＯＩ基板１０４の一部領域１０７において、絶縁層１０２が形成されておらず、下地半導体基板１０３と単結晶半導体層１０１が電気的に導通している。このため、下地半導体基板１０３の裏面が試料台１０６の表面に設けられた接地端子１０８と接触することにより、下地半導体基板１０３だけでなく単結晶半導体層１０１も接地することができる。

図１（ｂ）より、絶縁層１０２が形成されない領域、すなわち下地半導体基板１０３と単結晶半導体層１０１が電気的に導通している領域は、半導体基板の外周の一部に設けられていることが分かる。

図２は、本発明の第２の実施の形態にかかる半導体基板を表す模式図である。 図２において、（ａ）に半導体基板が試料台に接地された様子を表す断面図を、（ｂ）に半導体基板の上面図を、それぞれ表す。

図２（ａ）より、単結晶半導体層２０１と絶縁層２０２と下地半導体基板２０３より構成されるＳＯＩ基板２０４は、単結晶半導体層２０１表面にレジスト２０５を塗布され、試料台２０６に静電吸着法により固定されている。ＳＯＩ基板２０４の一部領域２０７において、絶縁層２０２が形成されておらず、下地半導体基板２０３と単結晶半導体層２０１が電気的に導通している。このため、下地半導体基板２０３の裏面が試料台２０６の表面に設けられた接地端子２０８と接触することにより、下地半導体基板２０３だけでなく単結晶半導体層２０１も接地することができる。

図２（ａ）より、絶縁層２０２が形成されない領域、すなわち下地半導体基板２０３と単結晶半導体層２０１が電気的に導通している領域は、半導体基板の外周の全体に設けられていることが分かる。導通領域を外周の全体に設けることで、第１の実施の形態に比べて、基板表面で生じる接地点から近い箇所と遠い箇所との差を小さくすることができる。

図３は、本発明の第３の実施の形態にかかる半導体基板を表す模式図である。 図３において、（ａ）に半導体基板が試料台に接地された様子を表す断面図を、（ｂ）に半導体基板の上面図を、それぞれ表す。

図３（ａ）より、単結晶半導体層３０１と絶縁層３０２と下地半導体基板３０３より構成されるＳＯＩ基板３０４は、単結晶半導体層３０１表面にレジスト３０５を塗布され、試料台３０６に静電吸着法により固定されている。ＳＯＩ基板３０４の一部領域３０７、３０８において、絶縁層３０２が形成されておらず、下地半導体基板３０３と単結晶半導体層３０１が電気的に導通している。このため、下地半導体基板３０３の裏面が試料台３０６の表面に設けられた接地端子３０９と接触することにより、下地半導体基板３０３だけでなく単結晶半導体層３０１も接地することができる。

図３（ａ）より、絶縁層３０２が形成されない領域、すなわち下地半導体基板３０３と単結晶半導体層３０１が電気的に導通している領域は、半導体基板の外周の全体と、中心部に設けられていることが分かる。導通領域を外周の全体に加えて中心部にも設けることで、第２の実施の形態に比べて、ＳＯＩ基板表面においてより安定した接地電位が確保できる。将来的に、半導体基板の口径が大型化された場合に効果を奏する。

以上、説明してきたように、本発明のＳＯＩ基板を荷電粒子線露光装置の試料台に静電吸着法で装着して荷電粒子線露光を行う場合、試料台に備えられている接地端子を介して接地しながら荷電粒子線露光を行うことで、基板表面とレジストの帯電を防止することができる。これによって、帯電した電荷による照射荷電粒子線の軌道妨害を抑え、描画精度を維持ことができる。このとき、露光装置自体に特別な変更の必要はなく、従来の仕様のままで使用できる。

なお、本発明の半導体基板は、これまで説明してきた実施の形態に限定されるものではない。例えば、半導体基板が３層以上の層構造を有する場合にも適用可能である。また、導通領域の接地場所もこの限りではない、半導体基板の形状、設計の余裕度に応じて、必要な箇所に設けることが可能である。

本発明の第１の実施の形態にかかる半導体基板を表す模式図である。 本発明の第２の実施の形態にかかる半導体基板を表す模式図である。 本発明の第３の実施の形態にかかる半導体基板を表す模式図である。 単結晶シリコン基板と、これを固定する試料台を表す模式図である。 ＳＯＩ基板と、これを固定する試料台を表す模式図である。

符号の説明

１０１、２０１、３０１、５０１ 単結晶半導体層
１０２、２０２、３０２、５０２ 絶縁層
１０３、２０３、３０３、５０３ 下地半導体基板
１０４、２０４、３０４、５０４ ＳＯＩ基板
１０５、２０５、３０５、４０１、５０５ レジスト
１０６、２０６、３０６、４０３、５０６ 試料台
１０７、２０７、３０７、３０８ 導通領域
１０８、２０８、３０９、４０４、５０７ 接地端子
４０２ 単結晶シリコン基板

Claims (5)

1. 下地半導体基板と、前記下地半導体基板上に形成される絶縁層と、前記絶縁層上に形成される単結晶半導体層より構成される３層の半導体基板であって、
   前記半導体基板の少なくとも一部の領域に、前記絶縁層が存在せず前記下地半導体基板と前記単結晶半導体基板とが電気的に導通する導通領域が設けられたことを特徴とする半導体基板。
2. 前記導通領域が前記半導体基板の外周部の一部に設けられたことを特徴とする請求項１記載の半導体基板。
3. 前記導通領域が前記半導体基板の外周部全体に設けられたことを特徴とする請求項１記載の半導体基板。
4. 前記導通領域が前記半導体基板の外周部全体および中心部に設けられたことを特徴とする請求項１記載の半導体基板。
5. 下地半導体基板と、前記下地半導体基板上に形成される絶縁層と、前記絶縁層上に形成される単結晶半導体層より構成される３層の半導体基板に対する荷電粒子線露光方法であって、
   前記半導体基板の主面側である単結晶半導体層にレジストを塗布する工程と、
   前記半導体基板の裏面側である前記下地半導体基板が試料台に接触するよう固定する工程とを備え、
   前記半導体基板の少なくとも一部の領域に設けられた導通領域を介して、前記下地半導体基板と前記単結晶半導体層を接地しながら前記レジストに荷電粒子線を照射することを特徴とする荷電粒子線露光方法。

Images