JP2005337876A - 半導体装置、およびその製造方法 - Google Patents

Abstract

【課題】 温度特性に優れた半導体装置、およびその製造方法を提供する。
【解決手段】 センサチップ２は、端子台３と加速度センサ部４とから構成されて、ケース１ａとカバー１ｂとからなるパッケージ１内に配置される。このとき、加速度センサ部４の下面とケース１ａの内面との間には第１の空間Ａ１が形成され、加速度センサ部４の上面とカバー１ｂの内面との間には第２の空間Ａ２が形成されており、加速度センサ部４は、その一端面のみが端子台３を介してケース１ａに接続し、他の面はパッケージ１に接しないように構成される。
【選択図】図１

Description

本発明は、加速度を検出する半導体装置、およびその製造方法に関するものである。

加速度センサを構成する従来の半導体装置として、図１３に示すように、ピエゾ抵抗を用いて、複数方向の検出軸Ｘ，Ｙ，Ｚに対して感度を有するセンサチップ３００を具備した半導体多軸加速度センサが提供されている。（例えば、特許文献１参照）。このような半導体装置は、矩形枠状に形成されたフレーム部３０１と、フレーム部３０１の枠内中央に設けられた重り部３０２と、重り部３０２の中央部から略十字状に延設されてフレーム部３０１と重り部３０２とを互いに連結する撓み部３０３と、撓み部３０３に設けられたピエゾ抵抗３０４とからなるセンサチップ３００を備えている。このような構造では、加速度による慣性力が重り部３０２に作用することによって撓み部３０３が撓み、撓み部３０３の所定位置に設けられたピエゾ抵抗３０４の抵抗値が変化することで、加速度に比例した電圧信号をアルミ配線３０６を介して外部に出力して加速度を検出する構造になっている。

ここで加速度センサの感度は、感度∝｛（重り部質量×撓み部長さ×加速度）／（撓み部幅×撓み部厚み^２）｝ の関係があり、小型化、高感度化の理由から、撓み部３０３は、厚みが薄く、幅が狭く、長さが長い形状が求められている。

そして、フレーム部３０１にはストッパ部３０５が接合されており、このストッパ部３０５は、重り部３０２の変位を制限してセンサチップ３００の破損を防止している。

上記のように加速度センサの特性としては感度が高いほうが望ましいが、それ以外にオフセット電圧の温度特性も重要であり、加速度センサは、高温あるいは低温下に置かれてもオフセット電圧値を再現性よく示す必要がある。ここで、温度環境が変化する条件下において、センサチップ、接着剤、パッケージ等の複合材料で構成される加速度センサには、パッケージの熱収縮、あるいは各部を構成するシリコンとガラスの各熱膨張係数の差に起因する応力歪みが発生する。この応力歪みはフレーム部３０１に伝達され、フレーム部３０１から撓み部３０３に伝達される。そして、このようにパッケージや接合部から伝達される熱応力によって、オフセット電圧値の再現性が失われ、温度特性の悪化を招いていた。また、熱応力を主要因とした経時的な特性変動やヒステリシス特性が発生し、センサとして致命的に特性が悪化していた。

そこで、図１４に示すように、加速度検知部４０１と、加速度検知部４０１の下面に接合されてストッパ部として機能する下キャップ４０２と、加速度検知部４０１の上面に接合された上キャップ４０３とからなるセンサチップ４００において、下キャップ４０２の下面を逆四角台錘状に形成してパッケージ４０４の内底面上に配置したものが提案された。これは、センサチップ４００の下面のうち一部領域のみがパッケージ４０４に接することで、センサチップ４００とパッケージ４０４との接合面積を少なくして、パッケージ４０４からセンサチップ４００への熱応力の伝達を低減させて、応力歪みを少なくしたものである。（例えば、特許文献２参照）。
特開平１１−１６０３４８号公報（段落番号［００１７］〜［００２３］、図１） 特開２００１−３３７１０７号公報（段落番号［００３１］、図４）

しかし、上記特許文献２では、センサチップ４００の直下の一部領域がパッケージ４０４に直接接しており、この一部領域を介してパッケージ４０４からセンサチップ４００へ熱応力が直接伝達してしまい、温度特性の悪化の原因となっていた
本発明は、上記事由に鑑みてなされたものであり、その目的は、温度特性に優れた半導体装置、およびその製造方法を提供することにある。

請求項１の発明は、矩形枠状に形成されたフレーム部、前記フレーム部の枠内に設けられた重り部、前記フレーム部と重り部とを可撓的に接合して前記重り部を表裏方向へ変位させる撓み部、前記重り部の変位を制限するストッパ部からなり、前記重り部の変位に応じた電気信号を出力する加速度センサ部と、前記加速度センサ部と外部との間で授受される電気信号を中継するための端子パッドを形成して前記加速度センサ部の一端面に接続した端子台と、前記加速度センサ部と端子台とを収納し、前記端子台を介して前記加速度センサ部に接続したパッケージとを備え、前記加速度センサ部の裏面全体と前記パッケージとの間に第１の空間を形成し、前記加速度センサ部の表面全体と前記パッケージとの間に第２の空間を形成することを特徴とする。

この発明によれば、加速度センサ部は、一端が端子台を介してパッケージに接続して他端が何処にも接続していないフリー構造であり、且つパッケージと加速度センサ部との間には第１，第２の空間が存在しているので、パッケージと加速度センサ部とは直接接することがなく、パッケージからの熱応力歪みによる温度特性の悪化を抑制できる。

請求項２の発明は、請求項１において、前記加速度センサ部と端子台との接続部の一部に第３の空間を形成したことを特徴とする。

この発明によれば、パッケージから加速度センサ部への熱応力の伝達をさらに低減できる。

請求項３の発明は、請求項１において、前記フレーム部とストッパ部との各対向面間に第４の空間を形成したことを特徴とする。

この発明によれば、フレームの材料とストッパ部の材料とに起因する熱応力歪みを低減できる。

請求項４の発明は、請求項１乃至３いずれかにおいて、前記端子台は、ダイアフラム部と、前記ダイアフラム部の外縁に突設した壁部と、前記壁部の端部に形成されてパッケージに接続した台座部と、前記ダイアフラム部と壁部と台座部とに囲まれて密閉された空洞部とからなる圧力センサ部を構成することを特徴とする。

この発明によれば、絶対圧力測定が可能な圧力センサ機能が付加される。

請求項５の発明は、請求項１乃至３いずれかにおいて、前記端子台は、ダイアフラム部と、前記ダイアフラム部の外縁に突設した壁部と、前記壁部の端部に形成されてパッケージに接続した台座部と、前記ダイアフラム部と壁部と台座部とに囲まれた空洞部と、前記空洞部を外部に連続させる貫通孔とからなる圧力センサ部を構成することを特徴とする。

この発明によれば、大気圧測定が可能な圧力センサ機能が付加される。

請求項６の発明は、請求項４または５において、前記加速度センサ部のストッパ部と前記圧力センサ部の台座部とが同一基板から形成されることを特徴とする。

この発明によれば、半導体プロセスを用いた一括形成が可能となって合せ精度を高精度にでき、パッケージからフレーム部へ伝達する熱応力のバランスがとれるので、撓み部へ熱応力が均等に伝達され、温度特性を向上させることができる。

請求項７の発明は、請求項４乃至６いずれかにおいて、前記端子パッドが、前記圧力センサ部の壁部に形成されることを特徴とする。

この発明によれば、ワイヤボンディング時にセンサチップの損傷が発生することなく、安定したワイヤボンディングが可能となる。

請求項８の発明は、請求項４乃至７いずれかにおいて、前記加速度センサ部の撓み部と前記圧力センサ部のダイアフラム部とがＳＯＩ基板のシリコン薄膜層から形成されることを特徴とする。

この発明によれば、ＳＯＩ基板の高精度に厚み管理されたシリコン薄膜層で撓み部とダイアフラム部とが構成されるため、感度ばらつきが小さい高精度の加速度センサ部、圧力センサ部を実現できる。

請求項９の発明は、請求項８記載の半導体装置の製造方法において、前記シリコン薄膜層の少なくとも一部を加工して、前記撓み部とダイアフラム部との各厚みを各々独立して設定したことを特徴とする。

この発明によれば、加速度センサ部と圧力センサ部との各感度特性を任意に各々設定できる。

請求項１０の発明は、請求項９において、前記ストッパ部と対向する前記撓み部の面と、前記台座部に対向する前記ダイアフラム部の面とを同時に形成することを特徴とする。

この発明によれば、撓み部とダイアフラム部に対して高精度の厚み管理が可能となり、加速度センサ部および圧力センサ部の各感度特性のばらつきを抑制できる。

請求項１１の発明は、請求項４乃至８いずれか記載の半導体装置の製造方法において、前記ストッパ部と対向する前記撓み部の面と、前記台座部に対向する前記ダイアフラム部の面とを同時に形成することを特徴とする。

この発明によれば、撓み部とダイアフラム部に対して高精度の厚み管理が可能となり、加速度センサ部および圧力センサ部の各感度特性のばらつきを抑制できる。

以上説明したように、本発明では、加速度センサ部は、一端が端子台を介してパッケージに接続して他端が何処にも接続していないフリー構造であり、且つパッケージと加速度センサ部との間には第１，第２の空間が存在しているので、パッケージと加速度センサ部とは直接接することがなく、パッケージからの熱応力歪みによる温度特性の悪化を抑制できる。したがって、熱応力に起因した経時的な特性変動やヒステリシス特性を著しく改善でき、温度特性に優れた半導体装置を提供することができるという効果がある。

以下、本発明の実施の形態を図面に基づいて説明する。

（実施形態１）
図１は本実施形態の半導体装置たる加速度センサの側面断面の概略図を示しており、パッケージ１内にセンサチップ２が収納されている。パッケージ１は、函状のケース１ａの上面開口にカバー１ｂを覆設して構成される。センサチップ２は、端子台３と加速度センサ部４とから構成されて、ケース１ａ内に配置される。以下、上下方向が加速度センサ部４の表裏方向に一致するものとする。

端子台３は、略上半分を構成する端子部３ａと略下半分を構成する台座部３ｂとで構成されて、台座部３ｂの下面をケース１ａの内底面上に接合している。端子部３ａの上面にはパッド端子が形成されており、パッド端子は、外部からの配線をワイヤボンディングされることで加速度センサ部４−外部間で授受される電気信号を中継している。

加速度センサ部４は、矩形枠状に形成されたフレーム部５と、フレーム部５の枠内略中央に設けられた肉厚の重り部６と、フレーム部５と重り部６との各上面を接続する梁状の撓み部７と、フレーム部５の枠体下面に接続されて、重り部６の下方向の変位を制限するストッパ部８とを備えた略矩形状に形成され、撓み部７は可撓性を有しており、加速度による慣性力が重り部６に作用することによって撓み部７が撓み、撓み部７の所定位置に設けられたピエゾ抵抗（図示なし）の抵抗値が変化することで、加速度に比例した電圧信号を端子部３ａを介して外部に出力する構造になっている。

そして加速度センサ部４は、フレーム部５の一端面が端子台３ａの他端面に一体に接続され、ストッパ部８の一端面が台座部３ｂの他端面に一体に接続されており、フレーム部５の上面が端子台３の上面に略一致している。このとき、加速度センサ部４の下面（裏面）とケース１ａの内面との間には第１の空間Ａ１が形成され、加速度センサ部４の上面（表面）とカバー１ｂの内面との間には第２の空間Ａ２が形成されている。すなわち、加速度センサ部４は、その一端面のみが端子台３を介してケース１ａに接続し、他の面はパッケージ１に接していないので、パッケージ１からの熱応力は端子台３を介してのみ加速度センサ部４に伝達され、パッケージ１から加速度センサ部４には熱応力が直接伝達されない構造となっている。さらに、パッケージ１から端子台３を介して加速度センサ部４に伝達される熱応力は、フレーム部５およびストッパ部８の各一端面を介して伝達されるが、フレーム部５およびストッパ部８の各他端面は固定されていないため応力の開放が可能となり、熱応力による歪みの発生を低減できる。

（実施形態２）
図２は本実施形態の加速度センサのセンサチップ２の側面断面の概略図を示しており、台座部３ｂおよびストッパ部８をパイレックス（登録商標）＃７７４０等のガラス基板で形成し、端子部３ａおよびフレーム部５をシリコンで形成した場合、台座部３ｂおよびストッパ部８と端子部３ａおよびフレーム部５とは陽極接合によって接合可能である。陽極接合の条件としては、真空雰囲気中で４００℃程度に加熱しながら直流電圧略６００Ｖを印加すればよい。ここでパイレックス（登録商標）＃７７４０は、シリコンの熱膨張係数と比較的近い物性値を有するが、接合時の熱歪みによる応力は無視できない。

そこで本実施形態では、実施形態１の台座部３ｂとストッパ部８との接続部に第３の空間Ａ３を形成して、台座部３ｂとストッパ部８とを互いに分離しており、パッケージ１から加速度センサ部４への熱応力の伝達を実施形態１に比べてさらに低減させている。したがって、台座部３ｂおよびストッパ部８を端子部３ａおよびフレーム部５に接合する際に発生する熱歪みによる応力の伝達も減少している。

なお、実施形態１と同様の構成には同一の符号を付して説明は省略する。

（実施形態３）
図３は本実施形態の加速度センサのセンサチップ２の側面断面の概略図を示しており、実施形態１において、フレーム部５の下面とストッパ部８の上面との各対向面間に第４の空間Ａ４を形成して、フレーム部５がストッパ部８に接合していないものである。したがって、パッケージ１から加速度センサ部４への熱応力の伝達を実施形態１に比べてさらに低減できる。

また、フレーム５がストッパ部８に接合していないため、実施形態２で説明したような陽極接合時の熱歪みは発生せず、温度特性に優れた加速度センサを実現することができる。

なお、実施形態１と同様の構成には同一の符号を付して説明は省略する。

（実施形態４）
図４は本実施形態の加速度センサのセンサチップ２の側面断面の概略図を示しており、実施形態１の端子台３に圧力センサ部９を形成したもので、圧力センサ部９は、下面が開口した空洞部１０を端子部３ａに設けて、端子部３ａの上面をダイアフラム部１１とし、空洞部１０が、ダイアフラム部１１と、端子部３ａの側壁（ダイアフラム部１１の外縁から下方に突接した側壁）１２と、台座部３ｂの上面とで真空封止されることで、絶対圧力測定が可能に構成される。

この圧力センサ部９はパッケージ１からの熱歪み応力をセンシングしており、この応力を数値化することでマイコン等による加速度センサの温度補償に利用することができる。

なお、実施形態１と同様の構成には同一の符号を付して説明は省略する。

（実施形態５）
図５（ａ）（ｂ）は本実施形態の加速度センサのセンサチップ２の上面図および側面断面概略図を示しており、実施形態４の台座部３ｂに上下方向に貫通孔１３を穿設したもので、空洞部１０を貫通孔１３を介して外気に触れる構造とすることで、大気圧測定用の圧力センサ部９を構成している。

センサチップ２は、図５のチップ右側に端子台３、圧力センサ部９が形成され、図５のチップ左側に加速度センサ部４が形成されている。圧力センサ部９のダイアフラム部１１上の最大撓み応力位置にはピエゾ抵抗Ｐｒ１〜Ｐｒ４が配置されて、ピエゾ抵抗Ｐｒ１〜Ｐｒ４はホイートストンブリッジに接続しており、圧力によってダイアフラム部１１が撓み、ピエゾ抵抗Ｐｒ１〜Ｐｒ４の抵抗値が変化することで、圧力を検出する構造になっている。

加速度センサ部４の撓み部７上の最大撓み応力位置には、Ｘ方向の加速度を検出するピエゾ抵抗Ｒｘ１〜Ｒｘ４、Ｙ方向の加速度を検出するピエゾ抵抗Ｒｙ１〜Ｒｙ４、Ｚ方向の加速度を検出するピエゾ抵抗Ｒｚ１〜Ｒｚ４が各々配置されており、ピエゾ抵抗Ｒｘ１〜Ｒｘ４、ピエゾ抵抗Ｒｙ１〜Ｒｙ４、ピエゾ抵抗Ｒｚ１〜Ｒｚ４はホイートストンブリッジに各々接続しており、Ｘ，Ｙ，Ｚ方向の３方向の加速度を検出する３軸加速度センサを構成している。

また、ワイヤボンディングするためのパッド端子ＶＤＤ，ＧＮＤ，Ｘ１，Ｘ２，Ｙ１，Ｙ２，Ｚ１，Ｚ２，ＰＶ１，ＰＶ２が圧力センサ部９の壁部１２上に形成されており、パッド端子ＶＤＤ−ＧＮＤ間に測定用電圧を印加し、Ｘ軸加速度はパッド端子Ｘ１−Ｘ２間電圧、Ｙ軸加速度はパッド端子Ｙ１−Ｙ２間電圧、Ｚ軸加速度はパッド端子Ｚ１−Ｚ２間電圧、圧力はパッド端子ＰＶ１−ＰＶ２間電圧として出力される。加速度が加わっていないときの、パッド端子Ｘ１−Ｘ２間電圧、パッド端子Ｙ１−Ｙ２間電圧、パッド端子Ｚ１−Ｚ２間電圧がオフセット電圧値を示す。

そして、パッド端子ＶＤＤ，ＧＮＤ，Ｘ１，Ｘ２，Ｙ１，Ｙ２，Ｚ１，Ｚ２，ＰＶ１，ＰＶ２と、ピエゾ抵抗Ｒｘ１〜Ｒｘ４、ピエゾ抵抗Ｒｙ１〜Ｒｙ４、ピエゾ抵抗Ｒｚ１〜Ｒｚ４、ピエゾ抵抗Ｐｒ１〜Ｐｒ４、コンタクト窓３０間は、アルミ配線３１および半導体不純物拡散配線３２で各々接続されている。

次に図６（ａ）〜（ｅ）、図７（ａ）〜（ｆ）を用いて、本実施形態の加速度センサの製造方法について説明する。本実施形態では、シリコン基板２１２と、シリコン基板２１２上に形成されたシリコン酸化膜層２１１と、シリコン酸化膜層２１１上に形成されたシリコン薄膜層２１０とからなるＳＯＩ基板２０を用いる。シリコン薄膜層２１０は、加速度センサ部４の撓み部７と、圧力センサ部９のダイアフラム部１１とを構成する。ここで各層の厚さは目標感度に応じて任意に設定され、例えば、シリコン薄膜層２１０の厚さを４〜６μｍ、シリコン酸化膜層２１１の厚さを０．３〜１．５μｍ、シリコン基板２１２の厚さを４００〜６００μｍ程度に設定される。（図６（ａ）参照）
次に、パイロジェニック酸化法によって、ＳＯＩ基板２０の上面にシリコン酸化膜層２１３を形成し、ＳＯＩ基板２０の下面にシリコン酸化膜層２１４を形成する（図６（ｂ）参照）。そして、シリコン酸化膜層２１３は、ピエゾ抵抗Ｒｘ１〜Ｒｘ４、Ｒｙ１〜Ｒｙ４、Ｒｚ１〜Ｒｚ４、Ｐｒ１〜Ｐｒ４、およびこれらのピエゾ抵抗を接続してホイートストンブリッジ回路を構成するための半導体不純物拡散配線３２を形成する際のエッチングマスクとして使用される。Ｎ型のシリコン薄膜層２１０を用いる場合、ピエゾ抵抗Ｒｘ１〜Ｒｘ４、Ｒｙ１〜Ｒｙ４、Ｒｚ１〜Ｒｚ４、Ｐｒ１〜Ｐｒ４、半導体不純物拡散配線３２は、ボロン等のＰ型不純物をドープして形成する。ここでは、イオン注入法、デポジット拡散法によってＰ型不純物をシリコン薄膜層２１０に注入後、熱拡散により形成する。なお、この工程におけるプロセス条件としては、例えば、処理炉（拡散炉）内の雰囲気を水蒸気と酸素との混合気体中で、処理温度（拡散温度）を１１００℃、処理時間（拡散時間）を３０分程度にする。ここで、シリコン薄膜層２１０は熱酸化膜（図示なし）で覆われ、この熱酸化膜は電気的絶縁を得るための保護膜の役割を果たす。また、不純物をドープする際の開口窓２３０にも熱酸化膜が形成される。（図６（ｃ）（ｄ）参照）。さらに、この熱酸化膜の上にシリコン窒化膜を保護膜２１５として形成し、シリコン基板８１２の下面には保護膜２１６を形成している（図６（ｅ）参照）。

そして、外部との電気的接続を得るために、半導体不純物拡散配線３２の一部にコンタクト窓２３１を形成して（図７（ａ）参照）、コンタクト窓２３１にアルミ配線３１を形成し、パッド端子ＶＤＤ，ＧＮＤ，Ｘ１，Ｘ２，Ｙ１，Ｙ２，Ｚ１，Ｚ２，ＰＶ１，ＰＶ２を介して、外部からの電源投入、および検出出力の取り出しを可能にする（図７（ｂ）参照）。なお、ここまでの工程で、シリコン薄膜層２１０には、ピエゾ抵抗Ｒｘ１〜Ｒｘ４、Ｒｙ１〜Ｒｙ４、Ｒｚ１〜Ｒｚ４、Ｐｒ１〜Ｐｒ４の各ホイートストンブリッジ回路が構成されている。

次に、シリコン酸化膜層２１４および保護膜２１６に、フレーム部５、重り部７を規定するための形状形成窓２３２をフォトリソグラフィ工程によって形成する（図７（ｃ）参照）。つづいて、シリコン基板２１２の下面より誘導結合型のドライエッチング装置により、シリコン酸化膜層２１１までエッチングして分離溝２３３を形成する（図７（ｄ）参照）。この工程はドライエッチング工程に限定するものではなく、ＫＯＨ（水酸化カリウム水溶液）、ＴＭＡＨ（テトラメチルアンモニウム水溶液）等のアルカリ性溶液を用いた湿式エッチングにより実施してもよい。

ここまでの工程で、撓み部７およびダイアフラム部１１は、シリコン薄膜層２１０とシリコン酸化膜層２１１とからなるメンブレン構造となっている。

次に、加速度センサ部４の重り部６を可動とするために、エッチング加工によって上面からシリコン酸化膜層２１１にまで到達するスリット１４を形成する（図５（ａ）参照）。ここでのエッチング加工は、ＴＭＡＨ（テトラメチルアンモニウム水溶液）等のアルカリ性溶液を用いた湿式エッチング、またはＲＩＥ（反応性イオンエッチング）等のドライエッチングを用いてもよい。

そして、分離溝２３３およびスリット１４によって露出しているシリコン酸化膜層２１１を湿式エッチングによってエッチング除去する。このとき、加速度センサ部４は、重り部６が撓み部７に支持された両持ち十字梁構造に形成される。また同時に、フレーム部５、重り部６を規定するために用いた保護膜２１６もエッチング除去する（図７（ｅ）参照）。これは後工程での陽極接合を容易にするためである。このように、撓み部７とダイアフラム部１１の下面は同時に形成されるので、撓み部７とダイアフラム部１１に対して高精度の厚み管理が可能となり、加速度センサ部４および圧力センサ部９の各感度特性のばらつきを抑制できる。

次に、シリコン基板２１２の下面に、重り部６の変位を制限するストッパ部８を接合する。ストッパ部８をガラスで構成する場合は、陽極接合により接着剤を用いずに接合可能であり、ガラスにはパイレックス（登録商標）＃７７４０等を用いることができる。このとき、例えば真空雰囲気中でシリコン基板２１２を４００℃程度に加熱した状態で約６００Ｖの電圧を印加して接合する（図７（ｆ）参照）。このストッパ部８は、ガラス以外にシリコンやプラスチック等を用いてもよい。

なお、本実施形態では図５の加速度センサの製造方法について説明したが、他の実施形態にも同様に適用できる。

（実施形態６）
図８は本実施形態の加速度センサのセンサチップ２の側面断面の概略図を示しており、実施形態３の加速度センサに実施形態４と同一の圧力センサ部９を設けるとともに、性能を保持したままチップサイズの小型化を図ったものである。

まず、フレーム部５と端子台３ａ、およびストッパ部８と台座部３ｂとが一体のチップで各々構成されているため、加速度センサ部４のフレーム部５と圧力センサ部９の壁部１２とのうち互いに対向している一辺Ｂを共有化できる。すなわち、この共有している一辺Ｂは、加速度センサ部４のフレーム部５を構成するとともに、圧力センサ部９の壁部１２を構成することになる。本実施形態では、共有している一辺Ｂの幅として、加速度センサ部４のフレーム部５と圧力センサ部９の壁部１２とのうち、いずれか小さいほうのサイズを採用することによって、良好な温度特性を保持したままチップサイズの小型化を実現している。

（実施形態７）
図９は本実施形態の加速度センサのセンサチップ２の側面断面の概略図を示しており、実施形態５の加速度センサ部４の撓み部７と圧力センサ部９のダイアフラム部１１との各厚みが互いに異なるように構成されている。撓み部７とダイアフラム部１１とは、実施形態５と同様にＳＯＩ基板２０のシリコン薄膜層２１０（活性層）を利用して形成され、このとき、図１０に示すように、初期のＳＯＩ基板２０のシリコン薄膜層２１０を、撓み部７とダイアフラム部１１とで異なる厚みに加工しておけばよい。このように、撓み部７とダイアフラム部１１との各厚みを互いに異なるように設定することで、加速度センサ部４と圧力センサ部９との各感度特性を任意に各々設定することができる。すなわち、シリコン薄膜層２１０の厚みを加工することで、初期のＳＯＩ基板２０の略均一なシリコン薄膜層２１０の厚みに依存しないセンサ特性に設定することができる。

（実施形態８）
図１１，図１２は、本実施形態の半導体装置の製造方法を示しており、複数組の台座部３ｂおよびストッパ部８を形成したガラス基板Ｇと、複数組の端子部３ａ、フレーム部５、重り部６、撓み部７を形成したシリコン基板Ｓとを陽極接合したものをダイシング装置により１個づつのセンサチップ２に分離することで、加速度センサが作製される。そして、各センサチップ２の台座部３ｂとストッパ部８との接続部に、ダイシング装置を用いて第３の空間Ａ３を形成する。この第３の空間Ａ３の空間距離は、ダイシングに用いるブレードの厚みを選択することによって任意に設定することができる。そして、台座部３ｂに上下方向に貫通孔１３を穿設することで、大気圧測定用の圧力センサ部９を形成している。

なお、実施形態１〜７と同様の構成には同一の符号を付して説明は省略する。

本発明の実施形態１の半導体装置の概略構成を示す側面断面図である。 本発明の実施形態２のセンサチップの概略構成を示す側面断面図である。 本発明の実施形態３のセンサチップの概略構成を示す側面断面図である。 本発明の実施形態４のセンサチップの概略構成を示す側面断面図である。 本発明の実施形態５のセンサチップの概略構成を示し、（ａ）は上面図、（ｂ）は（ａ）のＦ−Ｆ’断面図である。 （ａ）〜（ｅ）同上の製造方法を示す図である。 （ａ）〜（ｆ）同上の製造方法を示す図である。 本発明の実施形態６のセンサチップの概略構成を示す側面断面図である。 本発明の実施形態７のセンサチップの概略構成を示す側面断面図である。 同上ＳＯＩ基板の概略構成を示す側面断面図である。 本発明の実施形態８のセンサチップの分離前の状態を示す側面断面図である。 同上のセンサチップの分離後の状態を示す側面断面図である。 従来のセンサチップの概略構成を示す一部破断した斜視図である。 従来の半導体装置の概略構成を示す側面断面図である。

符号の説明

１ パッケージ
２ センサチップ
３ 端子台
４ 加速度センサ部
５ フレーム部
６ 重り部
７ 撓み部
８ ストッパ部
Ａ１ 第１の空間
Ａ２ 第２の空間

Claims (11)

1. 矩形枠状に形成されたフレーム部、前記フレーム部の枠内に設けられた重り部、前記フレーム部と重り部とを可撓的に接合して前記重り部を表裏方向へ変位させる撓み部、前記重り部の変位を制限するストッパ部からなり、前記重り部の変位に応じた電気信号を出力する加速度センサ部と、
   前記加速度センサ部と外部との間で授受される電気信号を中継するための端子パッドを形成して前記加速度センサ部の一端面に接続した端子台と、
   前記加速度センサ部と端子台とを収納し、前記端子台を介して前記加速度センサ部に接続したパッケージとを備え、
   前記加速度センサ部の裏面全体と前記パッケージとの間に第１の空間を形成し、前記加速度センサ部の表面全体と前記パッケージとの間に第２の空間を形成することを特徴とする半導体装置。
2. 前記加速度センサ部と端子台との接続部の一部に第３の空間を形成したことを特徴とする請求項１記載の半導体装置。
3. 前記フレーム部とストッパ部との各対向面間に第４の空間を形成したことを特徴とする請求項１記載の半導体装置。
4. 前記端子台は、ダイアフラム部と、前記ダイアフラム部の外縁に突設した壁部と、前記壁部の端部に形成されてパッケージに接続した台座部と、前記ダイアフラム部と壁部と台座部とに囲まれて密閉された空洞部とからなる圧力センサ部を構成することを特徴とする請求項１乃至３いずれか記載の半導体装置。
5. 前記端子台は、ダイアフラム部と、前記ダイアフラム部の外縁に突設した壁部と、前記壁部の端部に形成されてパッケージに接続した台座部と、前記ダイアフラム部と壁部と台座部とに囲まれた空洞部と、前記空洞部を外部に連続させる貫通孔とからなる圧力センサ部を構成することを特徴とする請求項１乃至３いずれか記載の半導体装置。
6. 前記加速度センサ部のストッパ部と前記圧力センサ部の台座部とが同一基板から形成されることを特徴とする請求項４または５記載の半導体装置。
7. 前記端子パッドが、前記圧力センサ部の壁部に形成されることを特徴とする請求項４乃至６いずれか記載の半導体装置。
8. 前記加速度センサ部の撓み部と前記圧力センサ部のダイアフラム部とがＳＯＩ基板のシリコン薄膜層から形成されることを特徴とする請求項４乃至７いずれか記載の半導体装置。
9. 請求項８記載の半導体装置の製造方法において、前記シリコン薄膜層の少なくとも一部を加工して、前記撓み部とダイアフラム部との各厚みを各々独立して設定したことを特徴とする半導体装置の製造方法。
10. 前記ストッパ部と対向する前記撓み部の面と、前記台座部に対向する前記ダイアフラム部の面とを同時に形成することを特徴とする請求項９記載の半導体装置の製造方法。
11. 請求項４乃至８いずれか記載の半導体装置の製造方法において、前記ストッパ部と対向する前記撓み部の面と、前記台座部に対向する前記ダイアフラム部の面とを同時に形成することを特徴とする半導体装置の製造方法。

Images