JP2005331958A5 - - Google Patents

Description

プラズマディスプレイ装置及びその駆動方法

本発明はプラズマディスプレイ装置及びその駆動方法に関する。

一般的にプラズマディスプレイパネル(Ｐｌａｓｍａ Ｄｉｓｐｌａｙ ＰａＮｅｌ：以下"ＰＤＰ"だとする)はＨｅ+ＸｅまたはＮｅ+Ｘｅ不活性混合ガスの放電の時発生する１４７ｎｍの紫外線によって蛍光体を発光させることで文字またはグラフィックを含んだ画像を表示するようになる。

図１は従来マトリックス形態に配列された放電セル構造を持つ３電極交流面放電型ＰＤＰの構造を示す斜視図である。
図１を参照すれば、３電極交流面放電型ＰＤＰは、上部基板１０上に形成されたスキャン電極１１ａ及びサステイン電極１２ａと、下部基板２０上に形成されたアドレス電極２２とを備える。スキャン電極１１ａとサステイン電極１２ａそれぞれは、透明電極、例えば、インジウムティンオキサイド(Ｉｎｄｉｕｍ−Ｔｉｎ−ＯＸｉｄｅ：ＩＴＯ)により形成される。スキャン電極１１ａとサステイン電極１２ａそれぞれには、抵抗を減らすための金属バス電極(１１ｂ、１２ｂ)が形成される。スキャン電極１１ａとサステイン電極１２ａが形成された上部基板１０には上部誘電体層１３ａと保護膜１４が積層される。上部誘電体層１３ａには、プラズマ放電の時発生された壁電荷が蓄積される。保護膜１４は、プラズマ放電の時発生されたスパッタリング（Ｓｐｕｔｔｅｒｉｎｇ）による上部誘電体層１３ａの損傷を防止することと同時に、２次電子の放出效率を高めるようになる。保護膜１４には通常酸化マグネシウム(ＭＧＯ)が利用される。

一方、アドレス電極２２が形成された下部基板２０上には、下部誘電体層１３ｂ、隔壁２１が形成されて、下部誘電体層１３ｂと隔壁２１の表面には蛍光体層２３が塗布される。アドレス電極２２は、スキャン電極１１ａ及びサステイン電極１２ａと交差される方向に形成される。隔壁２１は、アドレス電極２２と並んで形成され、放電によって生成された紫外線及び可視光が接した放電セルに漏洩することを防止する。蛍光体層２３は、プラズマ放電の時発生された紫外線によって励起されて、赤色(Ｒ)、緑(Ｇ)または青色(Ｂ)中何れか一つの可視光線を発生するようになる。上部基板１０と下部基板２０との間において隔壁２１によって区画された放電セルの放電空間には、放電のためのＨｅ+ＸｅまたはＮｅ+Ｘｅなどの不活性混合ガスが注入される。このような構造を持つ従来ＰＤＰの駆動方法をよく見れば図２のようである。

図２は、従来のＰＤＰの駆動方法を説明するための駆動波形である。図２をよく見れば、従来ＰＤＰは全画面を初期化させるためのリセット期間、セルを選択するためのアドレス期間、及び、選択されたセルの放電を維持させるためのサステイン期間で分けられて駆動される。

先ず、リセット期間は、セットアップ期間(ＳＵ)とセットダウン期間(ＳＤ)とに分けられて駆動され、セットアップ期間(ＳＵ)にはすべてのスキャン電極(Ｙ)に上昇ランプ波形(Ｒａｍｐ−ｕｐ)が同時に印加される。この上昇ランプ波形によって全画面のセル内には放電が起きる。このセットアップ放電によってアドレス電極(Ｘ)とサステイン電極(Ｚ)上には正極性壁電荷が積もるようになって、スキャン電極(Ｙ)上には負極性の壁電荷が積もるようになる。上昇ランプ波形が供給された後、セットダウン期間(ＳＤ)には、上昇ランプ波形のピーク電圧より低い正極性電圧から落ち始めて基底電圧(ＧＮＤ)または負極性の特定電圧レベルまで落ちる下降ランプ波形(Ｒａｍｐ−ｄｏｗｎ)がセル内に微弱な消去放電を起こすことで、過度に形成された壁電荷を一部消去させるようになる。このセットダウン放電によってアドレス放電が安定に起きることができるほどの壁電荷がセル内に均一に残留される。

アドレス期間は、負極性スキャンパルス(Ｓｃａｎ)がスキャン電極(Ｙ)に順に印加されることと同時に、スキャンパルスに同期されてアドレス電極(Ｘ)に正極性のデータパルス(ｄａｔａ)が印加される。このスキャンパルスとデータパルスとの電圧差と、リセット期間に生成された壁電圧とが加わりながら、データパルスが印加されるセル内にはアドレス放電が発生される。アドレス放電によって選択されたセル内にはサステイン電圧が印加される時に放電が起きることができるようにする程度の壁電荷が形成される。サステイン電極(Ｚ)には、セットダウン期間及びアドレス期間の間には、スキャン電極(Ｙ)との電圧差を減らしてスキャン電極(Ｙ)との誤放電が起きないようにするために、正極性直流電圧(Ｚｄｃ)が供給される。

サステイン期間は、スキャン電極(Ｙ)とサステイン電極(Ｚ)に交互にサステインパルス(ｓｕｓ)が印加される。アドレス放電によって選択されたセルは、セル内の壁電圧とサステインパルスとが加わりながら、毎サステインパルスが印加される毎にスキャン電極(Ｙ)とサステイン電極(Ｚ)の間にサステイン放電すなわち、表示放電が起きるようになる。また、サステイン放電が完了する後には、パルス幅と電圧レベルが小さなランプ波形(Ｒａｍｐ−ｅＲｓ)がサステイン電極(Ｚ)に供給されて全画面のセル内に残る壁電荷を消去させるようになる。

一方、アドレス期間とサステイン期間とにおけるプラズマ表示パネルの駆動装置の動作をさらに詳細に見れば図３のようである。

図３は、従来プラズマディスプレイパネルのアドレス期間とサステイン期間で動作されるスキャン電極(Ｙ)駆動部とサステイン電極(Ｙ)駆動部の回路図である。

先ず、アドレス期間のスキャン過程で初番目スキャン電極(Ｙ１)に相当するチャンネルが選択されれば、残りスキャン電極(Ｙ２、Ｙ３、……Ｙｎ)に相当するチャンネルは選択されない。

このようにチャンネルが選択されれば、選択されたチャンネルに相当する初番目スキャンドライバー１１０-１の第２スイッチング素子１１３-１がターンオンされて、スキャン用スイッチング素子１２０がターンオンされる。

これと同時に、選択されないチャンネルに相当するスキャンドライバー(１１０-２乃至１１０−ｎ)の第１スイッチング素子(１１１-２乃至１１１−ｎ)とグラウンド用スイッチング素子１３０がターンオンされる。

このようにスイッチング素子が動作して、アドレス電極(Ｘ１乃至Ｘｍ)にデータパルスが印加されると、アドレス電極(Ｘ)、選択されたチャンネルに相当するスキャン電極(Ｙ)、選択されたチャンネルのスキャンドライバーの第２スイッチ（第２スイッチング素子１１３-１）及びスキャン電圧源(−Ｖｙｓｃａｎ)で経路が形成されて電流が流れる。このような経路が形成されれば、一番目ラインに位置するセルに書き取り動作が成り立つ。

また、サステイン過程では、第１サステイン用スイッチング素子１４０とすべてのスキャン電極(Ｙ)に繋がれたスキャンドライバー(１１０-１乃至１１０−ｎ)の第２スイッチング素子(１１３-１乃至１１３-n)及びグラウンド用スイッチング素子１６０がターンオンされる。よって、サステイン電圧源(ＶｓＹ)、スキャン電極(Ｙ１乃至Ｙｎ)、サステイン電極(Ｚ１乃至Ｚn)及びグラウンド用スイッチング素子１６０で経路が形成されて帯電流が流れる。

また、第２サステイン用スイッチング素子１６０、すべてのスキャンドライバー(１１０-１乃至１１０−ｎ)の第１スイッチング素子(１１１-１乃至１１１−ｎ)及びグラウンド用スイッチング素子１３０がターンオンされる。よって、サステイン電圧源(ＶｓＺ)、 Ｚ電極(Ｚ１乃至Ｚn)、 Ｙ電極、スキャンドライバーの第１スイッチング素子((１１１-１乃至１１１−ｎ))、グラウンド用スイッチング素子１３０及びグラウンドの間に経路が形成されて帯電流が流れる。

このようにサステイン過程で、スキャン電極(Ｙ)とサステイン電極(Ｚ)を通じて、画面の左側と右側にあるスキャン電極駆動部１００とサステイン電極駆動部２００の両方で帯電流が流れるため、ＥＭＩ(Ｅｌｅｃｔｒｏ ＭａｇＮｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ)によるノイズが発生し易い。また、電極駆動部が両方（両側）にあるので回路構成が複雑である。

また、スキャン電極駆動部１００とサステイン電極駆動部２００が一つのＰＣＢ(Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ)にある場合には、右側のサステイン電極駆動部２００を左側のスキャン電極駆動部１００側に配置して、左側には相対的に多い量の回路が配置される。

このようにスキャン電極駆動部１００とサステイン電極駆動部２００が一つのＰＣＢに配置される場合も、図３で説明したように、スキャン電極駆動部１００とサステイン電極駆動部２００の間に帯電流が流れるので、電極駆動部間に干渉やノイズが発生して各電極駆動部で生じた熱が他の電極駆動部にも影響を及ぼすなど多くの問題点が発生する。

また、スキャン電極駆動部１００とサステイン電極駆動部２００が一つのＰＣＢに配置されれば、サステイン電極と右側の電極パッド(ｐａｄ)が導線で繋がれるとか、その他導電性物質で繋がれなければならないので導線やその他導電性物質によってインピーダンスが変化することがあり、電圧低下が発生して画面左側と右側の輝度が変わるなどの問題点が発生する。

本発明の目的はアドレス期間及びサステイン期間に駆動する駆動回路を改善して駆動の時発生されるノイズと電圧低下による画面左、右側での輝度差発生を防止することができるプラズマディスプレイ装置及びその駆動方法を提供するのである。

本発明によるプラズマディスプレイ装置はスキャン電極及びサステイン電極が形成されたプラズマディスプレイパネルと前記スキャン電極に絶対値が等しい電圧の大きさであるスキャン電圧及びサステイン電圧を供給するスキャン駆動部を含み、前記サステイン電極はグラウンドで維持されることを特徴とする。

本発明によるプラズマディスプレイ装置の第１駆動方法はアドレス期間に選択されたスキャン電極に負の第１電圧を供給する段階と、前記サステイン期間に全体スキャン電極に正の第１電圧を供給した後、前記負の第１電圧を供給する段階を含むことを特徴とする。

本発明によるプラズマディスプレイ装置の第２駆動方法はアドレス期間に選択されたスキャン電極に負の第１電圧を供給する段階と、サステイン期間に全体スキャン電極に正の第１電圧を供給した後、前記負の第２電圧を供給する段階を含むことを特徴とする。

前記スキャン駆動部は前記スキャン電極を駆動させるための駆動ドライバー;前記駆動ドライバーを通じて選択されたスキャン電極に負のスキャン電圧を供給して前記駆動ドライバーを通じて全体スキャン電極に負のサステイン電圧を供給する第１電圧印加部;前記負のスキャン電圧による電流をシンク(ｓｉｎｋ)させる第１グラウンド部;及び前記駆動ドライバーを通じて全体スキャン電極に正のサステイン電圧を供給する第２電圧印加部を含むことを特徴とする。

前記駆動ドライバー、前記第１電圧印加部、前記グラウンド部、前記第２電圧印加部は一つのボードに形成されることを特徴とする。

前記駆動ドライバーは第１スイッチと第２スイッチを含んで、前記第１スイッチと第２スイッチはスキャン過程で第１電圧印加部によって負のスキャン電圧が供給される時皆ターンオンされて、前記第１スイッチはサステイン過程で第２電圧印加部によって正のサステイン電圧が印加される時ターンオンされて、前記第２スイッチはサステイン過程で第１電圧印加部によって負のサステイン電圧が印加される時ターンオンされることを特徴とする。

前記スキャン駆動部は前記スキャン電極を駆動させるための駆動ドライバー;前記駆動ドライバーを通じて選択されたスキャン電極に負のスキャン電圧を供給する第３電圧印加部;前記駆動ドライバーを通じて全体スキャン電極に負のサステイン電圧を供給する第１電圧印加部;前記負のスキャン電圧による電流をシンク(ｓｉｎｋ)させる第１グラウンド部;ミッサングギ駆動ドライバーを通じて全体スキャン電極に正のサステイン電圧を供給する第２電圧印加部を含むことを特徴とする。

前記第１電圧印加部は前記第３電圧印加部がスキャン過程で選択されたスキャン電極に前記負のスキャン電圧を供給する時、ターンオフされることを特徴とする。

前記スキャン駆動部は前記負のサステイン電圧に発生された負のサステインパルスでグラウンドレベルまたは前記正のサステイン電圧に発生された正のサステインパルスに転移される時パルスが早くグラウンドレベルになるようにする第２グラウンド部をさらに含むことを特徴とする。

前記負の第１電圧と前記正の第１電圧の大きさは等しいことを特徴とする。

前記正の第１電圧と前記負の第２電圧の大きさは等しいことを特徴とする。

このような本発明はプラズマディスプレイパネルを駆動するための駆動装置が簡単になって製造費用を減らすことができ、また、プラズマディスプレイパネル駆動の時発生されるノイズを減少させることができる効果がある。

以下、本発明の実施例を添付した図面を参照して詳細に説明する。

図４は、本発明によるプラズマディスプレイ装置を示す図である。図４を参照すれば、本発明によるプラズマ表示装置は、プラズマディスプレイパネル１００と、プラズマディスプレイパネル１００の下部基板(未図示)に形成されたアドレス電極(Ｘ１乃至Ｘｍ)にデータを供給するためのデータ駆動部１２２と、スキャン電極(Ｙ１乃至Ｙｎ)を駆動するためのスキャン駆動部１２３と、プラズマディスプレイパネル駆動の時データ駆動部１２２、スキャン駆動部１２３を制御するためのタイミングコントロール部１２１と、それぞれの駆動部(１２２、１２３)に必要な駆動電圧を供給するための駆動電圧発生部１２４とを含む。すなわち、本発明によるプラズマディスプレイ装置は、サステイン電極(Ｚ)を駆動するためのサステイン駆動部を含まないで、サステイン電極(Ｚ)はただグラウンド(ＧＮＤ)を維持するように形成される。

プラズマディスプレイパネル１００は、上部基板(未図示)と下部基板(未図示)が所定の間隔を置いて合着される。上部基板には、多数の電極、例えば、スキャン電極(Ｙ１乃至Ｙｎ)及びサステイン電極(Ｚ)が対を成して形成される。下部基板には、スキャン電極(Ｙ１乃至Ｙｎ)及びサステイン電極(Ｚ)と交差されるようにアドレス電極(Ｘ１乃至Ｘｍ)が形成される。

データ駆動部１２２には、図示しない逆ガンマ補正回路、誤差拡散回路等によって逆ガンマ補正及び誤差拡散になった後、サブフィールドマッピング回路によって各サブフィールドにマッピングされたデータが供給される。このようなデータ駆動部１２２は、タイミングコントロール部１２１からのタイミング制御信号(ＣＴＲＸ)に応答してデータをサンプリングしてラッチした後、そのデータをアドレス電極(Ｘ１乃至Ｘｍ)に供給する。

スキャン駆動部１２３は、タイミングコントロール部１２１の制御の下に、リセット期間の間、上昇ランプ波形(Ｒａｍｐ−ｕｐ)と下降ランプ波形(Ｒａｍｐ−ｄｏｗｎ)をスキャン電極(Ｙ１乃至Ｙｎ)に供給する。また、スキャン駆動部１２３は、タイミングコントロール部１２１の制御の下に、アドレス期間の間、負のスキャン電圧(−Ｖｓ)のスキャンパルス(Ｓｐ)をスキャン電極(Ｙ１乃至Ｙｎ)に順次に供給する。スキャン駆動部１２３は、サステイン期間の間には、負のスキャン電圧(−Ｖｓ)と等しい電圧の大きさを持つ正のサステイン電圧(Ｖｓ)及び負のサステイン電圧(−Ｖｓ)のサステインパルスをスキャン電極(Ｙ１乃至Ｙｎ)に供給する。

タイミングコントロール部１２１は、垂直/水平同期信号とクロック信号との入力を受けて、リセット期間、アドレス期間、サステイン期間に、各駆動部(１２２、１２３)の動作タイミングと同期化とを制御するためのタイミング制御信号(ＣＴＲＸ、ＣＴＲＹ)を発生して、そのタイミング制御信号(ＣＴＲＸ、ＣＴＲＹ)を該当の駆動部(１２２、１２３)に供給することで各駆動部(１２２、１２３)を制御する。

一方、データ制御信号(ＣＴＲＸ)には、データをサンプリングするためのサンプリングクロック信号、ラッチ制御信号、エネルギー回収回路と駆動スイッチ素子のオン／オフタイムを制御するためのスイッチ制御信号が含まれる。スキャン制御信号(ＣＴＲＹ)には、スキャン駆動部１２３内のエネルギー回収回路と駆動スイッチ素子のオン／オフタイムを制御するためのスイッチ制御信号が含まれる。

駆動電圧発生部１２４は、セットアップ電圧(Ｖｓｅｔｕｐ)、スキャン共通電圧(Ｖｓｃａｎ−ｃｏｍ)、スキャン電圧(−Ｖｓ)、サステイン電圧(Ｖｓ、−Ｖｓ)、データ電圧(Ｖｄ)などを発生する。このような駆動電圧は、放電ガスの組成や放電セル構造によって変わることができる。

このような本発明のプラズマディスプレイ装置は、リセット期間、アドレス期間及びサステイン期間にアドレス電極、スキャン電極及びサステイン電極に駆動パルスが印加される少なくとも一つ以上のサブフィールドの組合によって、フレームからなる画像が具現される。

一方、本発明によるプラズマディスプレイ装置がアドレス期間及びサステイン期間で動作される原理をよく見れば図５ないし図７のようである。

図５は、アドレス期間における本発明によるプラズマディスプレイ装置の駆動方法を説明するための回路図である。図５を参照すれば、本発明によるプラズマディスプレイパネルに形成されたサステイン電極は、全てグラウンドと繋がれる。

先ず、アドレス期間において、第１電圧印加部２１０、駆動ドライバー２２０−１ 及び第１グラウンド部２３０のターンオンによって、負のサステイン電圧源(−Ｖｓ)、駆動ドライバー２２０−１、第１グラウンド部２３０及びグラウンドがループ(ｌｏｏｐ)を形成する。これに従って、負のサステイン電圧源(−Ｖｓ)が駆動ドライバー２２０−１に繋がれたスキャン電極(Ｙ１)に印加されて、アドレス放電が発生してスキャンをするようになる。

図６は、サステイン期間に本発明によるプラズマディスプレイ装置の駆動方法の時第１動作を説明するための回路図である。

サステイン期間では、第２電圧印加部２４０及びすべての駆動ドライバー(２２０-１乃至２２０-n)の第１スイッチ(Ｓ１)がターンオンして、すべての駆動ドライバー(２２０-１乃至２２０-n)の第２スイッチ(Ｓ２)及び第１グラウンド部２３０がターンオフする。

これによって、正のサステイン電圧源(+Ｖｓ)、第２電圧印加部２４０、すべての駆動ドライバー(２２０-１乃至２２０-n)の第１スイッチ(Ｓ１)、各駆動ドライバーと繋がれた各スキャン電極(Ｙ１、Ｙ２、……Ｙｎ)、キャパシター(C１、C２、……Cn)、Ｚ電極及びグラウンドがループを形成する。

したがって、すべてのスキャン電極には正のサステイン電圧(+Ｖｓ)が印加される。すなわち、スキャン電極にサステインパルスが印加される。

図７は、サステイン期間において本発明によるプラズマディスプレイ装置の駆動方法の時第２動作を説明するための回路図である。

先ず、図７では、サステイン期間に第１動作によってスキャン電極にサステインパルスを印加後、第１電圧印加部２１０及びすべての駆動ドライバー(２２０-１乃至２２０-n)の第２スイッチ(Ｓ２)がターンオンして、すべての駆動ドライバー(２２０-１乃至２２０-n)の第１スイッチ(Ｓ１)及び第１グラウンド部２３０がターンオフする。

これによって、負のサステイン電圧源(−Ｖｓ)、第１電圧印加部２１０、すべての駆動ドライバー(２２０-１乃至２２０-n)の第２スイッチ(Ｓ２)、各駆動ドライバーと繋がれた各スキャン電極(Ｙ１、Ｙ２、……Ｙｎ)、各キャパシター(C１、C２、……Cn )、 Ｚ電極及びグラウンドがループを形成する。

したがって、すべてのスキャン電極(Ｙ１、Ｙ２、……Ｙｎ)には、負のサステイン電圧(−Ｖｓ)が印加される。すなわち、スキャン電極にサステインパルスが印加される。この時、スキャン電極(Ｙ１、Ｙ２、……Ｙｎ)に負のサステイン電圧(−Ｖｓ)が印加されたことは、実質的にサステイン電極に正のサステイン電圧が印加されるのと等しい。

このように、本発明によるプラズマディスプレイ装置は、サステイン電圧(−Ｖｓ)を利用して、スキャン電源とサステイン電源を一緒に使うから電源数を減らす効果を持つ。

一方、図５乃至図７で、キャパシター(C１、C２、……Cn)は、Ｙ電極とＺ電極の間に存在する等価キャパシターである。

図８ａと図８ｂは、サステイン期間における本発明によるプラズマディスプレイ装置の動作による波形図である。図８ａに示されたのは、ｇｎｄを基準としたスキャン電極の電圧の波形図で、図８ｂは、図８ａに示された波形図をスキャン電極サステイン電極それぞれで表した波形図である。即ち、図８ｂは、サステイン電極を基準としたスキャン電極の電圧、スキャン電極を基準としたサステイン電極の電圧である。

図８ｂに示されたように、本発明のプラズマディスプレイ装置によって、スキャン電極とサステイン電極にサステインパルスが交番されるように印加されることが分かる。これによってサステイン放電が起きることができることが分かる。

このような本発明によるプラズマディスプレイ装置は、従来の駆動装置で右側に位置するサステイン電極駆動部２００を使わないで、ただサステイン電極パッド(ｐａｄ)だけグラウンドと繋がれる。すなわち、本発明によるプラズマディスプレイ装置は、一つのＰＣＢ上に電極駆動部が形成されても導線が必要ないから電圧低下を阻むことができるし導電性物質による輝度層が生ずることを阻むことができる。

また、全体電極駆動部の構成が簡単になるだけでなく回路全体の電圧レベルが安定化されてノイズや電磁波干渉の影響を減らすことができるし帯電流によって発生する問題が解決される。

一方、本発明において、他のプラズマディスプレイ装置は、スキャンからサステインの駆動マージンがない場合、電源をつけるわけ供給して別に駆動可能なのに、これに対して図９を参照して説明する事にする。

図９は、アドレス期間及びサステイン期間における本発明によるプラズマディスプレイ装置の他の駆動方法を説明するための回路図である。図９を参照すれば、本発明によるプラズマディスプレイ装置は、第３電圧印加部２５０、別途のスキャン電源(−Ｖｓｙ)と、第２グラウンド部２６０とをさらに含む。すなわち、第３電源印加部２５０は、スキャン過程でターンオンされて、選択されたスキャン電極にスキャン電源(−Ｖｓｙ)を印加する。この時、第１電圧印加部２１０はターンオフされる。

また、追加する第２グラウンド部２６０は、負のサステインパルスでグラウンドレベル或いは正のパルスに転移される時、パルスが早くグラウンドレベルになるようにするためである。

従来マトリックス形態に配列された放電セル構造を持つ３電極交流面放電型ＰＤＰの構造を示す斜視図。 従来ＰＤＰの駆動方法を説明するための駆動波形を示す図。 従来プラズマディスプレイパネルのアドレス期間とサステイン期間で動作されるスキャン電極(Ｙ)駆動部とサステイン電極(Ｙ)駆動部の回路図。 図４は本発明によるプラズマディスプレイ装置を示す図。 図５はアドレス期間に本発明によるプラズマディスプレイ装置の駆動方法を説明するための回路図。 サステイン期間に本発明によるプラズマディスプレイ装置の駆動方法の第１動作を説明するための回路図。 サステイン期間に本発明によるプラズマディスプレイ装置の駆動方法の第２動作を説明するための回路図。 図８ａと図８ｂはサステイン期間に本発明によるプラズマディスプレイ装置の動作による波形図であり、 図９はアドレス期間及びサステイン期間に本発明によるプラズマディスプレイ装置の他の駆動方法を説明するための回路図である。