JP2005322767A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2005322767A
JP2005322767A JP2004139502A JP2004139502A JP2005322767A JP 2005322767 A JP2005322767 A JP 2005322767A JP 2004139502 A JP2004139502 A JP 2004139502A JP 2004139502 A JP2004139502 A JP 2004139502A JP 2005322767 A JP2005322767 A JP 2005322767A
Authority
JP
Japan
Prior art keywords
chip
spacer
lower chip
wiring board
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004139502A
Other languages
English (en)
Inventor
Atsuhito Mizutani
篤人 水谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004139502A priority Critical patent/JP2005322767A/ja
Publication of JP2005322767A publication Critical patent/JP2005322767A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】 下側チップのサイズより大きいサイズの上側チップを重ねても、上側チップの接合性が十分であり、下側チップと配線基板上の端子を結ぶ金属細線が変形することがなく、成型時にボイドが発生しないようにする。
【解決手段】 配線基板１と、配線基板上に実装された下側チップ３と、下側チップ上に取り付けられたスペーサ５ａと、スペーサ上に実装された、下側チップより寸法が大きい上側チップ６とを備え、スペーサは、下側チップの周囲に延出して上側チップの周縁部に配置される部分を有する。スペーサが一つであり、上側チップのスペーサへの実装において、上側チップの中央部および周縁部にも接合する領域を確保することができる。このことにより、上側チップのボンディングパッドと配線基板上の端子を金属細線で接続する際に、上側チップの撓みがなく超音波の伝達をより安定させることができる。
【選択図】 図１

Description

この発明は、配線基板上を用いてチップを積層するマルチチップスタックパッケージ構造に関するものであり、特に積層する２つのチップの上側チップが下側チップより大きい組み合わせの場合に適切な半導体装置およびその製造方法に関するものである。
近年、電子機器の小型化、高機能化及び多機能化への要求がますます強まっている。半導体パッケージにおいて、このような要求に対応できる技術のひとつとして複数のチップを同一パッケージにするマルチチップパッケージング技術がある。それぞれのチップを個別にパッケージするものと比較して、複数のチップを積層して１つのパッケージにすることで実装面積や重さを小さくすることが可能となる。
２つのチップを積層する場合において、ワイヤボンドの接合領域を確保するためには、下側チップのサイズより上側チップのサイズを小さくする、あるいは下側チップより小さいサイズのスペーサを下側チップと上側チップの間に挿入することにより下側チップのボンディングパッドが上側チップによって遮蔽されないようにする必要がある。そのため、下側チップサイズより上側チップサイズが大きくなると、上側チップにワイヤボンドを行う際に、チップが撓み超音波の伝達が不十分となりワイヤボンドはずれが発生する。
そこで従来は、例えば特許文献１によれば、配線基板上に接合された下側チップから離隔した位置に上側チップを保持するスペーサを下側チップの側面に沿って複数個配置する。または対向する側辺に各１つずつ、合計２つが配置されることによって、上側チップのサイズを下側チップのサイズより大きいものとすることができるなどの方法があった。
特開２００２−２２２８８９公報
しかしながら、従来の技術では下記のような課題がある。
複数個のスペーサを配置するため上側チップとスペーサ上面の平行度が出にくく、スペーサと上側チップとの接合性が不十分になる危険性があり、上側チップをワイヤボンドする際に、上側チップの撓みを減少させ超音波の伝達を安定させるためには、配線基板上に上側チップを保持するスペーサの面積を十分確保する必要がある。
また、下側チップのボンディングパッドと接続される配線基板上の端子がスペーサの配置位置よりも外側に存在する場合、超音波の伝達を安定できるようスペーサの面積を確保するためには、スペーサと配線基板の間に、下側チップと配線基板上の端子を結ぶ金属細線を挟んでスペーサと配線基板を接合させる必要があるため、スペーサを配線基板に接合する際に、その金属細線を変形させ、ショートを発生させるなどの危険性が生じる。
さらに、スペーサを対向する側辺に各１つずつ、合計２つ配置する場合、パッケージのコーナ部から封止樹脂を注入してパッケージを成型する際に樹脂の流れをスペーサが妨害して、樹脂の流れが均等にならず、ボイドを発生させるなどの危険性があるという課題がある。
したがって、この発明の目的は、下側チップのサイズより大きいサイズの上側チップを重ねても、上側チップの接合性が十分であり、下側チップと配線基板上の端子を結ぶ金属細線が変形することがなく、成型時にボイドが発生しない半導体装置およびその製造方法を提供することである。
上記課題を解決するためにこの発明の請求項１記載の半導体装置は、配線基板と、前記配線基板上に実装された下側チップと、前記下側チップ上に取り付けられたスペーサと、前記スペーサ上に実装された、前記下側チップより寸法が大きい上側チップとを備え、前記スペーサは、前記下側チップの周囲に延出して前記上側チップの周縁部に配置される部分を有する。
請求項２記載の半導体装置は、請求項１記載の半導体装置において、前記スペーサが、前記下側チップおよび前記上側チップと接合される中央部と、前記中央部の外周に配置されて前記上側チップと接合される外周部とを有し、前記中央部と前記外周部は外形が四角形であり、かつ４コーナで連結した形状である。
請求項３記載の半導体装置は、請求項２記載の半導体装置において、前記スペーサの外周部の４コーナに、配線基板と接合される支持部を有する。
請求項４記載の半導体装置は、請求項１記載の半導体装置において、前記スペーサが、前記下側チップおよび前記上側チップと接合される外形が四角形の中央部を有し、前記中央部の４コーナを外方向へ延出した形状である。
請求項５記載の半導体装置は、請求項４記載の半導体装置において、前記スペーサの中央部のコーナを外方向へ延出した端部に、配線基板と接合される支持部を有する。
請求項６記載の半導体装置は、請求項１記載の半導体装置において、前記スペーサが、前記下側チップと接合される四角柱部と、前記上側チップと接合される前記四角柱部より大きい平板部とを一体に形成した凸型形状である。
請求項７記載の半導体装置の製造方法は、配線基板上に下側チップを実装する工程と、前記配線基板が有する端子と前記下側チップが有するボンディングパッドを金属細線により接続する工程と、前記下側チップ上に下側チップの周囲に延出した部分を有するスペーサを取り付ける工程と、前記スペーサ上に前記下側チップより寸法の大きい上側チップを実装する工程と、前記配線基板が有する端子と前記上側チップが有するボンディングパッドを金属細線により接続する工程と、前記配線基板上の前記下側チップ、スペーサ、上側チップおよび金属細線を樹脂により封止する工程とを含む。
この発明の請求項１記載の半導体装置によれば、下側チップ上に取り付けられたスペーサと、スペーサ上に実装された、下側チップより寸法が大きい上側チップとを備え、スペーサは、下側チップの周囲に延出して上側チップの周縁部に配置される部分を有するので、スペーサが一つであり、上側チップのスペーサへの実装において、上側チップの中央部および周縁部にも接合する領域を確保することができる。このことにより、上側チップのボンディングパッドと配線基板上の端子を金属細線で接続する際に、上側チップの撓みがなく超音波の伝達をより安定させることができる。
また、配線基板上の端子上には空間が存在するため、下側チップのボンディングパッドと接続される配線基板上の端子がスペーサの配置位置よりも外側に存在する場合でも金属細線を変形させる危険性がない。さらに、パッケージのコーナ部から封止樹脂を注入してパッケージを成型する際に、樹脂の流れをスペーサが妨害することがないため、ボイドを発生させるなどの危険性がなくなり、安定した成形性を得ることができる。
請求項２では、スペーサが、下側チップおよび上側チップと接合される中央部と、中央部の外周に配置されて上側チップと接合される外周部とを有し、中央部と外周部は外形が四角形であり、かつ４コーナで連結した形状であるので、安定した上側チップの保持が可能となる。また、スペーサの中に４つの空間ができる。このため、スペーサを下側チップに接合する際に、下側チップのボンディングパッドと配線基板上の端子とを結ぶ金属細線が変形されることはない。
請求項３では、請求項２記載の半導体装置において、スペーサの外周部の４コーナに、配線基板と接合される支持部を有することが望ましい。上側チップにボンディングを行う際に、上側チップおよびスペーサの撓みを低減させることができ、超音波の伝達を損なうことなく安定したボンディングが可能となる。
請求項４では、スペーサが、下側チップおよび上側チップと接合される外形が四角形の中央部を有し、中央部の４コーナを外方向へ延出した形状であるので、安定した上側チップの保持が可能となる。また、上側チップ下に空間ができるため、スペーサを下側チップに接合する際に、下側チップのボンディングパッドと配線基板上の端子とを結ぶ金属細線が変形されることはない。
請求項５では、請求項４記載の半導体装置において、スペーサの中央部のコーナを外方向へ延出した端部に、配線基板と接合される支持部を有することが望ましい。上側チップにボンディングを行う際に、上側チップおよびスペーサの撓みを低減させることができ、超音波の伝達を損なうことなく安定したボンディングが可能となる。
請求項６では、スペーサが、下側チップと接合される四角柱部と、上側チップと接合される四角柱部より大きい平板部とを一体に形成した凸型形状であるので、安定した上側チップの保持が可能となる。また、四角柱部の厚みにより平板部下に空間ができるため、スペーサを下側チップに接合する際に、下側チップのボンディングパッドと配線基板上の端子とを結ぶ金属細線が変形されることはない。
この発明の請求項７記載の半導体装置の製造方法によれば、配線基板が有する端子と下側チップが有するボンディングパッドを金属細線により接続する工程と、下側チップ上に下側チップの周囲に延出した部分を有するスペーサを取り付ける工程と、スペーサ上に下側チップより寸法の大きい上側チップを実装する工程と、配線基板が有する端子と上側チップが有するボンディングパッドを金属細線により接続する工程とを含むので、上側チップのボンディングパッドと配線基板上の端子を金属細線で接続する際に、上側チップの撓みがなく超音波の伝達をより安定させることができる。また、配線基板上の端子上には空間が存在するため、下側チップのボンディングパッドと接続される配線基板上の端子がスペーサの配置位置よりも外側に存在する場合でも金属細線を変形させる危険性がない。さらに、パッケージのコーナ部から封止樹脂を注入してパッケージを成型する際に、樹脂の流れをスペーサが妨害することがないため、ボイドを発生させるなどの危険性がなくなり、安定した成形性を得ることができる。
この発明の第１の実施の形態を図１に基づいて説明する。図１は本発明の第１の実施形態を示しており、図１(ａ)は本発明の第１の実施形態の半導体装置の断面図、図１(ｂ)は本発明の第１の実施形態におけるスペーサの平面図、図１（ｃ）は本発明の第１の実施形態におけるスペーサの斜面図を示す。
図１において、１は配線基板、２は接着剤、３は下側チップ、４は金属細線、５ａはスペーサ、６は上側チップ、７は樹脂、８は半田ボールを示す。
図１に示すように、配線基板１と、配線基板１上に実装された下側チップ３と、下側チップ３上に取り付けられたスペーサ５ａと、スペーサ５ａ上に実装された、下側チップ３より寸法が大きい上側チップ６とを備え、スペーサ５ａは、下側チップ３の周囲に延出して上側チップ６の周縁部に配置される部分を有する。
この場合、配線基板１上に絶縁性の接着剤２により下側チップ３が実装されており、下側チップ３のボンディングパッドと配線基板１上の端子と金属細線４により接続されている。そして、この下側チップ３上のボンディングパッドが存在しない領域にスペーサ５ａが接着剤２により接合されている。さらにスペーサ５ａの上に接着剤２により上側チップ６が実装されており、上側チップ６のボンディングパッドと配線基板１上の端子が金属細線４により接続されている。配線基板１上には下側チップ３、スペーサ５ａ、上側チップ６及び金属細線４を封止する樹脂７により形成されており、配線基板１下に２次実装用の半田ボール８が形成されている。
また、スペーサ５ａの中央部１０は下側チップ３との接合をするために設けられており、同時に上側チップ６と接合するためのものである。また中央部１０の外周に配置された外周部１１には上側チップ６を接合する領域を有している。中央部１０は四角柱、外周部１１は中抜きの四角柱でともに外形が四角形であり、スペーサ５ａの中央部の４コーナとスペーサ５ａの外周部の４コーナが連結されている。この連結部１２は下側チップ３のボンディングパッドが存在しない領域に存在する。この構成によりスペーサ５ａの中に４つの空間ができる。この空間を設けることにより、スペーサ５ａを下側チップ３に接合する際に、下側チップ３のボンディングパッドと配線基板１上の端子とを結ぶ金属細線４が変形されることはない。また、上側チップ６の保持は、スペーサ５ａを介して下側チップ３上でなされ、配線基板１上の端子上には空間が存在するため、下側チップ３のボンディングパッドと接続される配線基板１上の端子がスペーサ５ａの外周よりも外側に存在する場合でも金属細線４を変形させる危険性がない。これら構成により、上側チップ６が下側チップ３より大きい場合かつ上側チップ６のサイズがスペーサ５ａの外周サイズと同程度の場合において、スペーサ５ａが上側チップ６を保持するため、上側チップ６にボンディングを行う際に、超音波の伝達を損なうことなく安定したボンディングが可能となる。また、パッケージのコーナ部から封止樹脂を注入してパッケージを成型する際には、下側チップ３の上にスペーサ５ａを取り付けるため、スペーサ５ａが封止樹脂の流れを妨害することがないので、ボイドを発生させるなどの危険性がなく、安定した成形性を得ることができる。
なお、このスペーサ５ａを用いることで、上側チップ６のサイズは下側チップ３のサイズと同程度からスペーサ５ａの外周サイズと同程度まで許容することができる。
次に第１の実施形態における半導体装置の製造工程について説明する。先ず、配線基板１上に絶縁性の接着剤２を用いて下側チップ３を実装する。この下側チップ３のボンディングパッドと配線基板１上の端子を金属細線４で結ぶ。次に下側チップ３上のボンディングパッドが存在しない領域に接着剤２でスペーサ５ａを取り付ける。そのスペーサ５ａの上に上側チップ６を実装し、上側チップ６のボンディングパッドと配線基板１上の端子を金属細線４で結ぶ。さらに、配線基板上の下側チップ３、スペーサ５ａ、上側チップ６及び金属細線４を樹脂７により封止する。その後、半田ボール８を配線基板１の裏面に搭載する。
この発明の第２の実施の形態を図２に基づいて説明する。図２は本発明の第２の実施形態を示しており、図２（ａ）は本発明の第２の実施形態の半導体装置の断面図、図２(ｂ)は本発明の第２の実施形態におけるスペーサの斜面図を示す。
図２において５ｂはスペーサである。なお、第１の実施形態と同一部材には同一符号を付して説明を省略する。
図２に示すように、第１の実施形態で示したスペーサ５ａの下部４コーナに配線基板と接合される円柱形状部（支持部）１３を有するスペーサ５ｂを用いた例である。
スペーサ５ｂはスペーサ５ａの下部４コーナに円柱形状部１３を有するものであり、上側チップ６のサイズがスペーサ５ｂの外周サイズより２ｍｍ程度まで大きくなった場合においても、スペーサ５ａの円柱形状部底面が配線基板１上に接着剤２で取り付けられるため、上側チップ６にボンディングを行う際に、上側チップ６及びスペーサ５ｂの撓みを低減させることができ、超音波の伝達を損なうことなく安定したボンディングが可能となる。また、円柱形状部１３がスペーサ５ｂの４コーナ部に設けられており、配線基板１上の端子上には空間が存在するため、下側チップ３のボンディングパッドと接続される配線基板１上の端子がスペーサ５ｂの外周よりも外側に存在する場合でも金属細線４を変形させる危険性がない。さらに、パッケージのコーナ部から封止樹脂を注入してパッケージを成型する際には、スペーサ５ｂの下部４コーナに存在する支柱が円柱形状であるため、封止樹脂の流れを妨害することなくボイドを発生させるなどの危険性がなく、安定した成形性を得ることができる。
次に、第２の実施形態における半導体装置の製造工程について説明する。先ず、配線基板１上に絶縁性の接着剤２を用いて下側チップ３を実装する。この下側チップ３のボンディングパッドと配線基板１上の端子を金属細線４で結ぶ。次に下側チップ３上のボンディングパッドが存在しない領域及び配線基板１上の端子の存在しない領域に接着剤２でスペーサ５ｂを取り付ける。そのスペーサ５ｂの上に上側チップ６を実装し、上側チップ６のボンディングパッドと配線基板１上の端子を金属細線４で結ぶ。さらに、配線基板１上の下側チップ３、スペーサ５ｂ、上側チップ６及び金属細線４を樹脂７により封止する。その後、半田ボール８を配線基板１の裏面に搭載する。
この発明の第３の実施の形態を図３に基づいて説明する。図３は本発明の第３の実施形態を示しており、図３（ａ）は本発明の第３の実施形態におけるスペーサの平面図、図３（ｂ）は本発明の第３の実施形態におけるスペーサの斜面図を示す。
図３において５ｃはスペーサである。なお、第１の実施形態と同一部材には同一符号を付して説明を省略する。
図３に示すように、第１の実施形態で示したスペーサ５ａから中抜きの四角柱を省略した形状を有するスペーサ５ｃを用いた例である。すなわち、下側チップおよび上側チップと接合される外形が四角形の中央部１４を有し、中央部１４の４コーナを外方向へ延出した延出部１５を有する形状である。
スペーサ５ｃを使用した場合、下側チップ３内部のみにスペーサが存在する場合と比較して、より安定した上側チップ６の保持が可能となる。また、上側チップ６のサイズが下側チップ３のサイズよりも２ｍｍ程度大きい場合でも、下側チップ３のボンディングパッドと配線基板１上の端子を結ぶ金属細線４とスペーサ５ｃが干渉することはないので、金属細線４を変形させることはない。第２の実施形態と同様に、スペーサ５ｃの下部に４つの円柱形状部１３を有してもよい。また、第１及び第２の実施形態のスペーサ５ａ，５ｂと同様にパッケージのコーナ部から封止樹脂を注入してパッケージを成型する際には、下側チップ３の上にスペーサ５ｃを取り付けるため、スペーサ５ｃが封止樹脂の流れを妨害することがないので、ボイドを発生させるなどの危険性がなくなり、安定した成形性を得ることができる。
なお、第３の実施形態における半導体装置の製造工程については第１、第２の実施形態の製造工程と同様である。
この発明の第４の実施の形態を図４に基づいて説明する。図４は本発明の第４の実施形態を示しており、図４（ａ）は本発明の第４の実施形態の半導体装置の断面図、図４（ｂ）は本発明の第４の実施形態におけるスペーサの斜面図を示す。
図４において５ｄはスペーサである。なお、第１の実施形態と同一部材には同一符号を付して説明を省略する。
図４に示すように、下側チップ３と接合される四角柱部１６と、上側チップ６と接合される四角柱部１６より大きい平板部１７とが一体となった凸型形状を有するスペーサ５ｄを用いた例である。
スペーサ５ｄは、下側チップ３のボンディングパッドと配線基板１の端子を結ぶ金属細線４と上側チップ６と接合される平板部１７とが干渉しないように下側チップ３と接続される四角柱部１６が厚みをもっているもので、第１、第２、第３の実施形態同様に、スペーサ５ｄが下側チップ３のボンディングパッドと配線基板１の端子を結ぶ金属細線４を変形させることなく上側チップ６を保持できる形態を有するものである。また、封止における成形性に対しても同様の効果が得られる。
なお、第４の実施形態における半導体装置の製造工程については第１、第２、第３の実施形態の製造工程と同様である。
本発明にかかる半導体装置およびその製造方法は、マルチチップスタックパッケージ技術によりパッケージサイズや重さ及び実装面積を小さくできることから、特に小型軽量化が要求される携帯用電話機器などの情報通信機器に搭載する半導体装置として有用である。
（ａ）は本発明の第１の実施形態にかかる半導体装置を示す断面図、（ｂ）は本発明の第１の実施形態にかかるスペーサを示す平面図、（ｃ）は本発明の第１の実施形態にかかるスペーサを示す斜面図である。 （ａ）は本発明の第２の実施形態にかかる半導体装置を示す断面図、（ｂ）は本発明の第２の実施形態にかかるスペーサを示す斜面図である。 （ａ）は本発明の第３の実施形態にかかるスペーサを示す平面図、（ｂ）は本発明の第３の実施形態にかかるスペーサを示す斜面図である。 （ａ）は本発明の第４の実施形態にかかる半導体装置を示す断面図、（ｂ）は本発明の第４の実施形態にかかるスペーサを示す斜面図である。
符号の説明
１ 配線基板
２ 接着剤
３ 下側チップ
４ 金属細線
５ａ，５ｂ，５ｃ，５ｄ スペーサ
６ 上側チップ
７ 樹脂
８ 半田ボール
１０ 中央部
１１ 外周部
１２ 連結部
１３ 円柱形状部
１４ 中央部
１５ 延出部
１６ 四角柱部
１７ 平板部

Claims (7)

  1. 配線基板と、前記配線基板上に実装された下側チップと、前記下側チップ上に取り付けられたスペーサと、前記スペーサ上に実装された、前記下側チップより寸法が大きい上側チップとを備え、前記スペーサは、前記下側チップの周囲に延出して前記上側チップの周縁部に配置される部分を有することを特徴とする半導体装置。
  2. 前記スペーサが、前記下側チップおよび前記上側チップと接合される中央部と、前記中央部の外周に配置されて前記上側チップと接合される外周部とを有し、前記中央部と前記外周部は外形が四角形であり、かつ４コーナで連結した形状である請求項１記載の半導体装置。
  3. 前記スペーサの外周部の４コーナに、配線基板と接合される支持部を有する請求項２記載の半導体装置。
  4. 前記スペーサが、前記下側チップおよび前記上側チップと接合される外形が四角形の中央部を有し、前記中央部の４コーナを外方向へ延出した形状である請求項１記載の半導体装置。
  5. 前記スペーサの中央部のコーナを外方向へ延出した端部に、配線基板と接合される支持部を有する請求項４記載の半導体装置。
  6. 前記スペーサが、前記下側チップと接合される四角柱部と、前記上側チップと接合される前記四角柱部より大きい平板部とを一体に形成した凸型形状である請求項１記載の半導体装置。
  7. 配線基板上に下側チップを実装する工程と、前記配線基板が有する端子と前記下側チップが有するボンディングパッドを金属細線により接続する工程と、前記下側チップ上に下側チップの周囲に延出した部分を有するスペーサを取り付ける工程と、前記スペーサ上に前記下側チップより寸法が大きい上側チップを実装する工程と、前記配線基板が有する端子と前記上側チップが有するボンディングパッドを金属細線により接続する工程と、前記配線基板上の前記下側チップ、スペーサ、上側チップおよび金属細線を樹脂により封止する工程とを含む半導体装置の製造方法。
JP2004139502A 2004-05-10 2004-05-10 半導体装置およびその製造方法 Pending JP2005322767A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004139502A JP2005322767A (ja) 2004-05-10 2004-05-10 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004139502A JP2005322767A (ja) 2004-05-10 2004-05-10 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2005322767A true JP2005322767A (ja) 2005-11-17

Family

ID=35469816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004139502A Pending JP2005322767A (ja) 2004-05-10 2004-05-10 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2005322767A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7777347B2 (en) 2006-06-05 2010-08-17 Renesas Technology Corp. Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7777347B2 (en) 2006-06-05 2010-08-17 Renesas Technology Corp. Semiconductor device

Similar Documents

Publication Publication Date Title
US7723839B2 (en) Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device
US7368811B2 (en) Multi-chip package and method for manufacturing the same
JP4674113B2 (ja) 半導体装置及びその製造方法
KR100887558B1 (ko) 반도체 패키지
JP2009088217A (ja) 半導体装置と半導体記憶装置
JP2005175423A (ja) 半導体パッケージ
JP2005197491A (ja) 半導体装置
KR20040053902A (ko) 멀티 칩 패키지
JP2003124433A (ja) マルチチップパッケージ
US7629677B2 (en) Semiconductor package with inner leads exposed from an encapsulant
JP4494240B2 (ja) 樹脂封止型半導体装置
KR101835483B1 (ko) 멀티-칩 패키지 및 그의 제조 방법
JP2006156797A (ja) 半導体装置
JP2005340415A (ja) 半導体パッケージ及びその製造方法
JP2005322767A (ja) 半導体装置およびその製造方法
JP2010087403A (ja) 半導体装置
JP4716836B2 (ja) 半導体装置
TWI380383B (en) Integrated circuit package system with package integration
US20080073772A1 (en) Stacked semiconductor package and method of manufacturing the same
JP3203200B2 (ja) 半導体装置
JP2009193982A (ja) 半導体装置及び半導体装置の製造方法
JP4181557B2 (ja) 半導体装置およびその製造方法
CN107492527B (zh) 具有顺应性角的堆叠半导体封装体
JP2001274317A (ja) 半導体装置及び半導体装置の実装方法
JP2008041999A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060616

A621 Written request for application examination

Effective date: 20061018

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090707

A02 Decision of refusal

Effective date: 20091215

Free format text: JAPANESE INTERMEDIATE CODE: A02