JP2005311082A - 半導体デバイス製造装置 - Google Patents

Abstract

【課題】半導体デバイスのパッケージの面積及び厚みを制御することができる半導体デバイス製造装置を提供すること
【解決手段】半導体デバイス製造装置１は、上部金型１０と下部金型２０とを備える。これら上部金型１０及び下部金型２０は、樹脂封止の対象となるＩＣチップ３が搭載された基板２の表面の法線方向である第１方向Ｚに可動である。上部金型１０は、第１方向Ｚに可動する複数の上部部分金型１１を有する。これら複数の上部部分金型１１は、並列に、密着するように配置される。複数の上部部分金型１１がならぶ方向は、第１方向Ｚと直交する第２方向Ｙである。
【選択図】 図３

Description

本発明は、半導体デバイス製造装置に関し、特に、樹脂封入工程で用いられる半導体デバイス製造装置に関する。

図１は、特許文献１に開示された一括モールドタイプの半導体デバイスの製造装置の構成を示す断面図である。この半導体デバイス製造装置１００は、基板１０１上にＩＣチップ１０２が設置された状態の半導体デバイスに対して樹脂封入を行う際に用いられる。図１に示されるように、この従来の半導体デバイス製造装置１００は、上金型１１１と、上金型可動部１１２と、下金型１２１と、下金型可動部１２２と、位置センサ１４０とを備えている。これら上金型１１１、上金型可動部１１２、及び下金型可動部１２２は、上下動可能である。

半導体デバイスは、下金型可動部１２２上に載置される。次に、位置センサ１４０を利用し、下金型可動部１２２を動作させることにより、下金型１２１の上面と基板１０１の上面との位置合わせが行われる。次に、上金型１１１が下降することにより、基板１０１の枠部分は、上金型１１１と下金型可動部１２２により挟み込まれる。次に、上金型可動部１１２が、所定の位置まで下降し、キャビティ１３０が形成される。ここで、このキャビティ１３０の深さＤは可変であり、所望の値に設定され得る。最後に、キャビティ１３０にモールド樹脂が注入され、ＩＣチップ１０２が封止される。

同様に、特許文献２に開示された半導体装置製造用トランスファモールド金型においても、キャビティ１３０を構成する壁面が半導体デバイスの厚み方向に移動する。つまり、キャビティ１３０の深さＤは、可変である。

半導体デバイスの小型化に伴い、キャビティの深さＤに加えて面積をも制御することが望まれている。

特開２００２−２１７２２２号公報 特開平５−２６７３７４号公報

本発明の目的は、半導体デバイスのパッケージの面積及び厚みを制御することができる半導体デバイス製造装置を提供することにある。

本発明の他の目的は、半導体デバイスのパッケージサイズの小型化・薄型化に対応することができる半導体デバイス製造装置を提供することにある。

本発明の更に他の目的は、半導体デバイスのパッケージを形成するためのコストを低減することができる半導体デバイス製造装置を提供することにある。

以下に、［発明を実施するための最良の形態］で使用される番号・符号を用いて、［課題を解決するための手段］を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］との対応関係を明らかにするために括弧付きで付加されたものである。ただし、それらの番号・符号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。

本発明に係る半導体デバイス製造装置（１）は、上部金型（１０）と下部金型（２０）とを備える。これら上部金型（１０）及び下部金型（２０）は、樹脂封止の対象となるＩＣチップ（３）が搭載された基板（２）の表面の法線方向である第１方向（Ｚ）に可動である。上部金型（１０）は、第１方向（Ｚ）に可動する複数の上部部分金型（１１、１２）を有する。これら複数の上部部分金型（１１、１２）は、並列に、密着するように配置される。複数の上部部分金型（１１、１２）がならぶ方向は、第１方向（Ｚ）と直交する第２方向（Ｙ）である。

このような半導体デバイス製造装置（１）において、適当な数の上部部分金型（１１）を第１方向（Ｚ）に適宜移動させることによって、複数の上部部分金型（１１）及び下部金型（２０）によって囲まれる領域（５０）を形成することが可能である。その領域（５０）にモールド樹脂が注入され、ＩＣチップ（３）が封止される。ここで、その領域（５０）の側面となる上部部分金型（１１）は、複数の上部部分金型（１１）から適宜選択することができる。つまり、その領域（５０）のサイズは可変である。従って、本発明に係る半導体デバイス製造装置（１）によれば、所望のサイズを有するパッケージを形成することが可能となる。また、生産するパッケージ毎に個別の金型を用意する必要がなくなるので、コストが低減される。

本発明に係る半導体デバイス製造装置（１）は、複数の上部部分金型（１２）を挟むように配置された一対の上部周縁金型（１５）を更に備えてもよい。一対の上部周縁金型（１５）は、第１方向（Ｚ）と第２方向（Ｙ）に可動である。また、複数の上部部分金型（１２）と一対の上部周縁金型（１５）は、第２方向（Ｙ）に沿って配置される。

このような半導体デバイス製造装置（１）において、一対の上部周縁金型（１５）は、第１方向（Ｚ）及び第２方向（Ｙ）に移動し、上述の領域（５０）の側面を構成する。この時、その一対の上部周縁金型（１５）は、複数の上部部分金型（１２）から選択された任意の数の上部部分金型（１２）を挟み込む。選択される上部部分金型（１２）の数は、対象となる半導体デバイスのサイズによって、適宜変更され得る。つまり、領域（５０）のサイズは可変である。従って、本発明に係る半導体デバイス製造装置（１）によれば、所望のサイズを有するパッケージを形成することが可能となる。また、生産するパッケージ毎に個別の金型を用意する必要がなくなるので、コストが低減される。

本発明に係る半導体デバイス製造装置（１）において、下部金型（２０）は、第１方向（Ｚ）に可動する複数の下部部分金型（２１、２２）を有してもよい。これら複数の下部部分金型（２１、２２）は、並列に、密着するように配置される。複数の上部部分金型（１１、１２）と複数の下部部分金型（２１、２２）は、第１方向（Ｚ）と第２方向（Ｙ）によって決定される面（ＹＺ）に沿って配置される。また、複数の上部部分金型（１１、１２）のそれぞれは、複数の下部部分金型（２１、２２）のそれぞれと対向するように配置される。ここで、複数の上部部分金型（１１、１２）及び複数の下部部分金型（２１、２２）は、同一の形状を有することが好適である。

本発明に係る半導体デバイス製造装置（１）は、複数の下部部分金型（２２）を挟むように配置された一対の下部周縁金型（２５）を更に備えてもよい。この一対の下部周縁金型（２５）は、第１方向（Ｚ）と第２方向（Ｙ）に可動である。

本発明に係る半導体デバイス製造装置によれば、半導体デバイスのパッケージの面積及び厚みを制御することが可能となる。

本発明に係る半導体デバイス製造装置は、半導体デバイスのパッケージサイズの小型化・薄型化に対応することが可能である。

本発明に係る半導体デバイス製造装置によれば、半導体デバイスのパッケージを形成するためのコストが低減される。

添付図面を参照して、本発明による半導体デバイス製造装置を説明する。

図２は、樹脂封入工程における、半導体デバイス及び本発明に係る半導体デバイス製造装置１の配置を概念的に示す全体図である。この半導体デバイスは、基板２と、その基板２に搭載されボンディングされたＩＣチップ３とを備えている。この基板２は、図２中のＸＹ平面に配置されている。この時、基板２の表面の法線方向は、図２中のＺ方向である。また、本発明に係る半導体デバイス製造装置１は、上部金型１０と下部金型２０とを備えている。上部金型１０と下部金型２０は、基板２（半導体デバイス）を挟み込むように配置されている。

上部金型１０及び下部金型２０はＺ方向に可動であり、これら上部金型１０及び下部金型２０によって、半導体デバイスの周囲にキャビティが形成される。そして、形成されたキャビティにモールド樹脂が注入され、ＩＣチップ３が封止される。以下に詳しく説明されるように、本発明に係る半導体デバイス製造装置１によって形成されるキャビティのサイズは、図２中のＸ、Ｙ、Ｚの全方向に可変である。

（第一の実施の形態）
図３は、本発明の第一の実施の形態に係る半導体デバイス製造装置１の構成を示す断面図であり、図２中の破線Ａ−Ａ’に沿った半導体デバイス製造装置１の断面（ＹＺ面）を示す。本実施の形態において、上部金型１０は、複数の上部部分金型１１を含む。

図３に示されるように、複数の上部部分金型１１は並列に配置されており、その複数の上部部分金型１１が並んでいる方向は、Ｙ方向である。また、複数の上部部分金型１１の各々は、隣接する上部部分金型１１に密着するように配置されている。本実施の形態において、これら複数の上部部分金型１１は、支持部材である上部ベース３１を貫通するように配置され、Ｚ方向に可動である。また、下部金型２０もＺ方向に可動であり、この下部金型２０には半導体デバイスが設置される。複数の上部部分金型１１と下部金型２０は、互いに対向するように配置されている。

以上の説明では、図２中の破線Ａ−Ａ’に沿った断面（ＹＺ面）の構造が示されたが、図２中の破線Ｂ−Ｂ’に沿った断面（ＸＺ面）の構造も、上記の構造と同様である。つまり、本実施の形態によれば、複数の上部部分金型１１は、Ｚ方向に可動な「ピン状」の構造を有する。

次に、本実施の形態に係る半導体デバイス製造装置１の動作を説明する。図４は、本発明の第一の実施の形態に係る半導体デバイス製造装置１の動作を説明するための図である。図４において、既出の図２及び図３と同様の構成には同一の符号が付され、その説明は適宜省略される。

まず、半導体デバイス（基板２）は、複数の上部部分金型１１及び下部金型２０の間に配置される（図２参照）。次に、下部金型２０及び適当な上部部分金型１１がＺ方向に移動し、それらの金型によって基板２が挟まれる。例えば、図４においては、上部部分金型１１ａ〜１１ｄと下部金型２０によって、基板２が上下から挟まれている。これら上部部分金型１１ａ〜１１ｄは、モールド樹脂が注入されるキャビティ５０の側壁の役割を果たす。つまり、上部部分金型１１ｂと１１ｃとの間の距離は、キャビティ５０のＹ方向に沿った「幅Ｗ」を示す。Ｘ方向に沿った幅も同様である。

次に、上部部分金型１１ａ〜１１ｄ以外の上部部分金型１１がＺ方向に移動し、所定の位置に設定される。例えば、図４に示されるように、これらの上部部分金型１１の端面と基板２の表面との間の距離がＤになるように、位置が設定される。これら上部部分金型１１の端面は、キャビティ５０の上面の役割を果たす。つまり、上部部分金型１１の端面と基板２の表面との距離は、キャビティ５０の「深さＤ」を示す。その後、形成されたキャビティ５０にモールド樹脂が注入され、ＩＣチップ３が封止される。

本実施の形態によれば、キャビティ５０の側壁となる上部部分金型１１は、処理対象の半導体デバイスのサイズに応じて、複数の上部部分金型１１から適宜選択され得る。また、処理対象の半導体デバイスのサイズに応じて、新たな上部部分金型１１が適宜追加されてもよい。これらのことは、キャビティ５０のＹ方向に沿った幅Ｗが可変であることを意味する。Ｘ方向に沿った幅も同様である。更に、複数の上部部分金型１１はＺ方向に可動なため、キャビティ５０の深さＤも、所望の値に制御され得る。

このように、本実施の形態に係る半導体デバイス製造装置１によれば、キャビティ５０の面積及び深さを制御することが可能である。よって、所望の面積及び厚みを有するパッケージを形成することが可能となる。すなわち、この半導体デバイス製造装置１は、生産する半導体デバイスのパッケージサイズの小型化・薄型化に対応することが可能である。また、生産するパッケージ毎に個別の金型を用意する必要がなくなるので、金型作製・管理・交換等のコストが低減される。

（第二の実施の形態）
図５は、本発明の第二の実施の形態に係る半導体デバイス製造装置１の構成を示す断面図であり、図２中の破線Ａ−Ａ’に沿った半導体デバイス製造装置１の断面（ＹＺ面）を示す。図５において、図３及び図４に示された構成と同様の構成には同一の符号が付され、その説明は適宜省略される。本実施の形態において、上部金型１０及び下部金型２０は、対称的な構造を有する。つまり、上部金型１０は、複数の上部部分金型１１を含み、下部金型２０は、複数の下部部分金型２１を含む。

複数の上部部分金型１１の配置は、第一の実施の形態における配置と同様である。複数の下部部分金型２１は、複数の上部部分金型１１と対称的に配置されている。図５に示されるように、複数の下部部分金型２１は並列に配置されており、その複数の下部部分金型２１が並んでいる方向は、Ｙ方向である。また、複数の下部部分金型２１の各々は、隣接する下部部分金型２１に密着するように配置されている。本実施の形態において、これら複数の下部部分金型２１は、支持部材である下部ベース３２を貫通するように配置され、Ｚ方向に可動である。

また、複数の上部部分金型１１のそれぞれと複数の下部部分金型２１のそれぞれは、互いに対向するように配置されている。つまり、複数の上部部分金型１１と複数の下部部分金型２１は、ＹＺ面に配置されており、１つの上部部分金型１１と、対応する１つの下部部分金型２１とは、Ｚ方向に沿って並んでいる。この時、上部部分金型１１と下部部分金型２１が完全に整列するように、上部部分金型１１と下部部分金型２１は、同一の形状を有することが好適である。

以上の説明では、図２中の破線Ａ−Ａ’に沿った断面（ＹＺ面）の構造が示されたが、図２中の破線Ｂ−Ｂ’に沿った断面（ＸＺ面）の構造も、上記の構造と同様である。つまり、本実施の形態によれば、複数の上部部分金型１１及び複数の下部部分金型２１は、Ｚ方向に可動な「ピン状」の構造を有する。

このような半導体デバイス製造装置１において、半導体デバイス（基板２）は、適当な上部部分金型１１及び適当な下部部分金型２１によって挟まれる。例えば、図５においては、上部部分金型１１ｂ、１１ｃ、及び複数の下部部分金型２１によって、基板２が上下から挟まれている。これら上部部分金型１１ｂ、１１ｃは、モールド樹脂が注入されるキャビティ５０の側壁の役割を果たす。つまり、上部部分金型１１ｂと１１ｃとの間の距離は、キャビティ５０のＹ方向に沿った「幅Ｗ」を示す。Ｘ方向に沿った幅も同様である。

次に、上部部分金型１１ａ〜１１ｄ以外の上部部分金型１１がＺ方向に移動し、所定の位置に設定される。例えば、図５に示されるように、これらの上部部分金型１１の端面と基板２の表面との間の距離がＤになるように、位置が設定される。これら上部部分金型１１の端面は、キャビティ５０の上面の役割を果たす。つまり、上部部分金型１１の端面と基板２の表面との距離は、キャビティ５０の「深さＤ」を示す。その後、形成されたキャビティ５０にモールド樹脂が注入され、ＩＣチップ３が封止される。

第一の実施の形態と同様に、本実施の形態によれば、処理対象の半導体デバイスのサイズに応じて、キャビティ５０の幅Ｗ及び深さＤが変更され得る。よって、所望の面積及び厚みを有するパッケージを形成することが可能となる。すなわち、この半導体デバイス製造装置１は、生産する半導体デバイスのパッケージサイズの小型化・薄型化に対応することが可能である。また、生産するパッケージ毎に個別の金型を用意する必要がなくなるので、金型作製・管理・交換等のコストが低減される。

（第三の実施の形態）
図６は、本発明の第三の実施の形態に係る半導体デバイス製造装置１の構成を示す断面図であり、図２中の破線Ａ−Ａ’に沿った半導体デバイス製造装置１の断面（ＹＺ面）を示す。本実施の形態において、上部金型１０は、複数の上部部分金型１２と、複数の上部部分金型１２を挟むように配置された一対の上部周縁金型１５を含む。

図６に示されるように、複数の上部部分金型１２は並列に配置されており、その複数の上部部分金型１２が並んでいる方向は、Ｙ方向である。また、複数の上部部分金型１２の各々は、隣接する上部部分金型１２に密着するように配置されている。これら複数の上部部分金型１２と一対の上部周縁金型１５は、Ｙ方向に沿って配置されている。

また、複数の上部部分金型１２のそれぞれは、上部ベース３１をＺ方向に貫通する複数のボルト１３によって支持されている。これら複数のボルト１３を回転させることにより、複数の上部部分金型１２のそれぞれの位置を調整することが可能である。つまり、複数の上部部分金型１２は、Ｚ方向に可動である。また、下部金型２０もＺ方向に可動であり、この下部金型２０には半導体デバイスが設置される。複数の上部部分金型１２と下部金型２０は、対向するように配置されている。

本実施の形態において、一対の上部周縁金型１５は、Ｙ方向及びＺ方向の両方向に可動である。例えば、上部周縁金型１５は、上部ベース３１をＹ方向に貫通しＺ方向に平行移動可能な支持部材を介して、上部ベース３１に接続されている。

以上の説明では、図２中の破線Ａ−Ａ’に沿った断面（ＹＺ面）の構造が示されたが、図２中の破線Ｂ−Ｂ’に沿った断面（ＸＺ面）の構造も、上記の構造と同様である。この場合、一対の上部周縁金型１５は、Ｘ方向及びＺ方向の両方向に可動である。

次に、本実施の形態に係る半導体デバイス製造装置１の動作を説明する。図７は、本発明の第三の実施の形態に係る半導体デバイス製造装置１の動作を説明するための図である。図７において、既出の図２及び図６と同様の構成には同一の符号が付され、その説明は適宜省略される。

まず、半導体デバイス（基板２）が、下部金型２０上に配置される。次に、所望のキャビティ幅Ｗに応じて、複数の上部部分金型１２から適当な数の金型が選択される。例えば、図７においては、上部部分金型１２ａ以外の金型が選択される。そして、この場合、選択された４つの上部部分金型１２のＹ方向に沿った幅が、キャビティ幅Ｗとなる。上部部分金型１２ａは、基板２から離れた方向に退避する。

次に、上部部分金型１２ａ以外の上部部分金型１２がＺ方向に移動し、所定の位置に設定される。例えば、図７に示されるように、これらの上部部分金型１２の端面と基板２の表面との間の距離がＤになるように、位置が設定される。これら上部部分金型１２の端面と基板２の表面との距離は、キャビティ５０の「深さＤ」を示す。

次に、一対の上部周縁金型１５が、Ｙ方向及びＺ方向に移動し、基板２の端部を挟み込む。また、この時、一対の上部周縁金型１５は上部部分金型１２に密着し、キャビティ５０の側壁の役割を果たす。つまり、一対の上部周縁金型１５間の距離は、キャビティ５０のＹ方向に沿った「幅Ｗ」を示す。Ｘ方向に沿った幅も同様である。そして、このように形成されたキャビティ５０にモールド樹脂が注入され、ＩＣチップ３が封止される。

以上に説明されたように、本実施の形態によれば、キャビティ５０の面積及び深さを制御することが可能である。よって、所望の面積及び厚みを有するパッケージを形成することが可能となる。すなわち、この半導体デバイス製造装置１は、生産する半導体デバイスのパッケージサイズの小型化・薄型化に対応することが可能である。また、生産するパッケージ毎に個別の金型を用意する必要がなくなるので、金型作製・管理・交換等のコストが低減される。

（第四の実施の形態）
図８は、本発明の第四の実施の形態に係る半導体デバイス製造装置１の構成を示す断面図であり、図２中の破線Ａ−Ａ’に沿った半導体デバイス製造装置１の断面（ＹＺ面）を示す。図８において、図６及び図７に示された構成と同様の構成には同一の符号が付され、その説明は適宜省略される。本実施の形態において、上部金型１０及び下部金型２０は、対称的な構造を有する。つまり、上部金型１０は、複数の上部部分金型１２と、複数の上部部分金型１２を挟むように配置された一対の上部周縁金型１５を含む。また、下部金型２０は、複数の下部部分金型２２と、複数の下部部分金型２２を挟むように配置された一対の下部周縁金型２５を含む。

複数の上部部分金型１２の配置は、第三の実施の形態における配置と同様である。複数の下部部分金型２２は、複数の上部部分金型１２と対称的に配置される。つまり、複数の下部部分金型２２は並列に配置されており、その複数の下部部分金型２２が並んでいる方向は、Ｙ方向である。また、複数の下部部分金型２２の各々は、隣接する下部部分金型２２に密着するように配置されている。これら複数の下部部分金型２２と一対の下部周縁金型２５は、Ｙ方向に沿って配置されている。

また、複数の下部部分金型２２のそれぞれは、下部ベース３２をＺ方向に貫通する複数のボルト２３によって支持されている。これら複数のボルト２３を回転させることにより、複数の下部部分金型２２のそれぞれの位置を調整することが可能である。つまり、複数の下部部分金型２２は、Ｚ方向に可動である。

更に、複数の上部部分金型１２のそれぞれと複数の下部部分金型２２のそれぞれは、互いに対向するように配置されている。つまり、複数の上部部分金型１２と複数の下部部分金型２２は、ＹＺ面に配置されており、１つの上部部分金型１２と、対応する１つの下部部分金型２２とは、Ｚ方向に沿って並んでいる。この時、上部部分金型１２と下部部分金型２２が完全に整列するように、上部部分金型１２と下部部分金型２２は、同一の形状を有することが好適である。

本実施の形態において、一対の上部周縁金型１５及び一対の下部周縁金型２５は、Ｙ方向及びＺ方向の両方向に可動である。例えば、上部周縁金型１５は、上部ベース３１をＹ方向に貫通しＺ方向に平行移動可能な支持部材を介して、上部ベース３１に接続されている。また、例えば、下部周縁金型２５は、下部ベース３２をＹ方向に貫通しＺ方向に平行移動可能な支持部材を介して、下部ベース３２に接続されている。また、図８に示されるように、一対の上部周縁金型１５と一対の下部周縁金型２５は、それぞれ対向するように配置されている。そして、１つの上部周縁金型１５と、対向する１つの下部周縁金型２５とを接触させることが可能である。

以上の説明では、図２中の破線Ａ−Ａ’に沿った断面（ＹＺ面）の構造が示されたが、図２中の破線Ｂ−Ｂ’に沿った断面（ＸＺ面）の構造も、上記の構造と同様である。この場合、一対の上部周縁金型１５及び一対の下部周縁金型２５は、Ｘ方向及びＺ方向の両方向に可動である。

このような半導体デバイス製造装置１において、まず、半導体デバイス（基板２）が、複数の下部部分金型２２上に配置される。次に、所望のキャビティ幅Ｗに応じて、複数の上部部分金型１２及び複数の下部部分金型２２から、それぞれ適当な数の金型が選択される。例えば、図７においては、上部部分金型１２ａと対向する下部部分金型２２ａ以外の金型が選択される。そして、この場合、選択された４つの上部部分金型１２（下部金型２２）のＹ方向に沿った幅が、キャビティ幅Ｗとなる。上部部分金型１２ａと下部部分金型２２ａは、基板２から離れた方向に退避する。

次に、上部部分金型１２ａ以外の上部部分金型１２がＺ方向に移動し、所定の位置に設定される。例えば、図８に示されるように、これらの上部部分金型１２の端面と基板２の表面との間の距離がＤになるように、位置が設定される。これら上部部分金型１２の端面と基板２の表面との距離は、キャビティ５０の「深さＤ」を示す。

次に、一対の上部周縁金型１５及び一対の下部周縁金型２５が、Ｙ方向及びＺ方向に移動し、基板２の端部を挟み込む。また、この時、一対の上部周縁金型１５は上部部分金型１２に密着し、キャビティ５０の側壁の役割を果たす。つまり、一対の上部周縁金型１５間の距離は、キャビティ５０のＹ方向に沿った「幅Ｗ」を示す。Ｘ方向に沿った幅も同様である。そして、このように形成されたキャビティ５０にモールド樹脂が注入され、ＩＣチップ３が封止される。

第三の実施の形態と同様に、本実施の形態によれば、処理対象の半導体デバイスのサイズに応じて、キャビティ５０の幅Ｗ及び深さＤが変更され得る。よって、所望の面積及び厚みを有するパッケージを形成することが可能となる。すなわち、この半導体デバイス製造装置１は、生産する半導体デバイスのパッケージサイズの小型化・薄型化に対応することが可能である。また、生産するパッケージ毎に個別の金型を用意する必要がなくなるので、金型作製・管理・交換等のコストが低減される。

図１は、従来の半導体デバイス製造装置の構成を示す断面図である。 図２は、本発明に係る半導体デバイス製造装置の構成を概念的に示す全体図である。 図３は、本発明の第一の実施の形態に係る半導体デバイス製造装置の構成を示す断面図である。 図４は、本発明の第一の実施の形態に係る半導体デバイス製造装置の動作を説明するための図である。 図５は、本発明の第二の実施の形態に係る半導体デバイス製造装置の構成を示す断面図である。 図６は、本発明の第三の実施の形態に係る半導体デバイス製造装置の構成を示す断面図である。 図７は、本発明の第三の実施の形態に係る半導体デバイス製造装置の動作を説明するための図である。 図８は、本発明の第四の実施の形態に係る半導体デバイス製造装置の構成を示す断面図である。

符号の説明

１ 半導体デバイス製造装置
２ 基板
３ ＩＣチップ
１０ 上部金型
１１ 上部部分金型
１２ 上部部分金型
１３ ボルト
１５ 上部周縁金型
２０ 下部金型
２１ 下部部分金型
２２ 下部部分金型
２３ ボルト
２５ 下部周縁金型
３１ 上部ベース
３２ 下部ベース
５０ キャビティ

Claims (6)

1. ＩＣチップが搭載された基板の表面の法線方向である第１方向に可動する上部金型と、
   前記第１方向に可動する下部金型と
   を具備し、
   前記上部金型は、前記第１方向に可動する複数の上部部分金型を有し、
   前記複数の上部部分金型は、並列に、密着するように配置され、
   前記複数の上部部分金型がならぶ方向は、前記第１方向と直交する第２方向である
   半導体デバイス製造装置。
2. 請求項１に記載の半導体デバイス製造装置において、
   前記複数の上部部分金型を挟むように配置された一対の上部周縁金型を更に具備し、
   前記一対の上部周縁金型は、前記第１方向と前記第２方向に可動である
   半導体デバイス製造装置。
3. 請求項２に記載の半導体デバイス製造装置において、
   前記複数の上部部分金型と前記一対の上部周縁金型は、前記第２方向に沿って配置される
   半導体デバイス製造装置。
4. 請求項１乃至３のいずれかに記載の半導体デバイス製造装置において、
   前記下部金型は、前記第１方向に可動する複数の下部部分金型を有し、
   前記複数の下部部分金型は、並列に、密着するように配置され、
   前記複数の上部部分金型と前記複数の下部部分金型は、前記第１方向と前記第２方向によって決定される面に沿って配置され、
   前記複数の上部部分金型のそれぞれは、前記複数の下部部分金型のそれぞれと対向するように配置される
   半導体デバイス製造装置。
5. 請求項４に記載の半導体デバイス製造装置において、
   前記複数の上部部分金型及び前記複数の下部部分金型は、同一の形状を有する
   半導体デバイス製造装置。
6. 請求項４又は５に記載の半導体デバイス製造装置において、
   前記複数の下部部分金型を挟むように配置された一対の下部周縁金型を更に具備し、
   前記一対の下部周縁金型は、前記第１方向と前記第２方向に可動である
   半導体デバイス製造装置。

Images