JP2005311048A - Electronic component, oscillator, and communication equipment - Google Patents
Electronic component, oscillator, and communication equipment Download PDFInfo
- Publication number
- JP2005311048A JP2005311048A JP2004125514A JP2004125514A JP2005311048A JP 2005311048 A JP2005311048 A JP 2005311048A JP 2004125514 A JP2004125514 A JP 2004125514A JP 2004125514 A JP2004125514 A JP 2004125514A JP 2005311048 A JP2005311048 A JP 2005311048A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electrode
- circuit
- electronic component
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Waveguide Connection Structure (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
Description
この発明は、基板に回路素子が実装されて回路部分がシールドされた電子部品、発振器、およびそれらを備えた通信装置に関するものである。 The present invention relates to an electronic component in which a circuit element is mounted on a substrate and a circuit portion is shielded, an oscillator, and a communication device including them.
従来、回路基板とその回路基板に実装される誘電体共振器などの回路素子をパッケージングするために、回路素子を収納するための凹部を形成したセラミックパッケージが用いられている。例えば特許文献1には、回路素子を実装した基板をセラミックパッケージに収納し、そのセラミックパッケージの上部に基板から一定間隔を隔てて金属製リッドを配置した誘電体共振器装置が示されている。
Conventionally, in order to package a circuit board and a circuit element such as a dielectric resonator mounted on the circuit board, a ceramic package having a recess for housing the circuit element is used. For example,
このタイプの電子部品の構成例を図10に示す。図10において、基板の上下面に各種電極パターンを形成し、複数の回路素子を実装してVCO(電圧制御発振器)モジュール50を構成し、その下面に誘電体共振器4を取り付ける。アルミナセラミックからなるケース51には、VCOモジュール50を収納して上部に金属製リッド52を取り付けた状態で、VCOモジュール50と金属製リッド52との間に所定の空間が形成されるように第1の凹部54を形成している。またVCOモジュール50の基板の下面から誘電体共振器4が突出する構造に合わせて凹部53を形成している。
An example of the configuration of this type of electronic component is shown in FIG. In FIG. 10, various electrode patterns are formed on the upper and lower surfaces of the substrate, and a plurality of circuit elements are mounted to constitute a VCO (voltage controlled oscillator)
また、特許文献2には、同軸誘電体共振器を用いた誘電体フィルタにおいて、誘電体共振器を蓋体で覆い、半田により固定する構成が示されている。
また、特許文献3には、水晶発振器において、金属製蓋体を用いることが示されている。
更に、特許文献4には、基板の上下面にシールドカバーを設けることによって電磁界の遮へいをおこなう構造が示されている。
特許文献1に示されている電子部品の構造では、キャビティ構造をとるためにアルミナなどのセラミックを使用しているため、その材料費および加工コストが嵩むという問題があった。基板をセラミックパッケージに収納する構造であるため、パッケージ分だけ大型であり、それがセラミックからなるため小型化が困難であるという問題があった。また、基板に誘電体共振器を実装した後、半田付けなどの方法によって基板をパッケージに接合する際、その基板とパッケージとの接合面積が大きいので、ボイドが発生しやすく、濡れ広がり不足などによって接合状態がばらつくので、電気的特性のばらつきや良品率の低下が生じやすいという問題があった。
In the structure of the electronic component shown in
特許文献2・特許文献3に示されている電子部品の構造では、基板に実装した回路素子の上部を金属製の蓋体で覆うことになるが、完全なシールドをおこなった場合に、これを実装基板に対する電子部品に適用するには問題が生じる。また基板の両面に回路素子を実装する構造には適用できない。
In the structure of the electronic component shown in
特許文献4に示されている電子部品の構成では、上下のシールドカバー内の回路と外部との間で信号の入出力を行うことができず、実装基板に実装する電子部品に適用することはできない。
In the configuration of the electronic component disclosed in
そこで、この発明の目的は、上述の問題を解消して、シールドした空間内の回路と外部との電気的接続を可能とした、実装基板への表面実装が可能な電子部品、その構造を備えた発振器、およびそれらを備えた通信装置を提供することにある。 SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide an electronic component that can be mounted on a surface of a mounting board and a structure thereof that solves the above-described problems and enables electrical connection between a circuit in a shielded space and the outside. Another object of the present invention is to provide an oscillator and a communication device including them.
(1)この発明の電子部品は、第1・第2主面に回路素子実装用電極または回路形成用電極を含む電極を設け、周縁部に実装基板上の電極に導通させる端子電極を設け、前記第1・第2主面の電極の前記回路素子実装用電極または前記回路形成用電極の周囲にキャップ接合部を設け、前記回路素子実装用電極または前記回路形成用電極と前記端子電極との間を導通させる線路導体を設けてなる基板と、前記基板の前記回路素子実装用電極に実装した回路素子と、前記第1・第2主面のキャップ接合部に接合されたそれぞれフランジ部を周囲に有する上下2つの金属製のキャップとを備えたことを特徴としている。 (1) In the electronic component of the present invention, the first and second main surfaces are provided with electrodes including circuit element mounting electrodes or circuit forming electrodes, and peripheral electrode portions are provided with terminal electrodes that conduct to the electrodes on the mounting substrate. A cap joint portion is provided around the circuit element mounting electrode or the circuit forming electrode of the electrodes on the first and second main surfaces, and the circuit element mounting electrode or the circuit forming electrode and the terminal electrode A circuit board mounted on the circuit element mounting electrode on the circuit board, and a flange part joined to the cap joint part of the first and second main surfaces And two metal caps on the upper and lower sides.
(2)またこの発明の電子部品は、(1)において前記基板の周辺に沿った部分を前記第1主面のキャップ接合部とし、上面のキャップ接合部より内側に下面のキャップ接合部を設け、下面のキャップ接合部より周囲に略全面の接地電極を形成したことを特徴としている。 (2) Further, in the electronic component of the present invention, in (1), a portion along the periphery of the substrate is used as the cap joint portion on the first main surface, and a cap joint portion on the lower surface is provided inside the cap joint portion on the upper surface. The ground electrode is formed on the substantially entire surface from the cap joint portion on the lower surface.
(3)またこの発明の電子部品は、(2)において前記第1主面のキャップ接合部と第2主面の接地電極との間を複数箇所で導通させる導通路を形成したことを特徴としている。 (3) In addition, the electronic component of the present invention is characterized in that in (2), a conduction path is formed to connect the cap joint portion of the first main surface and the ground electrode of the second main surface at a plurality of locations. Yes.
(4)またこの発明の電子部品は、(1)〜(3)において、内部に電極層を有する積層基板を前記基板として用い、前記線路導体を積層基板の内層に設け、端子電極を積層基板の端面に形成したことを特徴としている。 (4) Moreover, the electronic component of this invention uses the laminated substrate which has an electrode layer inside as said board | substrate in (1)-(3), provides the said line conductor in the inner layer of a laminated board, and has a terminal electrode laminated substrate It is characterized by being formed on the end face.
(5)またこの発明の電子部品は、(1)〜(4)において、前記内層の線路導体の周囲に接地電極を形成し、その接地電極と線路導体とによってコプレーナ線路を構成したことを特徴としている。 (5) The electronic component of the present invention is characterized in that, in (1) to (4), a ground electrode is formed around the inner-layer line conductor, and the ground electrode and the line conductor constitute a coplanar line. It is said.
(6)この発明の発振器は、(1)〜(5)の電子部品の回路素子として、負性抵抗素子と基板の第2主面に実装した誘電体共振器とを含み、前記回路形成用電極の一部として、誘電体共振器と結合する線路を第1主面に形成し、その線路に負性抵抗素子を接続して構成したことを特徴としている。 (6) The oscillator according to the present invention includes a negative resistance element and a dielectric resonator mounted on the second main surface of the substrate as circuit elements of the electronic components of (1) to (5), As a part of the electrode, a line coupled to the dielectric resonator is formed on the first main surface, and a negative resistance element is connected to the line.
(7)この発明の通信装置は、前記構成の電子部品または発振器を備えたことを特徴としている。 (7) A communication device according to the present invention includes the electronic component or the oscillator having the above-described configuration.
(1)基板の第1・第2主面にそれぞれキャップが接合されることによって、基板の第1・第2主面にそれぞれ実装された回路素子と回路素子実装用電極または回路形成用電極による回路が、基板の第1・第2主面から所定間隔を隔てられた金属製キャップによる空間でシールドされる。また、回路素子実装用電極または回路形成用電極と基板の端子電極との間が線路導体で導通しているので、キャップでシールドされた空間内と外部との電気的接続が可能となり、しかも実装基板への表面実装の際に端子電極部分に半田フィレットが形成できるので、表面実装が可能となる。 (1) Caps are bonded to the first and second main surfaces of the substrate, respectively, so that the circuit elements mounted on the first and second main surfaces of the substrate and circuit element mounting electrodes or circuit forming electrodes are used. The circuit is shielded by a space formed by a metal cap spaced a predetermined distance from the first and second main surfaces of the substrate. In addition, the circuit element mounting electrode or circuit forming electrode is electrically connected to the terminal electrode of the substrate by a line conductor, so that the space shielded by the cap can be electrically connected to the outside and mounted. Since the solder fillet can be formed on the terminal electrode portion during surface mounting on the substrate, surface mounting becomes possible.
(2)第1主面のキャップを基板の周辺に沿った部分で接合し、第2主面のキャップをそれより内側に接合したことにより、その第2主面を実装基板への実装面とする場合に、第2主面のキャップ接合部の周囲の比較的広い面積が実装基板への実装面となるので表面実装が容易となる。しかも第2主面のキャップ接合部の周囲に接地電極が形成されているためシールド構造を保つことができる。また第2主面のキャップが干渉しないように実装基板に凹部または開口を設ける際にも、その凹部や開口が小さくて済む。 (2) The cap of the first main surface is joined at a portion along the periphery of the substrate, and the cap of the second main surface is joined to the inner side thereof, whereby the second main surface is mounted on the mounting substrate. In this case, since a relatively wide area around the cap joint portion of the second main surface becomes a mounting surface on the mounting substrate, surface mounting becomes easy. Moreover, since the ground electrode is formed around the cap joint portion of the second main surface, the shield structure can be maintained. Also, when the recess or opening is provided in the mounting substrate so that the cap of the second main surface does not interfere, the recess or opening may be small.
(3)第1主面のキャップ接合部と第2主面の接地電極との間を複数箇所で導通路を介して導通させたことにより、基板の面内方向の電磁波の伝搬を阻止してシールド効果を高めることができる。 (3) Propagation of electromagnetic waves in the in-plane direction of the substrate is prevented by conducting the connection between the cap joint portion of the first main surface and the ground electrode of the second main surface through a conduction path at a plurality of locations. The shielding effect can be enhanced.
(4)回路素子実装用電極または回路形成用電極と端子電極との間を導通させる線路導体を積層基板の内層に設けたことにより、キャップのフランジ部に開口部を設けることなく、第1・第2主面のキャップによるシールド空間と端子電極との間の導通を図ることができる。 (4) By providing a line conductor that conducts between the circuit element mounting electrode or the circuit forming electrode and the terminal electrode in the inner layer of the laminated substrate, the first and The conduction between the shield space and the terminal electrode by the cap of the second main surface can be achieved.
(5)前記内層の線路導体とその周囲の接地電極とによってコプレーナ線路を構成したことにより、第1・第2主面のキャップによるシールド空間内で他の回路との干渉を抑制しつつ所定線路インピーダンスの線路で信号の伝搬が可能となる。 (5) A coplanar line is constituted by the line conductor of the inner layer and the surrounding ground electrode, so that a predetermined line is obtained while suppressing interference with other circuits in the shield space by the caps of the first and second main surfaces. The signal can be propagated through the impedance line.
(6)基板の第2主面に誘電体共振器を実装し、第1主面にその誘電体共振器と結合する線路を形成したことにより、誘電体共振器と線路との絶縁が基板で行われ、誘電体共振器を含めて回路全体を、第1・第2主面のキャップによるシールド空間内に収めることができ、小型で実装基板への表面実装可能な発振器が構成できる。 (6) Since the dielectric resonator is mounted on the second main surface of the substrate and the line coupled to the dielectric resonator is formed on the first main surface, the insulation between the dielectric resonator and the line is achieved by the substrate. As a result, the entire circuit including the dielectric resonator can be accommodated in the shield space by the caps of the first and second main surfaces, and a small-sized oscillator that can be surface-mounted on a mounting board can be configured.
(7)小型の電子部品または発振器を備えたことにより、小型軽量の通信装置が得られる。 (7) Since a small electronic component or oscillator is provided, a small and light communication device can be obtained.
第1の実施形態に係るVCOの構成を図1〜図5を参照して説明する。
図1はその分解斜視図である。このVCOは、積層基板(以下、単に「基板」という。)1、この基板1に実装する、誘電体共振器4を含む複数の回路素子、上部キャップ2、および下部キャップ3から構成している。
The configuration of the VCO according to the first embodiment will be described with reference to FIGS.
FIG. 1 is an exploded perspective view thereof. The VCO includes a laminated substrate (hereinafter simply referred to as “substrate”) 1, a plurality of circuit elements including a
基板1の上面(第1主面)には、各種回路素子を実装する回路素子実装用電極と線路導体19,20,SL1,SL2などの回路形成用電極を形成している。これらの回路素子実装用電極と回路形成用電極の周囲で基板1の周辺に沿ってキャップ接合部17を形成している。上部キャップ2は金属板のプレス加工によって成形したものであり、その周辺部にフランジ部2fを形成している。このフランジ部2fをキャップ接合部17に半田付けすることによって基板1の上部に上部キャップ2を取り付ける。
On the upper surface (first main surface) of the
図1に示した誘電体共振器4は正方形板状の誘電体板40の上下面にそれぞれ円形の電極開口部Hを対向させた電極41,42を形成したものであり、TE010モードの誘電体共振器として作用する。
The
図2は基板1の下面図である。基板1の下面(第2主面)の略中央部には電極開口部Hを有する接地電極13を形成している。図2において破線で表した接地電極13の一部13′が下部キャップ3の接合部である。この部分に下部キャップ3のフランジ部3fを接合することによって、誘電体共振器4の周囲に所定の空間を隔てて誘電体共振器4をシールドする。
FIG. 2 is a bottom view of the
図3はVCOの略中央部を通る断面図である。基板1は2つの絶縁層10,11の間に内層の電極層を積層した積層基板(多層基板)である。基板1の上面に形成した線路導体19と内層に形成した線路導体20との間をビアホール14で電気的に導通させている。内層の線路導体20の端部は基板1の端面に形成した端子電極16に導通させている。この構造によって、上部キャップ2、下部キャップ3および接地電極13で囲まれたシールド空間内の回路の信号を基板1の端子電極として取り出している。この端子電極16は基板1の下面にまで形成していて、表面実装の際の半田フィレットの形成を容易にしている。
FIG. 3 is a cross-sectional view passing through a substantially central portion of the VCO. The
上面電極(この例では上部キャップ2のキャップ接合部17)と下面の接地電極13との間には、その両者を電気的に導通させる複数のスルーホール18を所定間隔を隔てて配列形成している。この構造により、上部キャップ2、下部キャップ3および接地電極13を同電位にする(アース接続する)と共に基板1の面方向への電磁界の伝搬を阻止し、外部への不要輻射および外部回路との結合を阻止する。このスルーホール18の配列ピッチは使用周波数帯における基板1中波長の半波長以下にする。このことにより上記遮へい効果を高める。
A plurality of through
また、内層には、線路導体20の形成部と下面の電極開口部Hに対向する領域以外の領域に接地電極を形成している。この内層の接地電極と線路導体20とによってコプレーナ線路を構成している。
In addition, a ground electrode is formed in the inner layer in a region other than the region facing the formation portion of the
図4は上記VCOの実装基板への実装状態を示す断面図である。実装基板101にはあらかじめVCO100を実装する箇所に開口部101hを形成している。この開口部101hの周囲にVCO100の端子電極16を接続するための電極を形成していて、その部分で半田付けする。その際、端子電極16は基板1の端面に形成しているので、半田フィレットSが形成され、確実な表面実装が可能となる。
FIG. 4 is a cross-sectional view showing a state where the VCO is mounted on the mounting board. In the mounting
なお、この開口部101hは下部キャップ3の形状に合わせて矩形とすればよいが、下部キャップ3が当接せず、且つ端子電極16が実装基板に半田付け可能なように設けられれば、矩形に限らずその形状は任意である。
The
次に、図1に示したVCOの回路図を図5に示す。図5中の各符号は図1に付した各符号に対応している。この回路は図1に示した誘電体共振器4に結合する線路導体SL1に反射増幅器を接続することによって構成している。すなわち、図5においてFETのゲートを導体線路SL1の端部に接続している。FET5のドレインにはL2,R3,R4,C1,C2を含むバイアス電圧供給回路を接続し、端子Tbからバイアス電圧を供給している。FETのソースにはL3,R5,Rbを含む出力回路を接続している。
Next, FIG. 5 shows a circuit diagram of the VCO shown in FIG. Each code | symbol in FIG. 5 respond | corresponds to each code | symbol attached | subjected to FIG. This circuit is configured by connecting a reflection amplifier to the line conductor SL1 coupled to the
上記誘電体共振器4と結合するもう一方の線路導体SL2にはR1,L1,VD1を含む回路を設けて、制御端子Tcの電圧を可変容量素子VD1に印加するようにしている。上記帯域反射型の発振器は、共振回路部分の共振周波数で発振するので、この可変容量素子VD1に、制御端子Tcの電圧を印加することによって発振周波数が制御される。
The other line conductor SL2 coupled to the
次に、第2の実施形態に係るVCOについて図6・図7を参照して説明する。
図6はその分解斜視図である。第1の実施形態と異なるのは、基板1が単層の基板であることである。
Next, a VCO according to the second embodiment will be described with reference to FIGS.
FIG. 6 is an exploded perspective view thereof. The difference from the first embodiment is that the
図7はこの基板1の下面図である。基板1の下面にはその略中央部を電極開口部Hとする接地電極13を略全面に形成している。また、基板1の下面の周辺部の所定箇所に端子電極16を形成している。基板1の上面に形成している電極と端子電極16との間はビアホール14で導通させている。
FIG. 7 is a bottom view of the
このようにして上部キャップ2、下部キャップ3および接地電極13によるシールド空間内の所定の電極を基板1の端部にまで引き出したことによって、実装基板に対して表面実装可能となる。
Thus, by pulling out the predetermined electrode in the shield space by the
なお、上記端子電極16を基板1の下面だけではなく、下面から端面にかけて形成してもよい。そのことにより、第1の実施形態の場合と同様に半田フィレットを生じさせて確実な表面実装が可能となる。
The
次に、第3の実施形態に係るVCOについて図8を参照して説明する。
図8はその分解斜視図である。この例では、基板1は単層基板であり、上面に回路素子実装用電極および回路形成用電極を含む電極を形成している。下面には図2に示したものと同様に電極開口部Hを有する接地電極13を略全面に形成していて、基板1の端部付近に端子電極16を形成している。基板1の上面の線路導体19は基板1の端面から下面にかけて形成した端子電極16に導通させている。そのため、これらの線路導体19からキャップ接合部17を絶縁するために、キャップ接合部17の一部を分離形成している。それに合わせて、上部キャップ2には開口部2′を形成している。
Next, a VCO according to a third embodiment will be described with reference to FIG.
FIG. 8 is an exploded perspective view thereof. In this example, the
この構造によって、上部キャップ2、下部キャップ3および接地電極13で囲まれたシールド空間内の回路の信号を基板1の端子電極として取り出している。また、端子電極16は基板1の端面から下面にまで形成しているので、表面実装の際に半田フィレットの形成され、実装が容易となる。
With this structure, a circuit signal in the shield space surrounded by the
次に、第4の実施形態に係る通信装置の構成をブロック図として図9に示す。この通信装置は例えば携帯電話端末である。信号処理回路42はデジタル信号データ列を出力し、バンドパスフィルタ46は不要な周波数帯域の信号を除去し、アンプ47はその中間周波信号を所定レベルまで増幅する。ミキサ48はアンプ47からの中間周波信号と発振器56からの発振信号をミキシングする。バンドパスフィルタ49はミキサ48からの出力信号のうち送信周波数帯域の信号を通過させ、アンプ50はそれを電力増幅してデュプレクサ44を介してアンテナ45から送信する。バンドパスフィルタ51はデュプレクサ44からの受信信号のうち所定帯域の信号のみを通過させ、アンプ52はそれを所定レベルにまで増幅する。ミキサ53はこのアンプ52からの受信信号と発振器56からの信号をミキシングする。バンドパスフィルタ54はミキサ53からの信号のうち受信中間周波信号のみ通過させ、アンプ55はそれを所定レベルにまで増幅する。信号処理回路42はアンプ55からのデジタル信号データ列を処理して例えば音声信号として出力する。
Next, the configuration of a communication apparatus according to the fourth embodiment is shown in FIG. 9 as a block diagram. This communication device is, for example, a mobile phone terminal. The
上記発振器56部分に第1〜第3の実施形態で示したVCOを用いる。
なお、上記各実施形態ではVCOを例に挙げたが、基板の上下にそれぞれ空間を設けたシールド空間を備え、そのシールド空間内の内部の回路と外部の回路との接続を基板を介して行い、端子電極を基板の周縁部に形成した電子部品であれば、この発明は同様に適用できる。
The VCO shown in the first to third embodiments is used for the
In each of the above embodiments, the VCO is taken as an example. However, the shield space having spaces above and below the substrate is provided, and the internal circuit and the external circuit in the shield space are connected via the substrate. The present invention can be similarly applied to any electronic component in which terminal electrodes are formed on the peripheral edge of the substrate.
1−基板
2−上部キャップ
2f−フランジ部
2′−開口部
3−下部キャップ
3f−フランジ部
4−誘電体共振器
10,11−絶縁層
13−接地電極
14−ビアホール
16−端子電極
17−キャップ接合部
18−スルーホール
19,20−線路導体
40−誘電体板
41,42−電極
100−VCO(電子部品)
101−実装基板
H−電極開口部
To−出力端子
Tc−制御端子
Tb−電源端子
S−半田フィレット
SL1,SL2−線路導体
1-substrate 2-
101-Mounting board H-electrode opening To-output terminal Tc-control terminal Tb-power supply terminal S-solder fillet SL1, SL2-line conductor
Claims (7)
前記基板の前記回路素子実装用電極に実装した回路素子と、
前記第1・第2主面のキャップ接合部に接合されたそれぞれフランジ部を周囲に有する上下2つの金属製のキャップと、
を備えた電子部品。 An electrode including a circuit element mounting electrode or a circuit forming electrode is provided on the first and second main surfaces, and a terminal electrode is provided on the peripheral portion to conduct to the electrode on the mounting substrate, and the electrodes on the first and second main surfaces are provided. A cap joint is provided around the circuit element mounting electrode or the circuit forming electrode, and a line conductor is provided to conduct between the circuit element mounting electrode or the circuit forming electrode and the terminal electrode. A substrate,
A circuit element mounted on the circuit element mounting electrode of the substrate;
Two upper and lower metal caps each having a flange portion joined to the cap joint portion of the first and second main surfaces, and
With electronic components.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004125514A JP2005311048A (en) | 2004-04-21 | 2004-04-21 | Electronic component, oscillator, and communication equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004125514A JP2005311048A (en) | 2004-04-21 | 2004-04-21 | Electronic component, oscillator, and communication equipment |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005311048A true JP2005311048A (en) | 2005-11-04 |
Family
ID=35439466
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004125514A Pending JP2005311048A (en) | 2004-04-21 | 2004-04-21 | Electronic component, oscillator, and communication equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005311048A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007142620A (en) * | 2005-11-16 | 2007-06-07 | Matsushita Electric Ind Co Ltd | Module and method of manufacturing same |
JP2008206173A (en) * | 2008-03-21 | 2008-09-04 | Matsushita Electric Ind Co Ltd | High frequency module and manufacturing method thereof |
JP2022165405A (en) * | 2021-04-19 | 2022-10-31 | 株式会社オーエー研究所 | Radiation shield structure for electronic device |
-
2004
- 2004-04-21 JP JP2004125514A patent/JP2005311048A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007142620A (en) * | 2005-11-16 | 2007-06-07 | Matsushita Electric Ind Co Ltd | Module and method of manufacturing same |
JP2008206173A (en) * | 2008-03-21 | 2008-09-04 | Matsushita Electric Ind Co Ltd | High frequency module and manufacturing method thereof |
JP2022165405A (en) * | 2021-04-19 | 2022-10-31 | 株式会社オーエー研究所 | Radiation shield structure for electronic device |
JP7346653B2 (en) | 2021-04-19 | 2023-09-19 | 株式会社オーエー研究所 | Radiation shielding structure for electronic devices |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI493893B (en) | High-frequency circuit module | |
JP2011165931A (en) | High-frequency circuit module | |
JPWO2006057424A1 (en) | Shielded connector and circuit board device | |
JP4173308B2 (en) | SAW filter | |
KR100851683B1 (en) | Shielding for emi-endangered electronic components and/or circuits of electronic device | |
JP4837998B2 (en) | High frequency device mounting substrate and communication equipment | |
JP2006211620A (en) | Filter and duplexer | |
JP2005311048A (en) | Electronic component, oscillator, and communication equipment | |
JP4903738B2 (en) | Electronic component storage package and electronic device | |
JPH02284501A (en) | Surface mounting type strip line resonator | |
JP2798070B2 (en) | Composite microwave integrated circuit | |
JP2008263360A (en) | High-frequency substrate device | |
JP2008252467A (en) | Piezoelectric device for surface mounting | |
JP2004120524A (en) | Transmission and reception controller | |
JP2007184691A (en) | Composite rf component | |
JP2001217588A (en) | Shield case and rf communication unit using the same | |
JP2003168901A (en) | Electronic-component device | |
JPH09252191A (en) | Circuit substrate device | |
JP2009212309A (en) | Semiconductor package | |
JP2005539460A (en) | Waveguide filter | |
JP2008104095A (en) | Piezoelectric vibrator, piezoelectric device, and electronics | |
JPH11298281A (en) | Surface mounted piezoelectric device and piezoelectric unit | |
JP2006253278A (en) | High frequency module | |
JP2006059872A (en) | High frequency electronic component and transmitting/receiving device | |
JP2000278041A (en) | Voltage controlled oscillator |