JP2022165405A - Radiation shield structure for electronic device - Google Patents
Radiation shield structure for electronic device Download PDFInfo
- Publication number
- JP2022165405A JP2022165405A JP2022066354A JP2022066354A JP2022165405A JP 2022165405 A JP2022165405 A JP 2022165405A JP 2022066354 A JP2022066354 A JP 2022066354A JP 2022066354 A JP2022066354 A JP 2022066354A JP 2022165405 A JP2022165405 A JP 2022165405A
- Authority
- JP
- Japan
- Prior art keywords
- electronic device
- wiring board
- shield
- shielding
- radiation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005855 radiation Effects 0.000 title claims abstract description 72
- 239000000758 substrate Substances 0.000 claims abstract description 21
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 17
- 239000011889 copper foil Substances 0.000 claims abstract description 17
- 239000000463 material Substances 0.000 claims abstract description 13
- 230000000694 effects Effects 0.000 claims description 19
- 229910000679 solder Inorganic materials 0.000 claims description 9
- 230000000149 penetrating effect Effects 0.000 claims 1
- 238000005476 soldering Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 6
- 230000002411 adverse Effects 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 230000007257 malfunction Effects 0.000 description 4
- 238000010943 off-gassing Methods 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000007872 degassing Methods 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012778 molding material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000000191 radiation effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Landscapes
- Cooling Or The Like Of Electrical Apparatus (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
本発明の実施形態は、電子デバイスの放射線遮蔽構造に関する。 Embodiments of the present invention relate to radiation shielding structures for electronic devices.
近年、宇宙産業にあっては、ベンチャー企業による小型衛星を用いたビジネスが立ち上がってきている。このようなビジネスにおいて、小型衛星に使用される電子デバイス(電子機器を含むものとする)も、宇宙向けの開発となると、時間、コストもかかるため、COTS(Commercial Off-The-Shelf)で市販されている市販品や既製品を取り入れることが増えてきている。 In recent years, in the space industry, businesses using small satellites by venture companies have been launched. In such a business, the electronic devices (including electronic equipment) used in small satellites are marketed as COTS (Commercial Off-The-Shelf) because it takes time and cost to develop them for space. There is an increasing use of commercially available and off-the-shelf products.
但し、市販品、既製品に関しては、耐宇宙環境を想定した設計にはなっておらず、特にガンマ線等の放射線に対する耐性を保証するものではない。そのため、予め放射線照射施設を用いて、使用を想定する電子デバイスを放射線に曝露させ、性能劣化度、故障が発生しないか、スクリーニングする過程を設けている。 However, commercial products and off-the-shelf products are not designed with anti-space environments in mind, and do not guarantee resistance to radiation such as gamma rays. For this reason, a process is provided in which the electronic devices to be used are exposed to radiation in advance using a radiation irradiation facility, and screening is performed to determine the degree of performance deterioration and failure.
さらに、衛星搭載の設計においては、遮蔽効果がある重金属(例えば、タングステン、鉛)を用いて電子機器、基板等を収める筐体、遮蔽構造を設けて対応している。 Furthermore, in the design of satellite mounting, heavy metals (for example, tungsten and lead) with shielding effects are used to provide enclosures and shielding structures for housing electronic devices, substrates, and the like.
ところで、宇宙環境で電子デバイスを使用した場合に、電子デバイスのパッケージ内に封入された半導体(シリコン等)であるダイ(die、Dice)において、放射線、特に荷電粒子を持つガンマ線に曝露されることになる。 By the way, when an electronic device is used in a space environment, the die, which is a semiconductor (silicon, etc.) enclosed in the package of the electronic device, is exposed to radiation, especially gamma rays containing charged particles. become.
放射線に曝露された場合、トータルドーズ効果といわれる、ダイの電位変動による、恒久的損傷、性能劣化の他、シングルイベント効果といわれる、荷電粒子がダイを通過することによる電子デバイスの一時的な誤動作が発生し、衛星不具合を発生させる。 When exposed to radiation, permanent damage and performance degradation due to potential fluctuations in the die, called the total dose effect, as well as temporary malfunction of electronic devices due to charged particles passing through the die, called the single event effect occurs and causes satellite malfunction.
そこで、本実施形態は、電子デバイスを基板に実装した状態で、確実に電子デバイスへの放射線の暴露を遮蔽して放射線耐性を持たせることのできる電子デバイスの放射線遮蔽構造を提供することを目的とする。 Therefore, the present embodiment aims to provide a radiation shielding structure for an electronic device that can reliably shield the electronic device from being exposed to radiation while the electronic device is mounted on a substrate, thereby imparting radiation resistance. and
本実施形態に係る電子デバイスの放射線遮蔽構造は、配線基板に搭載される電子デバイスを放射線から遮蔽するために、第1の遮蔽カバーと第2の遮蔽カバーとを備える。第1の遮蔽カバーは、放射線の遮蔽材によって配線基板の表面に搭載される電子デバイスを覆う形状に成形され、全縁部が配線基板に半田付けされる。また、第2の遮蔽カバーは、放射線の遮蔽材によって配線基板の電子デバイスの搭載箇所の裏面を覆う形状に成形され、全縁部が配線基板の裏面に半田付けされる。一方、配線基板には、銅箔による第1の接合パターン領域と第2の接合パターン領域が設けられる。第1の接合パターン領域は、配線基板の表面側で、電子デバイスの搭載箇所の周囲の、第1の遮蔽カバーの全縁部を半田付けする領域に形成される。また、第2の接合パターン領域は、配線基板の裏面側で、第2の遮蔽カバーの全縁部を半田付けする領域に形成される。 A radiation shielding structure for an electronic device according to this embodiment includes a first shielding cover and a second shielding cover for shielding an electronic device mounted on a wiring board from radiation. The first shielding cover is shaped to cover the electronic device mounted on the surface of the wiring board with a radiation shielding material, and the entire edge is soldered to the wiring board. Also, the second shielding cover is formed in a shape that covers the rear surface of the wiring board where the electronic device is mounted with the radiation shielding material, and the entire edge is soldered to the rear surface of the wiring board. On the other hand, the wiring substrate is provided with a first bonding pattern area and a second bonding pattern area of copper foil. The first bonding pattern area is formed on the surface side of the wiring board in the area where the entire edge of the first shielding cover is soldered around the mounting location of the electronic device. Also, the second joint pattern area is formed in the area where the entire edge of the second shielding cover is soldered on the back side of the wiring board.
以下、図面を参照して、本発明を実施するための最良の形態(以下、単に実施の形態と称する)について詳細に説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。 BEST MODE FOR CARRYING OUT THE INVENTION (hereinafter simply referred to as embodiment) for carrying out the present invention will be described in detail below with reference to the drawings. It should be noted that the disclosure is merely an example, and those skilled in the art will naturally include within the scope of the present invention any suitable modifications that can be easily conceived while maintaining the gist of the invention. In addition, in order to make the description clearer, the drawings may schematically show the width, thickness, shape, etc. of each part compared to the actual embodiment, but this is only an example and does not apply to the present invention. It does not limit interpretation. In addition, in this specification and each figure, the same reference numerals are given to components that exhibit the same or similar functions as those described above with respect to the previous figures, and redundant detailed description may be omitted as appropriate. .
前述のように、宇宙環境で電子デバイスを使用した場合に、電子デバイスのパッケージ内に封入された半導体であるダイにおいて、放射線、特に荷電粒子を持つガンマ線に曝露されることになる。 As described above, when an electronic device is used in a space environment, the die, which is a semiconductor enclosed in the package of the electronic device, is exposed to radiation, particularly gamma rays having charged particles.
放射線に曝露された場合、トータルドーズ効果といわれる、ダイの電位変動による、恒久的損傷、性能劣化の他、シングルイベント効果といわれる、荷電粒子がダイを通過することによる電子デバイスの一時的な誤動作が発生し、衛星不具合を発生させる。 When exposed to radiation, permanent damage and performance degradation due to potential fluctuations in the die, called the total dose effect, as well as temporary malfunction of electronic devices due to charged particles passing through the die, called the single event effect occurs and causes satellite malfunction.
このような半導体の放射線曝露を改善するために、従来では、特許文献1、特許文献2にあるような、半導体デバイス単体で、遮蔽効果を設けた構造が提案されている。しかしながら、これらの手法では、全ての電子デバイスが対応しているわけではなく、コスト高であること、市販品ではないことが多い。 In order to improve the radiation exposure of such semiconductors, conventionally, a structure in which a single semiconductor device has a shielding effect has been proposed, as disclosed in Patent Documents 1 and 2. However, not all electronic devices are compatible with these techniques, and many of them are expensive and not commercially available.
また、昨今、電子デバイスのパッケージングにおいては、デバイス内のダイと電気的に外部回路、電源及びグランドに接続するための外部接続端子をパッケージ四方から引出し配置したQFP(Quad Flat Package)パッケージといわれるものと、外部接続端子をパッケージ底面に、格子状に配置したBGA(Ball Grid Array)パッケージといわれるものが主流となっている。 Recently, in the packaging of electronic devices, it is called a QFP (Quad Flat Package) package, in which external connection terminals for electrically connecting the die in the device to an external circuit, power supply, and ground are drawn out from all four sides of the package. A BGA (Ball Grid Array) package, in which external connection terminals are arranged in a grid pattern on the bottom of the package, is the mainstream.
デバイスの小型化に伴い、この外部端子自体の配置間隔は、例えば0.65mm等、1~0.1mmオーダになってきており、デバイス単体での遮蔽対策は困難を極める。 With the miniaturization of devices, the arrangement intervals of the external terminals themselves are on the order of 1 to 0.1 mm, such as 0.65 mm, making it extremely difficult to implement shielding measures for the device alone.
そこで、以下の説明では、QFP(Quad Flat Package)パッケージの場合の実施形態と、BGA(Ball Grid Array)パッケージの場合の実施形態を取り上げる。 Therefore, in the following description, an embodiment in the case of a QFP (Quad Flat Package) package and an embodiment in the case of a BGA (Ball Grid Array) package will be taken up.
(第1の実施形態)
図1は、第1の実施形態に係る電子デバイスの放射線遮蔽構造を示すもので、(a)は上面図、(b)は断面図である。図1において、11はQFPパッケージの電子デバイス、12は電子デバイス11が実装される配線基板、131,132は銅箔による接合パターン領域、14はスルーホール、151,152は鉛による遮蔽カバーである。図1(a)では、電子デバイス11の実装面の上部より、遮蔽カバー151を透過した状態で図示し、図1(b)では、配線基板12の実装面を横から見た断面を図示している。
(First embodiment)
FIG. 1 shows a radiation shielding structure for an electronic device according to a first embodiment, where (a) is a top view and (b) is a cross-sectional view. In FIG. 1, 11 is an electronic device in a QFP package, 12 is a wiring board on which the
図1(a)、(b)に示すように、電子デバイス11は、ダイ111をモールド材によるパッケージ112に収容し、パッケージ112の四方側面から複数の外部接続端子113を所定の間隔で引き出した構成である。
As shown in FIGS. 1(a) and 1(b), an
配線基板12は、内部に配線路を形成した構造であり、電子デバイス11の搭載位置には、端子113の対向位置に接続用のランド121が形成され、基板内にはグランド層122が形成される。配線基板12において、電子デバイス11の搭載位置の表面周囲とその対向する裏面周囲には、互いに対抗するように、銅箔(パッド)による接合パターン領域131,132が設けられる。接合パターン領域131,132の銅箔間には所定の間隔でスルーホール14が形成される。スルーホール14は、配線基板12の内部に形成されているグランド層122と接続される。
The
上側の遮蔽カバー151は、その縁部が配線基板12の表面に形成される接合パターン領域131と対向する形状であり、電子デバイス11を上方から覆い、縁部を接合パターン領域131に接合した状態で半田付けにより固定される。また、下側の遮蔽カバー152は、その縁部が配線基板12の裏面に形成される接合パターン領域132と対向する形状であり、縁部を接合パターン領域132に接合した状態で半田付けにより固定される。
The
例えば、本実施形態では、遮蔽カバー151,152には、放射線を遮蔽する遮蔽材として、加工が容易である鉛を用いる。鉛は、電子デバイス11を配線基板12に実装する際に使用される半田と親和性が有り、半田付けによる遮蔽性が高い。
For example, in the present embodiment, the shielding covers 151 and 152 use lead, which is easy to process, as a radiation shielding material. Lead has affinity with solder used when mounting the
この鉛を使用した遮蔽カバー151,152によって電子デバイス11を囲むように、電子デバイス11を実装する配線基板12に於いて、電子デバイスの実装位置における周囲の基板表面と基板裏面に、遮蔽カバー151,152が直接半田付けできるよう、銅箔(パッド)による接合パターン領域131,132を形成しておく。
In the
電子デバイス11を配線基板12に実装後、配線基板12の接合パターン領域131、132に遮蔽カバー151,152を半田付けすることで、遮蔽カバー151,152を強固に固定する。
After the
これにより、電子デバイス11は、配線基板12に実装した状態で、表面側と裏面側の双方から放射線が遮蔽されるようになり、確実に電子デバイスへの放射線の暴露を遮蔽して放射線耐性を持たせることができる。
As a result, when the
また、本実施形態では、遮蔽カバー151,152を固定するための銅箔(パッド)による接合パターン領域131,132の間に、配線基板11に設けたグランド層122と接続するスルーホール14を所定の間隔で多数形成するようにしている。この構造によれば、接合パターン領域131,132に半田付けされた遮蔽カバー151,152のそれ自体がグランド層と同電位となる。このため、電流リークパスが形成されようになり、放射線の遮蔽効果の他、電子デバイス11の帯電を防止する効果が得られる。
In addition, in this embodiment, between the
また、電子デバイスで発生する熱が、配線基板12のグランド層122、スルーホール14を介在して遮蔽カバー151,152に伝達されるため、放熱効果が得られる。さらに、遮蔽カバー151,152に関し、電子デバイス11のパッケージ112に密着させる他、接合パターン領域131、132との接合面積、スルーホール14の個数を増やすことで、放熱効果を向上させることが可能である。
In addition, heat generated by the electronic device is transmitted to the shielding covers 151 and 152 via the
(第2の実施形態)
図2は第2の実施形態に係る電子デバイスの放射線遮蔽構造を示す断面図、図3は同実施形態において、その構造を上方から見た場合の上面図、図4は同実施形態のスルーホール配置例を示す平面図である。図2乃至図4において、図1と同一部分には同一符号を付して示し、ここでは異なる部分について説明する。
(Second embodiment)
FIG. 2 is a cross-sectional view showing a radiation shielding structure for an electronic device according to the second embodiment, FIG. 3 is a top view of the structure viewed from above, and FIG. 4 is a through hole of the same embodiment. It is a top view showing an example of arrangement. 2 to 4, the same parts as in FIG. 1 are denoted by the same reference numerals, and different parts will be described here.
図2乃至図4において、16は配線基板12に多数形成されるスルーホールである。また、171,172はそれぞれ鉛より放射線遮蔽率が6倍高いタングステンによる遮蔽板である。遮蔽板171は、電子デバイス11のパッケージ112の上面と遮蔽カバー151の内部上面との間に配置され、両者と対峙させる。また、遮蔽板172は、配線基板12の裏面と下側の遮蔽カバー152の内部底面との間に配置され、両者と対峙される。このように、遮蔽板171,172を電子デバイス11及び配線基板12を挟むようにタングステンによる遮蔽板171,172を介在させた状態で、遮蔽カバー151、152を配線基板12の接合パターン領域131,132に半田付けすることで、加工が難しいタングステンによる遮蔽板171、172を容易に固定することができ、これによって、より一層の遮蔽効果を実現することができる。なお、遮蔽板171、172はいずれか一方でも遮蔽効果が得られる。
2 to 4,
また、本実施形態において、配線基板12には、接合パターン領域131、132だけでなく、電子デバイス近傍にて、千鳥状に多数のスルーホール16を形成し、スルーホール16の穴に半田を充填する。これにより、図2の放射線入射箇所おいて、配線基板12の側面から入射する放射線のダイ111への到達を軽減させ、放射線耐性を向上させることができる。
In addition, in the present embodiment, the
具体的には、入射する放射線に対して一定量の減衰効果を担保するために、スルーホール16を例えば図4に示すように配置する。すなわち、複数の六角形同士の辺を密接させた格子形状で、六角形の各頂点及び中心点を基準点にして、個々のスルーホール16を、その中点を基準点に合わせて配置する。さらに、個々のスルーホール16の穴径の半径:rは、六角形の辺:αの1/4以上とする。これにより、穴径以上の経路を必ず通過させる事ができ、ある一定量の減衰量を保証することが可能となる。
Specifically, the through
また、スルーホール16に充填する半田の鉛含有量の比率より、例えば、含有量が60%、放射線減衰効果が期待できる鉛板厚が3mmである場合、スルーホール16の穴径の総和が倍の6mmをとるようにスルーホール数を増やすようにしてもよい。
Also, from the ratio of the lead content of the solder that fills the through
(第3の実施形態)
図5は、第1の実施形態の構造で、制約により遮蔽が十分でない場合の放射線入射の様子を示す断面図、図6は、図5に示す放射線入射を改善する、第3の実施形態に係る電子デバイスの放射線遮蔽構造を示すもので、(a)は上面図、(b)は断面図である。図6(a)では、電子デバイス11の実装面の上部より、遮蔽カバー151を透過した状態で図示し、図6(b)では、配線基板12の実装面を横から見た断面を図示している。図5、図6において、図1と同一部分には同一符号を付して示し、ここでは異なる部分について説明する。
(Third Embodiment)
FIG. 5 is a cross-sectional view of the structure of the first embodiment, showing how radiation is incident when shielding is not sufficient due to restrictions. FIG. The radiation shielding structure of the electronic device concerned is shown, (a) is a top view, (b) is sectional drawing. 6(a) shows a transparent state through the shielding
図1に示した第1の実施形態では、半田を充填した多数のスルーホール14を基板12に設けることで、外部からの放射線の入射を遮蔽するようにしているが、実際には、回路構成、基板面積、信号配線のためのパターン密度が高い等の物理的制約で、遮蔽するのに十分なスルーホール14を配置できない場合も想定される。この場合、図5に示すように、特に電子デバイス11が実装された面とは逆側の面の、図中斜め下側方向からの放射線入射箇所において、配線基板12の側面からダイ111に入射する放射線の遮蔽効果を担保することが難しい。
In the first embodiment shown in FIG. 1, a large number of through
そこで、第3の実施形態では、図6に示すように、配線基板12の裏面に配置する、図中下側の遮蔽カバー152及び接合パターン領域132による遮蔽領域を、電子デバイス11の実装面に配置した、図中上側の遮蔽カバー151及び接合パターン領域131による遮蔽領域の対向範囲より広くする。基板12の実装面側の接合パターン領域131には複数のスルーホール141を形成し、裏面側に形成されるランド133と接続する。また、基板12の裏面側の接合パターン領域132にも複数のスルーホール142を形成し、表面側に形成されるランド134と接続する。この構造によれば、配線基板12の裏面に配置する遮蔽カバー152による遮蔽範囲が、配線基板12の表面に配置する遮蔽カバー151による遮蔽範囲の対向面より広い範囲となっているので、十分なスルーホールを配置できない場合でも、配線基板12の斜め下側方向からダイ111に入射する放射線の遮蔽が可能となる。
Therefore, in the third embodiment, as shown in FIG. It is made wider than the opposing range of the shielding area by the shielding
(第4の実施形態)
図7は、第3の実施形態の構造で、密閉空間による弊害を説明するための断面図、図8は、図7に示す密閉空間による弊害を改善する、第4の実施形態に係る電子デバイスの放射線遮蔽構造を示すもので、(a)は上面図、(b)は断面図である。図8(a)では、電子デバイス11の実装面の上部より、遮蔽カバー151を透過した状態で図示し、図8(b)では、配線基板12の実装面を横から見た断面を図示している。図7、図8において、図6と同一部分には同一符号を付して示し、ここでは異なる部分について説明する。
(Fourth embodiment)
FIG. 7 is a structure of the third embodiment, and is a cross-sectional view for explaining the adverse effects caused by the closed space. FIG. 8 is an electronic device according to the fourth embodiment, which improves the adverse effects caused by the closed space shown in FIG. (a) is a top view, and (b) is a sectional view. 8(a) shows a transparent state through the shielding
宇宙空間等の真空環境で電子機器等を運用する際に、真空環境下において、有機材料等から放出されるアウトガスが凝縮して他の機器、特に光学機器等に付着し、その性能低下などの悪影響を及ぼすことが知られている。それを回避するために、脱ガス処理(真空ベーキング処理)といわれる手法が用いられる。この手法は、真空チャンバで真空にした空間に、対象機器を曝露し、ヒータなどを使って加熱、高温にすることで、予め、対象機器で使用している材料内部の吸蔵ガスを放出させる方法である。 When operating electronic devices in a vacuum environment such as outer space, outgassing emitted from organic materials condenses in the vacuum environment and adheres to other devices, especially optical devices, etc., resulting in deterioration of performance. known to have adverse effects. To avoid this, a technique called degassing (vacuum baking) is used. In this method, the target device is exposed to a space evacuated by a vacuum chamber, and heated with a heater to a high temperature to release the gas that is stored inside the material used in the target device in advance. is.
図7に示すように、図6に示した第3の実施形態の遮蔽構造においては、配線基板12に設けた表側の接合パターン領域131、裏側の接合パターン領域132に、それぞれ遮蔽カバー151及び遮蔽カバー152を半田付けすることで、表側、裏側にそれぞれ密閉された空間301、302が形成される。遮蔽カバー内で使用している材料によっては、アウトガスが発生することになるが、遮蔽により空間が密閉されているため、長期に渡って微量に漏洩した場合に、遮蔽カバー内の電子デバイス11を含め、他の機器に悪影響を与える恐れがある。また、気圧変動が発生する環境下に曝露された場合に、遮蔽カバー151、遮蔽カバー152、接合パターン領域131、接合パターン領域132、配線基板12に引張応力若しくは圧縮応力が加わり、破断等が発生する可能性もある。
As shown in FIG. 7, in the shielding structure of the third embodiment shown in FIG. 6, a shielding
そこで、本実施形態では、図8に示すように、配線基板12の、遮蔽カバー151によって形成される内部空間301と遮蔽カバー152によって形成される内部空間302との間を連結して通気させる位置に中空のスルーホール(半田を充填しない)143を形成して裏面に形成されるランド133と接続し、遮蔽カバー152によって形成される内部空間302と配線基板12の表面側の外部空間との間を連結して通気させる位置に中空のスルーホール(半田を充填しない)144を形成して表面に形成されるランド134と接続するようにした。なお、本実施形態では、実装面側の接合パターン領域131、裏面側の接合パターン領域132をそれぞれ内部方向に拡張し、その拡張領域にスルーホール143,144を形成するようにした。この構造によれば、遮蔽カバー151による内部空間301と遮蔽カバー152による内部空間302と外部空間との間で、図中矢印で示すように、アウトガスの放出経路を確保すると共に、気圧変動環境下で発生する引張応力若しくは圧縮応力の発生を防止することが可能となる。
Therefore, in the present embodiment, as shown in FIG. 8, the
(第5の実施形態)
図9は、第5の実施形態に係る電子デバイスの放射線遮蔽構造を示す断面図である。ここでは、BGAパッケージによる電子デバイス21をフレキシブル配線基板22に実装する場合の放射線遮蔽構造を示している。図9において、電子デバイス21は、ダイ211をBGAパッケージ212のモールド樹脂内に収容し、外部接続端子213としての半田ボールをパッケージ212の底面に、格子状に配置した構造となっている。
(Fifth embodiment)
FIG. 9 is a cross-sectional view showing a radiation shielding structure for an electronic device according to a fifth embodiment. Here, a radiation shielding structure is shown in which an
本実施形態では、電子デバイス21の全周囲に対する放射線入射を確実に遮蔽する手段として、図9に示すように、電子デバイス21を搭載する配線基板22に、曲げることが可能なフレキシブル基板若しくはリジットフレキシブル基板を使用する。配線基板22の電子デバイス実装部には、電子デバイス21の外部接続端子213を内部配線路に接続するためのランド221が設けられる。
In this embodiment, as shown in FIG. 9, a bendable flexible substrate or a rigid flexible substrate is attached to the
放射線遮蔽構造としては、放射線を遮蔽する鉛によって一方面が開放された箱型に形成された遮蔽カバー231を用いて、電子デバイス21が搭載されたフレキシブル配線基板22を、電子デバイス21の搭載範囲より外側を山折りに曲げた状態で、電子デバイス21の上側から配線基板22の折り曲げ側面を含めて収容する。また、放射線を遮蔽する鉛によって遮蔽カバー231の開口面より狭く、配線基板22を引き出し可能な隙間が確保されるように、凸型に形成された遮蔽ブロック232を用いて、箱型の遮蔽カバー231に収容される配線基板22を裏面側から押さえるようにしている。
As a radiation shielding structure, the
上記配線基板22は、遮蔽カバー231の縁部に沿って谷折りに曲げられる。このとき、配線基板22の遮蔽カバー231との接合領域に、銅箔241,242を設けておき、遮蔽カバー231をその縁部が銅箔241,242に接合された状態で半田付けにより固定する。
The
また、配線基板22の遮蔽ブロック232との接合部分に、銅箔251,252を設けておき、遮蔽ブロック232を銅箔251、252に接合した状態ではんだ付けにより固定する。
In addition, copper foils 251 and 252 are provided at the joint portion of the
上記銅箔241、242、251、252は、いずれも配線基板22のグランドに接続しておくとよい。これにより、遮蔽カバー231及び遮蔽ブロック232のグランドとの半田付け接続により、電子デバイス21及び配線基板22自体の帯電を防止する効果と共に、放熱効果を合わせて得られるようになる。
All of the copper foils 241 , 242 , 251 and 252 should be connected to the ground of the
すなわち、本実施形態では、電子デバイス21及び、電子デバイス21を搭載したフレキシブルな配線基板22の側面を収納可能な深さに設計した、一方面が開放された箱型に形成された遮蔽体カバー231を電子デバイス21の上面から被せ、電子デバイス21の下面に関しては、例えば、フレキシブル配線基板22を引出し可能な隙間を設けた状態で上面の遮蔽カバー231と篏合可能なサイズの鉛による凸型の遮蔽ブロック232を用いて、配線基板22の電子デバイス21の搭載部分を箱型の遮蔽カバー231と凸型の遮蔽ブロック232で挟み込むようにしている。
That is, in the present embodiment, the shield cover is formed in a box shape with one side open, designed to have a depth capable of accommodating the sides of the
このように、本実施形態の構造によれば、配線基板22の端部の斜め下方向からのダイ211に対する放射線入射含め、全周囲からの放射線の入射を確実に遮蔽することができる。
As described above, according to the structure of the present embodiment, it is possible to reliably block the incidence of radiation from all around including the incidence of radiation on the
さらに、弾性のあるフレキシブルな配線基板22を使用し、遮蔽カバー231と遮蔽ブロック232で挟み込む構造となっているので、気圧変動による引張応力若しくは圧縮応力を、フレキシブル基板の弾性と各遮蔽カバー231,232の間隙により緩衝する構造であり、アウトガスの放出経路を確保する効果も発揮する。
Furthermore, since the
なお、上記実施形態では、いくつかの遮蔽構造を併用するようにしたが、個別に用いるようにしてもよい。その他、本発明は上記各実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記各実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。 In addition, although several shielding structures are used together in the above embodiment, they may be used individually. In addition, the present invention is not limited to the above-described embodiments as they are, and can be embodied by modifying constituent elements without departing from the gist of the present invention at the implementation stage. Also, various inventions can be formed by appropriate combinations of the plurality of constituent elements disclosed in the above embodiments. For example, some components may be omitted from all components shown in the embodiments. Furthermore, components across different embodiments may be combined as appropriate.
11…電子デバイス、111…ダイ、112…パッケージ、113…外部接続端子、12…配線基板、121…ランド、122…グランド層、131,132,133,134…接合パターン領域(銅箔)、14,141,142,143,144…スルーホール、151,152…遮蔽カバー(鉛)、16…スルーホール、171,172…遮蔽板(タングステン)、21…電子デバイス、211…ダイ、212…パッケージ、213…外部接続端子(半田ボール)、22…フレキシブル配線基板、221…ランド、231…遮蔽カバー(鉛)、232…遮蔽ブロック(鉛)、241,242,251,252…銅箔、301,302…内部空間。
DESCRIPTION OF
Claims (9)
前記放射線の遮蔽材によって前記配線基板の表面に搭載される前記電子デバイスを覆う形状に成形され、全縁部が前記配線基板に半田付けされる第1の遮蔽体と、
前記放射線の遮蔽材によって前記配線基板の前記電子デバイスの搭載箇所の裏面を覆う形状に成形され、全縁部が前記配線基板の裏面に半田付けされる第2の遮蔽体と、
前記配線基板の表面側で、前記電子デバイスの搭載箇所の周囲の、前記配線基板の前記第1の遮蔽体の全縁部を半田付けする領域に形成される銅箔による第1の接合パターン領域と、
前記配線基板の裏面側で、前記第2の遮蔽体の全縁部を半田付けする領域に形成される銅箔による第2の接合パターン領域とを具備する電子デバイスの放射線遮蔽構造。 A radiation shielding structure for an electronic device that shields an electronic device mounted on a wiring board from radiation,
a first shield molded into a shape that covers the electronic device mounted on the surface of the wiring board by the radiation shielding material, and having all edges soldered to the wiring board;
a second shield that is shaped to cover the rear surface of the wiring board where the electronic device is mounted by the radiation shielding material, and that has all edges soldered to the rear surface of the wiring board;
A first bonding pattern area made of copper foil formed on the surface side of the wiring board, around the mounting location of the electronic device, in the area where the entire edge of the first shield of the wiring board is soldered. When,
A radiation shielding structure for an electronic device, comprising: a second bonding pattern area of copper foil formed in an area where the entire edge of the second shield is soldered on the back side of the wiring board.
前記第1の遮蔽体は、前記放射線を遮蔽する遮蔽材によって一方面が開放された箱型に形成され、前記電子デバイスが搭載された前記配線基板を、前記電子デバイスの搭載範囲より外側を山折りに曲げた状態で、前記電子デバイスの上側から前記配線基板の折り曲げ側面を含めて収容し、
前記第2の遮蔽体は、前記放射線を遮蔽する遮蔽材によって前記第1の遮蔽体の開口面より狭い凸型に形成され、前記第1の遮蔽体に収容される前記配線基板を裏面側から前記凸型の上面が前記第1の遮蔽体の内部に収容される請求項1に記載の電子デバイスの放射線遮蔽構造。 The wiring board is made of a flexible material,
The first shield is formed in a box shape with one side open by the shielding material for shielding the radiation, and the wiring board on which the electronic device is mounted is mounted on the outside of the mounting range of the electronic device. In a folded state, the electronic device is accommodated from the upper side including the folded side surface of the wiring board,
The second shield is formed in a convex shape narrower than the opening surface of the first shield by the shielding material for shielding the radiation, and the wiring substrate housed in the first shield is viewed from the rear surface side. 2. The radiation shielding structure of an electronic device as claimed in claim 1, wherein said convex upper surface is housed inside said first shield.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021070430 | 2021-04-19 | ||
JP2021070430 | 2021-04-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022165405A true JP2022165405A (en) | 2022-10-31 |
JP7346653B2 JP7346653B2 (en) | 2023-09-19 |
Family
ID=83845733
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022066354A Active JP7346653B2 (en) | 2021-04-19 | 2022-04-13 | Radiation shielding structure for electronic devices |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7346653B2 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1154944A (en) * | 1997-08-07 | 1999-02-26 | Toshiba Corp | Circuit board |
JP2005311048A (en) * | 2004-04-21 | 2005-11-04 | Murata Mfg Co Ltd | Electronic component, oscillator, and communication equipment |
JP2008282998A (en) * | 2007-05-10 | 2008-11-20 | Sumitomo Heavy Ind Ltd | Structure of radiating heat from electronic component |
JP2017138256A (en) * | 2016-02-05 | 2017-08-10 | 富士電機株式会社 | Radiation detection device |
-
2022
- 2022-04-13 JP JP2022066354A patent/JP7346653B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1154944A (en) * | 1997-08-07 | 1999-02-26 | Toshiba Corp | Circuit board |
JP2005311048A (en) * | 2004-04-21 | 2005-11-04 | Murata Mfg Co Ltd | Electronic component, oscillator, and communication equipment |
JP2008282998A (en) * | 2007-05-10 | 2008-11-20 | Sumitomo Heavy Ind Ltd | Structure of radiating heat from electronic component |
JP2017138256A (en) * | 2016-02-05 | 2017-08-10 | 富士電機株式会社 | Radiation detection device |
Also Published As
Publication number | Publication date |
---|---|
JP7346653B2 (en) | 2023-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7135644B1 (en) | Permeable conductive shield having a laminated structure | |
JP4437919B2 (en) | EMI shielding for electronic parts package | |
JP2008091714A (en) | Semiconductor device | |
CN108701681B (en) | EMI shielded integrated circuit package and method of making same | |
KR19980079621A (en) | Manufacturing Method of Laminated Substrate, Ball Grid Array Module and Cavity Down Ball Grid Array Package | |
KR20080014004A (en) | Interposer and semiconductor device | |
TW201347134A (en) | Low profile, space efficient circuit shields | |
WO2018181708A1 (en) | Module | |
TWI599002B (en) | Method for manufacturign package structure | |
WO2018159453A1 (en) | Module | |
WO2010146863A1 (en) | Ic package | |
EP1076361A2 (en) | Chip assembly module of bump connection type using a multi-layer printed circuit substrate | |
CN106298741A (en) | A kind of radio frequency multi-chip circuit electromagnetic armouring structure | |
KR20160012913A (en) | Semiconductor package | |
JP2022165405A (en) | Radiation shield structure for electronic device | |
JP2020043236A (en) | Semiconductor device and method for manufacturing the same | |
JP2016111270A (en) | Semiconductor device, and method of manufacturing the same | |
TW201501249A (en) | Semiconductor device | |
JPH1050877A (en) | Semiconductor package | |
JP2020155596A (en) | Semiconductor device | |
KR20180023488A (en) | Semiconductor Package and Manufacturing Method for Semiconductor Package | |
KR20070009150A (en) | Chip package having heat spreading property | |
JP4657262B2 (en) | Semiconductor device | |
CN104051432A (en) | Electronic element packaging body | |
JPH09331004A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220413 |
|
AA64 | Notification of invalidation of claim of internal priority (with term) |
Free format text: JAPANESE INTERMEDIATE CODE: A241764 Effective date: 20220517 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220524 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230328 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230414 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230808 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230906 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7346653 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |