JP2005310820A - フレキシブル両面プリント回路基板 - Google Patents

フレキシブル両面プリント回路基板 Download PDF

Info

Publication number
JP2005310820A
JP2005310820A JP2004121681A JP2004121681A JP2005310820A JP 2005310820 A JP2005310820 A JP 2005310820A JP 2004121681 A JP2004121681 A JP 2004121681A JP 2004121681 A JP2004121681 A JP 2004121681A JP 2005310820 A JP2005310820 A JP 2005310820A
Authority
JP
Japan
Prior art keywords
circuit board
printed circuit
sided printed
flexible double
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004121681A
Other languages
English (en)
Inventor
Haruyuki Watanabe
晴志 渡辺
Shunichi Sato
瞬一 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2004121681A priority Critical patent/JP2005310820A/ja
Publication of JP2005310820A publication Critical patent/JP2005310820A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】本発明は、半導体ベアチップを搭載するフレキシブル両面プリント回路基板において、２ｎｄワイヤボンドを確実に且つ再現性良く行うことが可能なフレキシブル両面プリント回路基板を実現する。
【解決手段】絶縁体１の両面及び側面に金属導体からなる回路パターン２ｂが形成されたフレキシブル両面プリント回路基板３において、２ｎｄワイヤボンドが施される位置に対してフレキシブル両面プリント回路基板３の絶縁体１を挟んで対向する位置を含む近傍に回路パターン２ｂを形成した。その結果、２ｎｄワイヤボンド時にキャプラリ７によって加えられる荷重および超音波振動が効率良くボンディングワイヤ８に伝わり、回路パターン２ｂとボンディングワイヤ８の接合が確実に、再現性よく行われる。
【選択図】 図２

Description

本発明は、フレキシブル両面プリント回路基板に関するものであり、詳しくは半導体ベアチップを搭載してワイヤボンドを施すフレキシブル両面プリント回路基板に関する。
近年の電子機器の小型・薄型・軽量化および構造の複雑化に伴い、半導体ベアチップおよび電子部品を実装して電子機器に組込むプリント回路基板は、制約された空間の中に折り曲げ自在に収納されるように形状の自由度が確保できる柔軟性のある構成にすることが要求されている。
また、プリント回路基板に半導体素子の一種であるＬＥＤベアチップを実装して透光性樹脂で封止した所謂表面実装型ＬＥＤと呼ばれる半導体発光装置においても、プリント回路基板を薄型化することによって小型・薄型化された製品が実用化されるに至っている。
例えば、絶縁体であるポリイミドフィルムの両面に金属導体による回路パターンが形成されたプリント回路基板に凹形状のキャビティを設けてパッケージを形成し、パッケージのキャビティ底部の回路パターン上に導電性接着剤を介してＬＥＤベアチップを接着固定（ダイボンド）することによってＬＥＤベアチップの下部電極と回路パターンの電気的導通を図り、一端がＬＥＤベアチップの上部電極に接合（１ｓｔワイヤボンド）されたボンディングワイヤの他端をＬＥＤベアチップが固定された回路パターンとは分離した回路パターンに接合（２ｎｄワイヤボンド）することによってＬＥＤベアチップの上部電極と回路パターンの電気的導通を図り、前記ＬＥＤベアチップ及びボンディングワイヤを透光性樹脂（エポキシ樹脂）で封止した表面実装型ＬＥＤがある（例えば、特許文献１参照。）。
特開平８−２６４８４１号公報
しかしながら、ＬＥＤベアチップが実装された薄型で柔軟性のあるプリント回路基板に２ｎｄワイヤボンドを施す場合には以下のような問題が生じる。図４は絶縁体５１の両面および側面に金属導体による回路パターン５２が形成されてＬＥＤベアチップ（図示していない）が搭載された薄型（回路パターンを含めて約０．０６ｍｍ程度の厚み）のフレキシブル両面プリント回路基板５３が金属製のヒータブロック５４上にセットされ、一端がＬＥＤベアチップの上部電極に１ｓｔワイヤボンドで接合されたボンディングワイヤ５５の他端をＬＥＤベアチップがダイボンドされた回路パターンとは分離した回路パターン５２にワイヤボンダに取付けられたキャピラリ５６の荷重および超音波振動による２ｎｄワイヤボンドで接合する機構を示したものである。
この場合、ヒータブロック５４にセットされたフレキシブル両面プリント回路基板５３の回路パターン５２の２ｎｄワイヤボンドが施される部分に対して絶縁体５１を挟んで反対側（ヒータブロック５４側）の対向する位置に回路パターンが形成されていないと、その部分が絶縁体５１と回路パターン５２との段差によってヒータブロック５４から浮いた状態となる。この状態で２ｎｄワイヤボンドを施すと、キャピラリ５６の荷重によってフレキシブル両面プリント回路基板の２ｎｄワイヤボンドが施される部分がヒータブロック５４との間に生じた隙間５７によって浮いた状態で、且つ撓んだ状態で２ｎｄワイヤボンドが施されることになる。
その結果、（１）フレキシブル両面プリント回路基板５３の２ｎｄワイヤボンド部がヒータブロック５４から浮いた状態でキャピラリ５６の超音波振動がボンディングワイヤ５５に加えられるため、超音波振動がフレキシブル両面プリント回路基板５３のワイヤボンド部から周辺に伝播されてボンディングワイヤ５５に集中されず、ボンディングワイヤ５５の潰れが少なくなってボンディングワイヤ５５と回路パターン５５の間の接合強度（引張り強度）を十分に確保できないことになる。
また、（２）フレキシブル両面プリント回路基板５３の回路パターン５２の２ｎｄワイヤボンド部がキャピラリ５６の荷重によって撓んで傾斜し、キャピラリ５６の先端面５８と回路パター５２ンとの間の平行度が保たれない状態で２ｎｄワイヤボンドが施されるために、キャピラリ５６の先端面５８に接触するボンディングワイヤ５５に加わるキャピラリ５６の荷重および超音波振動が均一ではなく、ボンディングワイヤ５５の先端部の方により強い荷重および超音波振動が加わることになる。よってボンディングワイヤ５５と回路パターン５２との接合面積が小さく、接合強度が不均一となり、（１）同様に十分な接合強度（引張り強度）が確保できないことになる。
更に、（２）同様にフレキシブル両面プリント回路基板５３の回路パターン５２の２ｎｄワイヤボンド部がキャピラリ５６の荷重によって撓んで傾斜し、キャピラリ５６の先端面５８と回路パターン５２との間の平行度が保たれない状態で２ｎｄワイヤボンドが施されるために、キャピラリ５６の先端面５８の外周部の一部と回路パターン５２が直接接触した状態で加圧および超音波振動が加わり、回路パターン５２に施されたメッキが破壊されて下地が露出し、腐食などにより製品の長期の使用に亘る信頼性の維持が阻害される要因となると共に、キャピラリ５６の先端部が磨耗するために余分な交換費用（交換の手間および部品代）が発生する。
本発明は上記問題に鑑みて創案なされたもので、２ｎｄワイヤボンドにおいてボンディングワイヤと回路パターンが十分な強度をもって接合されるフレキシブル両面プリント回路基板を提供するものである。
上記課題を解決するために、本発明の請求項１に記載された発明は、絶縁体の両面に金属導体による回路パターンが形成されたフレキシブル両面プリント回路基板に少なくとも１つ以上の半導体ベアチップを搭載し、一端を前記半導体ベアチップに設けられた電極に１ｓｔワイヤボンドで接合したボンディングワイヤの他端を前記回路パターンに２ｎｄワイヤボンドで接合するフレキシブル両面プリント回路基板であって、前記２ｎｄワイヤボンドが施される位置に対して前記絶縁体を挟んで対向する位置を含んだ近傍に回路パターンが形成されていることを特徴とするものである。
また、本発明の請求項２に記載された発明は、請求項１において、前記絶縁体はガラスエポキシ及びポリイミドのうちの１つからなることを特徴とするものである。
また、本発明の請求項３に記載された発明は、請求項１または２の何れか１項において、前記絶縁体は厚みが０．１ｍｍ以下であることを特徴とするものである。
また、本発明の請求項４に記載された発明は、請求項１から３の何れか１項において、前記半導体ベアチップは発光ダイオード及び受光素子のうちのいずれか一方または両方のベアチップであることを特徴とするものである。
絶縁体の両面に金属導体による回路パターンが形成されたフレキシブル両面プリント回路基板の回路パターンに２ｎｄワイヤボンドを十分な接合強度で確実に行う目的を、フレキシブル両面プリント回路基板の２ｎｄワイヤボンドが施される位置に対して絶縁体を挟んで対向する位置を含む近傍に回路パターンを形成することによって実現した。
以下、この発明の好適な実施例を図１から図３を参照しながら、詳細に説明する（同一部分については同じ符号を付す）。尚、以下に述べる実施例は、本発明の好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの実施例に限られるものではない。
まず、図１によって本発明のフレキシブル両面プリント回路基板を使用したワイヤボンドのプロセスを説明する。（ａ）に示すように、絶縁体１の両面に金属導体による回路パターン２ａ、２ｂが形成されたフレキシブル両面プリント回路基板３の回路パターン２ａ上に導電性接着剤４を介して半導体ベアチップ５が接着固定（ダイボンディング）されて半導体ベアチップ５の下部電極と回路パターン２ａとの電気的導通が図られる。そして前記半導体ベアチップ５が接着固定されたフレキシブル両面プリント回路基板３がヒータブロック６上に配置される。なお、ヒータブロック６上に配置されたフレキシブル両面プリント回路基板３はヒータブロック６上を移動しないようにフレキシブル両面プリント回路基板３の上方からスプリング、プレートあるいはブロック等の押え治具の押圧力によって荷重固定されているが図面では省略している。
また、この状態でワイヤボンダ（図示していない）のキャピラリ７は半導体ベアチップ５の真上に位置し、ボンディングワイヤ８はキャピラリ７の中心を貫く貫通孔９内を導通されてキャピラリ７の先端部に略球形状のボール１０を形成している。
次に、（ｂ）に示すようにキャピラリ７が降下して半導体ベアチップ５の上部電極とボンディングワイヤ８の先端部に形成されボール１０とが接触し、キャピラリ７による荷重および超音波振動がボンディングワイヤ８のボール１０に加えられて半導体ベアチップ５の上部電極とボンディングワイヤ８のボール１０とが接合される（１ｓｔワイヤボンド）。
次に、（ｃ）に示すようにキャピラリ７が引き上げられて半導体ベアチップ５が接着固定された回路パターン２ａとは分離された回路パターン２ｂの上方に移動される。このとき、ボンディングワイヤ８は先端部に形成されたボール１０と半導体ベアチップ５の上部電極とが接合されているためにキャピラリ７の先端部から引出されながらキャピラリ７の移動に沿って引伸ばされる。
次に、（ｄ）に示すようにキャピラリ７が降下して半導体ベアチップ５が接着固定された回路パターン２ａとは分離された回路パターン２ｂとキャピラリ７の貫通孔９の先端部から導出されたボンディングワイヤ８とが接触し、キャピラリ７による荷重および超音波振動がボンディングワイヤ８に加えられて回路パターン２ｂとボンディングワイヤ８とが接合される（２ｎｄワイヤボンド）。
なお、上記２ｎｄワイヤボンドの詳細を図２に示す。本発明のフレキシブル両面プリント回路基板３は２ｎｄワイボンドが施される位置の絶縁体１を挟んだ両面に金属導体による回路パターン２ｂが形成されており、このフレキシブル両面プリント回路基板３をヒータブロック６に配置すると回路パターン２ｂとヒータブロック６とが平行に保たれる。この状態でキャピラリ７を下降させてキャピラリ７の貫通孔９の先端部から導出されたボンディングワイヤ８と回路パターン２ｂを接触させて荷重を加えるとキャピラリ７の先端面１１と回路パターンの表面１２が略平行に保持され、更にキャピラリ７に超音波振動を与えるとボンディングワイヤ８のキャピラリ７の先端面１１と回路パターン２ｂの表面１２とに挟まれた部分には略均一な荷重および超音波振動が加えられて略均一に押し潰され、ボンディングワイヤ８と回路パターン２ｂの接合面積が大きく、接合強度が略均一な２ｎｄワイヤボンドが施される。
最後に、図１（ｅ）に示すように２ｎｄワイヤボンドが完了するとキャピラリ７が上方に引き上げられ、キャピラリ７の上昇と同時にボンディングワイヤ８も上方に引っ張られて回路パターン２ｂとの接合部で切断されてボンディングワイヤ８の先端部も上方に引き上げられ、上昇途中でトーチ電極（図示していない）とボンディングワイヤ８の先端部との間に高電圧が印加されて放電が生じ、ボンディングワイヤ８の先端部を溶融させてボール１０を形成して一連のワイヤボンドのプロセスを完了する。
図３は図１（ｅ）の上面図であり、ワイヤボンドの全てのプロセスが完了した状態を示したものである。つまり、フレキシブル両面プリント回路基板３の回路パターン２ａに複数の半導体ベアチップ５が導電性接着剤４を介して接着固定され、半導体ベアチップ５の上部電極と回路パターン２ｂが上記ワイヤボンドのプロセスを繰返すことによってボンディングワイヤ８を介して接続されている様子を示している。
なお、フレキシブル両面プリント回路基板を構成する絶縁体はガラスエポキシあるいはポリイミドからなっている。また、本発明のフレキシブル両面プリント回路基板は薄いほど２ｎｄワイヤボンドの接合強度の向上効果を発揮するものであり、絶縁体の厚みが０．１ｍｍ以下の場合に特に有効である。また、絶縁体の両面に形成される回路パターンは十分な接合強度を確保するためにメッキが施されており、その構成は、絶縁体の表面に接着されたＣｕ箔の上にＣｕメッキを施し、その上にＮｉメッキ、更にその上にＡｕメッキが施されており、メッキを含めた回路パターン全体の厚みは約３０μｍ程度である。更に、本発明のフレキシブル両面プリント回路基板に搭載される半導体ベアチップはＬＥＤ等の発光素子、ホトダイオード等の受光素子を対象とすることができる。
ここで、本発明に係わる効果について説明する。まず、本発明のフレキシブル両面プリント回路基板は２ｎｄワイボンドが施される位置およびその近傍の絶縁体を挟んだ両面に金属導体による回路パターンが形成されている。よってこのフレキシブル両面プリント回路基板をヒータブロック上に配置して２ｎｄワイヤボンドを行う場合、フレキシブル両面プリント回路基板にキヤピラリによって荷重が加わってもフレキシブル両面プリント回路基板のその部分が撓んだり傾いたりすることがなく、キャピラリの先端面と回路パターンとは略平行が保たれる。この状態でキャピラリに超音波振動を生じさせると略平行が保たれたキャピラリの先端面と回路パターンとに挟まれたボンディングワイヤには略均一な荷重下で効率良く、且つ略均一に超音波振動が伝えられてボンディングワイヤが略均一に押し潰される。その結果、ボンディングワイヤと回路パターンの接合部の面積を大きく、且つ接合力を略均一にできるために、強力な接合力を再現性良く得ることができる。
また、ワイヤボンドの接合強度の向上は製品の製造歩留まりを向上させると同時に、長期の使用に亘って信頼性を維持することを可能にするものである。
さらに、２ｎｄワイヤボンド時にキャピラリの先端面と回路パターンとが略平行に保たれるので、キャピラリの先端部が回路パターンと直接接触することがなく、キャピラリの先端部の磨耗が少ないために余分な交換費用（交換の手間および部品代）の発生を回避することができる。
本発明の実施例に係わるフレキシブル両面プリント回路基板を使用したワイヤボンドのプロセスを示す工程図である。 図１（ｄ）のＡ部詳細図である。 図１（ｅ）のキャピラリを除いた上面図である。 従来のフレキシブル両面プリント回路基板を使用したワイヤボンドのプロセスの２ｎｄワイヤボンドを示す工程図である。
符号の説明
１ 絶縁体
２ａ、２ｂ 回路パターン
３ フレキシブル両面プリント回路基板
４ 導電性接着剤
５ 半導体ベアチップ
６ ヒートブロック
７ キャピラリ
８ ボンディングワイヤ
９ 貫通孔
１０ ボール
１１ 先端面
１２ 表面

Claims (4)

  1. 絶縁体の両面に金属導体による回路パターンが形成されたフレキシブル両面プリント回路基板に少なくとも１つ以上の半導体ベアチップを搭載し、一端を前記半導体ベアチップに設けられた電極に１ｓｔワイヤボンドで接合したボンディングワイヤの他端を前記回路パターンに２ｎｄワイヤボンドで接合するフレキシブル両面プリント回路基板であって、前記２ｎｄワイヤボンドが施される位置に対して前記絶縁体を挟んで対向する位置を含んだ近傍に回路パターンが形成されていることを特徴とするフレキシブル両面プリント回路基板。
  2. 前記絶縁体はガラスエポキシ及びポリイミドのうちの１つからなることを特徴とする請求項１に記載のフレキシブル両面プリント回路基板。
  3. 前記絶縁体は厚みが０．１ｍｍ以下であることを特徴とする請求項１または２の何れか１項に記載のフレキシブル両面プリント回路基板。
  4. 前記半導体ベアチップは発光ダイオード及び受光素子のうちのいずれか一方または両方のベアチップであることを特徴とする請求項１から３の何れか１項に記載のフレキシブル両面プリント回路基板。
JP2004121681A 2004-04-16 2004-04-16 フレキシブル両面プリント回路基板 Pending JP2005310820A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004121681A JP2005310820A (ja) 2004-04-16 2004-04-16 フレキシブル両面プリント回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004121681A JP2005310820A (ja) 2004-04-16 2004-04-16 フレキシブル両面プリント回路基板

Publications (1)

Publication Number Publication Date
JP2005310820A true JP2005310820A (ja) 2005-11-04

Family

ID=35439276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004121681A Pending JP2005310820A (ja) 2004-04-16 2004-04-16 フレキシブル両面プリント回路基板

Country Status (1)

Country Link
JP (1) JP2005310820A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9812624B2 (en) 2008-01-17 2017-11-07 Nichia Corporation Method for producing conductive material, conductive material obtained by the method, electronic device containing the conductive material, light-emitting device, and method for producing light-emitting device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9812624B2 (en) 2008-01-17 2017-11-07 Nichia Corporation Method for producing conductive material, conductive material obtained by the method, electronic device containing the conductive material, light-emitting device, and method for producing light-emitting device
US10573795B2 (en) 2008-01-17 2020-02-25 Nichia Corporation Method for producing conductive material, conductive material obtained by the method, electronic device containing the conductive material, light-emitting device, and method for producing light-emitting device
US10950770B2 (en) 2008-01-17 2021-03-16 Nichia Corporation Method for producing an electronic device
US11652197B2 (en) 2008-01-17 2023-05-16 Nichia Corporation Method for producing an electronic device

Similar Documents

Publication Publication Date Title
US11411152B2 (en) Packaging photon building blocks with top side connections and interconnect structure
US8786065B2 (en) Substrate, light emitting device and method for manufacturing substrate
JP4330863B2 (ja) 高束のｌｅｄアレイ
US7696527B2 (en) Light source, manufacturing method of light source, lighting apparatus, and display apparatus
JP5940799B2 (ja) 電子部品搭載用パッケージ及び電子部品パッケージ並びにそれらの製造方法
KR20050022336A (ko) 반도체장치
JP6738785B2 (ja) 発光デバイス及びその製造方法
JP2006278766A (ja) 発光素子の実装構造及び実装方法
JP2003008071A (ja) Ｌｅｄ基板アセンブリを使用したｌｅｄランプ
JP2010238540A (ja) 発光モジュールおよびその製造方法
US8030753B2 (en) Semiconductor device and method for making the same
JP2014103262A (ja) 発光装置の製造方法、実装基板および発光装置
US7816690B2 (en) Light-emitting device
JP2010045105A (ja) 半導体発光装置
JP2012165016A (ja) 発光装置
JP2007150045A (ja) 半導体装置
JP2006279080A (ja) 発光素子ウエハの固定方法
JP2001308388A (ja) チップ型発光素子
JP2005310820A (ja) フレキシブル両面プリント回路基板
JP2009260395A (ja) 配線基板及びその製造方法
JP2008263246A (ja) 発光装置
JP2013120898A (ja) 半導体デバイスおよびその製造方法
US8553742B1 (en) Laser chip package structure
JP2007306035A (ja) 発光素子の製造方法
JP5179106B2 (ja) 半導体発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070409

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090120

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090602