JP2005302909A

JP2005302909A - 固体撮像素子及びその製造方法

Info

Publication number: JP2005302909A
Application number: JP2004114922A
Authority: JP
Inventors: Susumu Suzuki; 将鈴木; Hiromi Suzuki; 裕巳鈴木; Ryoji Suzuki; 亮司鈴木
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2004-04-09
Filing date: 2004-04-09
Publication date: 2005-10-27

Abstract

【課題】素子分離領域の分離機能を向上して形成面積の縮小を可能とする。
【解決手段】エリアセンサを構成する２次元画素アレイの各画素をｐｎ接合のフォトダイオード及び複数のＭＯＳトランジスタによって構成したＣＭＯＳイメージセンサにおいて、半導体基板上の各素子を電気的に分離する素子分離領域を、半導体基板に形成されたトレンチ内に、例えばＢ等のIII族元素をドープした多結晶シリコンを埋め込み、熱拡散することで形成した。また、トレンチと多結晶シリコンとの境界部に画素間リーク電流を抑えるための酸化膜を形成することにより、絶縁分離機能をさらに向上することができるようにした。
【選択図】図１

Description

本発明は、半導体基板に光電変換素子やトランジスタを含む複数の画素を配設した固体撮像素子及びその製造方法に関し、特に半導体基板上の各素子を分離する素子分離領域の機能改良に関するものである。

近年の携帯型パーソナルコンピュータや小型ビデオカメラの進展に伴い、低消費電力の固体撮像素子が必要になってきている。特に、画像処理を扱う装置は、ＣＣＤ固体撮像素子が主流で用いられているが、その動作特性上から低消費電力化は非常に困難である。すなわち、ＣＣＤ固体撮像素子を駆動させるためには、少なくとも５Ｖ以上の電圧が必要である。携帯装置の低消費電力化において、ＣＣＤ固体撮像素子を用いると、電力消費が甚だしく、大きな問題を有している。
そこで、最近では、画像入力素子としてＣＭＯＳ型の固体撮像素子が注目されている。このＣＭＯＳ固体撮像素子は、従来のＣＭＯＳ技術を用いるため、低電圧の駆動が可能となり、特に近年の携帯端末との組み合わせには低消費電力化の観点で非常に有効な固体撮像素子と考えられる。

ところで、このＣＭＯＳ固体撮像素子は、シリコン基板の第１導電型、例えばｐ型の半導体領域に各画素を区画する例えば選択酸化（ＬＯＣＯＳ）による素子分離領域が形成され、各区画されたｐ型半導体領域にセンサ部となるフォトダイオードを構成するｎ型半導体領域が形成されるとともに、このフォトダイオードに接続されるスイッチング用ＭＯＳトランジスタなどが形成されている（例えば、特許文献１参照）。
また、同様の素子分離領域としては、半導体基板上に形成したトレンチに酸化膜を埋め込むようにしたＳＴＩ構造のものが知られている。
特開２０００−２９９４５３号公報

しかしながら、上記従来のＬＯＣＯＳ分離構造では、素子分離領域のサイズが大きくなってしまい、小さなＣＭＯＳセンサを作製しようとした際に、フォトダイオードの面積を小さくせざるを得ず、例えばフォトダイオードのｎ領域が小さくなるため、飽和電荷量が少なくなってしまう。このため、ノイズが多くなり、撮像特性が低下したり、多画素化の妨げとなるといった問題があった。
また、ＳＴＩによる素子分離では、ＳＴＩの外周に形成したいｐ＋層はイオン注入により形成するので、深い位置では横方向に広がっていまい、フォトダイオードのｎ層にまでｐ＋層が食い込んでしまう。このため、フォトダイオードのｎ層が小さくなるため、飽和電荷量が少なくなるという問題があった。
そこで本発明は、素子分離領域の分離機能を向上して形成面積の縮小を可能とし、その分、光電変換素子等の形成面積を大きくとることを可能とし、撮像特性を向上したり、多画素化を容易化することができる固体撮像素子及びその製造方法を提供することを目的とする。

上述の目的を達成するため、本発明の固体撮像素子は、半導体基板と、前記半導体基板に形成された光電変換素子及びトランジスタを含む複数の画素と、前記半導体基板に形成された素子分離領域とを有し、前記素子分離領域は、前記半導体基板に形成されたトレンチ内に、不純物元素をドープした多結晶シリコンを埋め込み、熱拡散することで形成されていることを特徴とする。
また、本発明の製造方法は、半導体基板と、前記半導体基板に形成された光電変換素子及びトランジスタを含む複数の画素と、前記半導体基板に形成された素子分離領域とを有する固体撮像素子の製造方法であって、前記半導体基板の素子分離領域を形成する領域にトレンチを形成するトレンチ形成工程と、前記トレンチに不純物元素をドープした多結晶シリコンを埋め込む埋め込み工程と、前記多結晶シリコンを熱拡散する熱拡散工程とを有することを特徴とする。

本発明の固体撮像素子及びその製造方法によれば、半導体基板上の各素子を分離するための素子分離領域を不純物元素をドープした埋め込み多結晶シリコンを熱拡散した物を用いることから、従来のＬＯＣＯＳで形成した素子分離領域よりも省スペースにすることが可能となり、その分、光電変換素子等の形成面積を大きくとることが可能となり、受光特性を向上することができる効果がある。
また、本発明では、ＳＴＩ周辺の不純物層をイオン注入によって形成せずに、酸化膜を形成する際の熱拡散によって染み出させる方法を採用することにより、ＳＴＩ構造のような深い位置で不純物が横方向に広がってしまうことがなく、光電変換素子の有効面積を狭めることなく、飽和電荷量を大きくでき、受光特性を向上することができる効果がある。

本発明の実施の形態による固体撮像素子は、エリアセンサを構成する２次元画素アレイの各画素をｐｎ接合のフォトダイオード及び複数のＭＯＳトランジスタによって構成したＣＭＯＳイメージセンサにおいて、半導体基板上の各素子を電気的に分離する素子分離領域を、半導体基板に形成されたトレンチ内に、例えばＢ等のIII族元素をドープした多結晶シリコンを埋め込み、熱拡散することで形成した。また、トレンチと多結晶シリコンとの境界部に画素間リーク電流を抑えるため、及び逆バイアスリーク電流を防ぐための酸化膜を形成することにより、絶縁分離機能をさらに向上することができるようにした。
また、本実施の形態による固体撮像素子の製造方法では、半導体基板の素子分離領域を形成する領域にトレンチを形成し、このトレンチに例えばＢ等のIII族元素をドープした多結晶シリコンを埋め込み、この多結晶シリコンを熱拡散する。また、トレンチ形成後にトレンチと多結晶シリコンとの境界部に画素間リーク電流を抑えるための酸化膜を形成する。

図１は本発明の実施例１によるＣＭＯＳイメージセンサの画素配置を示す平面図であり、図２は図１に示すＣＭＯＳイメージセンサの素子分離領域の周辺部の構成を示す断面図である。
図１に示すように、本例のＣＭＯＳイメージセンサは、垂直方向Ｖと水平方向Ｈの２次元アレイ状に複数の画素１０が配設され、これら画素１０によってＣＭＯＳイメージセンサの撮像領域１１が構成されている。
また、各画素１０には、光電変換素子としてのフォトダイオードと、このフォトダイオードによって生成された信号電荷を読み出して画素信号として出力するための増幅、転送、リセット等の複数のＭＯＳトランジスタが設けられている。

そして、このような本実施例のＣＭＯＳイメージセンサにおいて、半導体基板上でフォトダイオードやトランジスタといった各素子を電気的に分離するための素子分離領域２０は、図２に示すように、ｐ型半導体基板２１に形成されたトレンチ２２内に、例えばＢ等のIII族元素をドープした多結晶シリコン２３を埋め込み、これを熱拡散することによって形成したものである。なお、図２は半導体基板のフォトダイオードに隣接する領域に形成された素子分離領域２０を示しており、この素子分離領域２０の側面には、フォトダイオードのｐ＋層２４とｎ層２５が形成されている。フォトダイオードで光電変換された電子は、多くがｐ＋層２４とｎ層２５との容量成分によって保持される。そして、保持することができる最大の電荷量を飽和電荷量と呼ぶ。ここで、上述のようにＢ等をドープした多結晶シリコン２３を埋め込み、これを熱拡散することによって、素子分離領域の側壁部にｐ＋が分布するようになる。この結果、図中に斜線領域で示すように、フォトダイオードのｎ層２５に面するｐ＋層としてｐ＋層２３を用いることができ、ｐ＋層２３と面する領域のｎのドナー濃度を濃くしておけば、形成される容量の成分が大きくなり、飽和電荷量を増やすことができる。
さらに、半導体基板２１の上面には、酸化膜２６が形成され、その上層に図示しない配線層や遮光膜が形成されているものとする。
なお、このような本実施例の特徴となる素子分離領域２０は、撮像領域内でフォトダイオードとその周辺を分離するために設けられており、撮像領域以外のＭＯＳ回路が設けられる周辺回路領域では、他の素子分離構造を利用することができる。例えば、この周辺回路領域のｐ型ＭＯＳ回路の素子分離領域には、半導体基板に形成したトレンチにＶ族元素をドープした多結晶シリコンを埋め込み、熱拡散することで形成された素子分離領域を用いるものとする。

次に、このような素子分離領域２０の製造方法について説明する。
図３は本実施例における素子分離領域２０の形成工程を示す断面図である。
まず、図３（Ａ）に示すトレンチ形成工程において、上面に酸化膜２６Ａが形成された半導体基板２１の素子分離領域を形成する領域にフォトレジスト工程やエッチング工程を用いてトレンチ２２を形成する。
次に、図３（Ｂ）に示す埋め込み工程及び図３（Ｃ）に示す平坦化工程で、ＣＶＤやエッチングバック、マスクパターニングやイオン注入等の技術により、例えばＢ等のIII族元素をドープした多結晶シリコン２３を埋め込む。
そして、図３（Ｄ）では、上面に酸化膜２６Ｂを形成し、多結晶シリコン２３を埋め込んだ後、適切な段階で加熱処理を行い、熱拡散工程によって多結晶シリコン２３の熱拡散を行う。

本発明の実施例２として、素子分離領域のトレンチと多結晶シリコンとの境界部に画素間リーク電流を抑えるための酸化膜を形成する場合について説明する。
図４は図１に示すＣＭＯＳイメージセンサの素子分離領域の周辺部の構成を示す断面図である。なお、実施例１と共通の構成については同一符号を付してある。
図示のように、本実施例２では、半導体基板２１に形成したトレンチ２２と埋め込み多結晶シリコン２３との境界部に酸化膜２７を介在させて絶縁分離機能をさらに向上することができるようにしたものである。
なお、図４では、斜線領域で示すように、ｐ＋イオンが酸化膜２７の外側にしみ出している状態を表している。また、その他の構成は、実施例１と同様であるので説明は省略する。

図５は本実施例２における素子分離領域２０の酸化膜形成工程を示す断面図である。
本実施例２では、図３（Ａ）に示したトレンチ形成工程の後に、図５に示すような、酸化膜形成工程を行い、トレンチ２２の内側に例えば熱酸化処理等によって酸化膜２７を形成する。この後、図３（Ｂ）に示した埋め込み工程に移行し、この後は実施例１と同様の工程を実行する。
このような酸化膜２７を設けることにより、画素間のリーク電流を抑えることができるとともに、逆バイアスリーク電流を防ぐことができ（酸化膜を形成しない場合、シリコン基板と多結晶シリコンとの間に界面準位ができてしまい、逆バイアスリーク電流が生じるので、これを酸化膜で防ぐことができる）、この結果、混色などを低減し、画像特性を向上させることが可能となる。
なお、以上の実施例では、フォトダイオードの側面に設けられる素子分離領域を例に説明したが、本発明は、他の素子を分離する領域にも同様に適用できるものである。

本発明の実施例１によるＣＭＯＳイメージセンサの画素配置を示す平面図である。図１に示すＣＭＯＳイメージセンサの素子分離領域の周辺部の構成を示す断面図である。図１に示すＣＭＯＳイメージセンサの素子分離領域の形成工程を示す断面図である。本発明の実施例２によるＣＭＯＳイメージセンサの素子分離領域の周辺部の構成を示す断面図である。図４に示すＣＭＯＳイメージセンサの素子分離領域の酸化膜形成工程を示す断面図である。

符号の説明

１０……画素、１１……撮像領域、２０……素子分離領域、２１……ｐ型半導体基板、２２……トレンチ、２３……多結晶シリコン、２４……ｐ＋層、２５……ｎ層、２６……酸化膜、２７……酸化膜。

Claims

半導体基板と、
前記半導体基板に形成された光電変換素子及びＭＯＳトランジスタを含む複数の画素と、
前記半導体基板に形成された素子分離領域とを有し、
少なくとも一部の前記素子分離領域は、前記半導体基板に形成されたトレンチ内に、不純物元素をドープした多結晶シリコンを埋め込み、熱拡散することで形成されている、
ことを特徴とする固体撮像素子。
前記ＭＯＳトランジスタはｎ型ＭＯＳトランジスタであり、前記不純物元素はIII族元素であることを特徴とする請求項１記載の固体撮像素子。
前記ＭＯＳトランジスタはｐ型ＭＯＳトランジスタであり、前記不純物元素はＶ族元素であることを特徴とする請求項１記載の固体撮像素子。
前記光電変換素子はｐｎ接合のフォトダイオードであることを特徴とする請求項１記載の固体撮像素子。
前記トレンチと多結晶シリコンとの境界部に画素間リーク電流を抑えるための酸化膜が形成されていることを特徴とする請求項１記載の固体撮像素子。
前記素子分離領域の多結晶シリコンの電位が接地されていることを特徴とする請求項１記載の固体撮像素子。
前記半導体基板上には、前記複数の画素によって構成された撮像領域の周辺に、各種回路が配置された周辺回路領域が設けられ、前記トレンチにIII族元素をドープした多結晶シリコンを埋め込み、熱拡散することで形成された素子分離領域は、前記撮像領域の素子分離領域として設けられていることを特徴とする請求項１記載の固体撮像素子。
前記周辺回路領域にはｎ型ＭＯＳ回路が設けられ、前記ｎ型ＭＯＳ回路の素子分離領域には、半導体基板に形成したトレンチにIII族元素をドープした多結晶シリコンを埋め込み、熱拡散することで形成された素子分離領域が設けられていることを特徴とする請求項７記載の固体撮像素子。
前記周辺回路領域にはｐ型ＭＯＳ回路が設けられ、前記ｐ型ＭＯＳ回路の素子分離領域には、半導体基板に形成したトレンチにＶ族元素をドープした多結晶シリコンを埋め込み、熱拡散することで形成された素子分離領域が設けられていることを特徴とする請求項７記載の固体撮像素子。
半導体基板と、
前記半導体基板に形成された光電変換素子及びＭＯＳトランジスタを含む複数の画素と、
前記半導体基板に形成された素子分離領域とを有する固体撮像素子の製造方法であって、
前記半導体基板の素子分離領域を形成する領域にトレンチを形成するトレンチ形成工程と、
前記トレンチに不純物元素をドープした多結晶シリコンを埋め込む埋め込み工程と、
前記多結晶シリコンを熱拡散する熱拡散工程と、
を有することを特徴とする固体撮像素子の製造方法。
前記ＭＯＳトランジスタはｎ型ＭＯＳトランジスタであり、前記不純物元素はIII族元素であることを特徴とする請求項１０記載の固体撮像素子の製造方法。
前記ＭＯＳトランジスタはｐ型ＭＯＳトランジスタであり、前記不純物元素はＶ族元素であることを特徴とする請求項１０記載の固体撮像素子の製造方法。
前記光電変換素子はｐｎ接合のフォトダイオードであることを特徴とする請求項１０記載の固体撮像素子の製造方法。
前記トレンチ形成工程と埋め込み工程の間に前記トレンチと多結晶シリコンとの境界部に画素間リーク電流を抑えるための酸化膜を形成する酸化膜形成工程を有することを特徴とする請求項１０記載の固体撮像素子の製造方法。
前記固体撮像素子は、前記複数の画素によって構成された撮像領域と、各種回路が配置された周辺回路領域とが半導体基板上に設けられ、
前記撮像領域の素子分離領域を前記トレンチ形成工程、埋め込み工程、及び熱拡散工程によって形成することを特徴とする請求項１０記載の固体撮像素子の製造方法。
前記周辺回路領域にはｎ型ＭＯＳ回路が設けられ、前記ｎ型ＭＯＳ回路の素子分離領域には、半導体基板に形成したトレンチにIII族元素をドープした多結晶シリコンを埋め込み、熱拡散することで形成された素子分離領域が設けられていることを特徴とする請求項１０記載の固体撮像素子の製造方法。
前記周辺回路領域にはｐ型ＭＯＳ回路が設けられ、前記ｐ型ＭＯＳ回路の素子分離領域には、半導体基板に形成したトレンチにＶ族元素をドープした多結晶シリコンを埋め込み、熱拡散することで形成された素子分離領域が設けられていることを特徴とする請求項１０記載の固体撮像素子の製造方法。