JP2005294353A - 積層セラミック電子部品 - Google Patents

Abstract

【課題】積層体にクラックが発生しても、電位差を有する内部電極層が短絡せず、かつ大きい静電容量を得ることができる積層セラミック電子部品を得る。
【解決手段】誘電体セラミック層１４と内部電極層１６ａ，１６ｂとを積層して、積層体１２を形成する。内部電極層１６ａ，１６ｂは、積層体１２の対向する側面に引き出される。積層体１２の積層方向の対応する位置において、内部電極層１６ａ，１６ｂに欠如部１８ａ，１８ｂを形成し、内部電極層１６ａ，１６ｂが連結部２０ａ，２０ｂで連結された構造とする。連結部２０ａ，２０ｂは、積層体１２の積層方向において重なり合わないように配置される。積層体１２の対向する側面に外部電極２２ａ，２２ｂを形成し、内部電極層１６ａ，１６ｂの引き出し部を接続する。積層体１２の露出部と外部電極２２ａ，２２ｂとの境界部分に対応する位置に、欠如部１８ａ，１８ｂと連結部２０ａ，２０ｂとを配置する。
【選択図】図２

Description

この発明は、積層セラミック電子部品に関し、特にたとえば、積層セラミックコンデンサなどの積層セラミック電子部品に関する。

図８は、従来の積層セラミック電子部品の一例としての積層セラミックコンデンサを示す図解図である。積層セラミックコンデンサ１は、積層体２を含む。積層体２は、複数の誘電体セラミック層３と内部電極層４とが積層された構成を有する。この積層体２内において、隣接する内部電極層４は、交互に積層体２の対向する側面に引き出される。内部電極層４が引き出された積層体２の側面には、外部電極５が形成される。外部電極５は、積層体２の対向する側面から隣接する面に向かって回り込むように形成される。これらの外部電極５に、隣接する内部電極層４が交互に接続される。したがって、２つの外部電極５間に、静電容量が形成される。

このような積層セラミックコンデンサ１を回路基板などに実装する際などに、積層セラミックコンデンサ１に機械的な応力がかかると、積層体２にクラックが生じる場合がある。積層セラミックコンデンサ１にかかった応力は、積層体２の露出部と外部電極５の端縁部との境界部分に集中する。そのため、図９に示すように、積層体２の露出部と外部電極５との境界部分から積層体２の積層方向に向かって、クラック６が発生する。クラック６が発生すると、複数の内部電極層４の間で短絡が生じる。隣接する内部電極層４は、異なる外部電極５に接続されているため、隣接する内部電極層４には電位差があり、内部電極層４間で短絡が生じると、回路基板が破損する恐れがある。

そこで、図１０に示すように、一方の外部電極５に接続された内部電極層４が、対向する外部電極５側において、積層体２の露出部と外部電極５との境界部分に対応する位置に達しないような構造とする構成が開示されている。このような構成とすることにより、積層体２にクラックが発生しても、同じ外部電極５に接続された内部電極層４のみが短絡してオープン状態となり、回路基板の破損を防止することができる（例えば、特許文献１参照）。

特開平８−４５７７７号公報

しかしながら、図１０に示すような積層セラミックコンデンサでは、外部電極の回り込み部に対応する位置において、隣接する内部電極層が対向しない構造であるため、内部電極層の対向面積が小さくなり、得られる静電容量が小さくなってしまう。

それゆえに、この発明の主たる目的は、積層体にクラックが発生しても、電位差を有する内部電極層が短絡せず、かつ大きい静電容量を得ることができる積層セラミック電子部品を提供することである。

この発明は、複数のセラミック層と内部電極層とが積層された積層体と、積層体の側面から隣接する面に回り込むように形成される複数の外部電極とを含み、それぞれの内部電極層が外部電極のいずれかに接続された積層セラミック電子部品において、内部電極層は積層体の露出部に対応する位置および前記外部電極の回り込み部に対応する位置の両方にわたって形成され、それぞれの内部電極層は、積層体の露出部と外部電極との境界部分に対応する位置に欠如部が形成されることにより一部の連結部で連結された構造を有し、異なる外部電極に接続された内部電極層の前記連結部が、セラミック層と内部電極層の積層方向において互いに重なり合わないように配置されたことを特徴とする、積層セラミック電子部品である。
このような積層セラミック電子部品において、外部電極は積層体の対向する側面から隣接する面に回り込むように形成され、かつ隣接する内部電極層が交互に対向する外部電極に接続される構造とすることができる。

内部電極層が積層体の露出部に対応する位置および外部電極の回り込み部に対応する位置の両方にわたって形成されることにより、積層体内における内部電極層の対向面積を大きくすることができる。また、積層体の露出部と外部電極との境界部分に対応する位置において、異なる外部電極に接続された内部電極層の連結部が、セラミック層と内部電極層との積層方向で重なり合わないように配置されることにより、この部分で積層方向にクラックが発生しても、電位差を有する内部電極層に短絡が生じない。
このような積層セラミック電子部品において、外部電極は積層体の対向する側面に形成してチップ型の積層セラミックコンデンサなどとすることができる。

この発明によれば、積層体の露出部と外部電極との境界部分に対応する位置において、内部電極層の連結部が積層方向で重なり合わないように配置されているため、この部分にクラックが発生しても、異なる外部電極に接続された内部電極層が短絡しない。そのため、積層セラミック電子部品を回路基板に実装した場合において、積層セラミック電子部品の内部電極層短絡による回路基板の破損を防止することができる。また、内部電極層が、積層体の露出部分に対応する位置と外部電極の回り込み部に対応する位置の両方にわたって形成されているため、積層体内における内部電極層の対向面積を大きくすることができ、大きい静電容量を確保することができる

この発明の上述の目的，その他の目的，特徴および利点は、図面を参照して行う以下の発明を実施するための最良の形態の説明から一層明らかとなろう。

図１はこの発明の積層セラミック電子部品の一例としての積層セラミックコンデンサを示す斜視図であり、図２は図１の線Ａ−Ａにおける断面を示す図解図である。積層セラミックコンデンサ１０は、たとえば直方体状の積層体１２を含む。積層体１２は、図３に示すように、複数の誘電体セラミック層１４と内部電極層１６ａ，１６ｂとが積層された構成を有する。

内部電極層１６ａは、図４（Ａ）に示すように、誘電体セラミック層１４の長手方向の一端側に引き出され、誘電体セラミック層１４の他端側に向かって延びるように形成される。誘電体セラミック層１４の長手方向の両端から一定間隔を隔てた２か所の部分において、内部電極層１６ａに欠如部１８ａが形成される。欠如部１８ａは、内部電極層１６ａの幅方向の一方側から他方側に向かって形成され、内部電極層１６ａの幅方向の他方側に連結部２０ａが形成される。

また、内部電極層１６ｂは、図４（Ｂ）に示すように、誘電体セラミック層１４の長手方向の他端側に引き出され、誘電体セラミック層１４の一端側に向かって延びるように形成される。誘電体セラミック層１４の長手方向の両端から一定間隔を隔てた２か所の部分において、内部電極層１６ｂに欠如部１８ｂが形成される。欠如部１８ｂは、内部電極層１６ｂの幅方向の他方側から一方側に向かって形成され、内部電極層１６ｂの幅方向の一方側に連結部２０ｂが形成される。これらの欠如部１８ａ，１８ｂは、図４（Ａ）および図４（Ｂ）に示す誘電体セラミック層１４を重ね合わせたとき、互いに重なり合う位置に形成される。ただし、図４（Ａ）および図４（Ｂ）に示す誘電体セラミック層１４を重ね合わせたとき、連結部２０ａ，２０ｂは、誘電体セラミック層１４の幅方向の反対側に配置される。

これらの内部電極層１６ａ，１６ｂが形成された誘電体セラミック層１４が交互に積層され、それを挟むようにして、内部電極層のない誘電体セラミック層１４が積層される。これらの誘電体セラミック層１４および内部電極層１６ａ，１６ｂが積層一体化されることにより、積層体１２が形成されている。したがって、内部電極層１６ａ，１６ｂの欠如部１８ａ，１８ｂが、積層体１２の積層方向において直線状に配置される。また、内部電極層１６ａ，１６ｂの連結部２０ａ，２０ｂは、積層体１２の幅方向において対応する位置に形成され、積層方向においては重なり合わないように配置される。さらに、一方の内部電極層１６ａは、積層体１２の長手方向の一方端側に引き出され、他方の内部電極層１６ｂは、積層体１２の長手方向の他方端側に引き出される。

内部電極層１６ａ，１６ｂが引き出された積層体１２の対向側面には、外部電極２２ａ，２２ｂが形成される。外部電極２２ａ，２２ｂは、積層体１２の対向する側面から隣接する面に回り込むように形成される。外部電極２２ａ，２２ｂの回り込み部において、積層体１２の露出部と外部電極２２ａ，２２ｂとの境界部分に対応する位置に、内部電極層１６ａ，１６ｂの欠如部１８ａ，１８ｂおよび連結部２０ａ，２０ｂが配置される。外部電極２２ａ，２２ｂは、たとえばＡｇやＣｕなどの電極ペーストを焼付けることによって形成されるが、必要に応じて、半田喰われを防止するためのＮｉめっき被膜や半田付き性を良好にするためのＳｎめっき被膜などを形成してもよい。

この積層セラミックコンデンサ１０を作製するには、誘電体セラミック材料を用いてセラミックグリーンシートが形成される。このセラミックグリーンシート上に、内部電極層１６ａ，１６ｂの形状に導体ペーストが印刷されて、導体パターンが形成される。導体パターンが形成されたセラミックグリーンシートと導体パターンが形成されていないセラミックグリーンシートとが積層圧着され、焼成されることにより、積層体１２が得られる。そして、内部電極層１６ａ，１６ｂが露出した積層体１２の側面に、電極ペーストを塗布し、焼付けることによって、外部電極２２ａ，２２ｂが形成される。さらに、必要に応じて、外部電極２２ａ，２２ｂに、Ｎｉめっき被膜が形成され、さらにＳｎめっき被膜が形成される。

この積層セラミックコンデンサ１０は、回路基板などに実装される。このとき、積層セラミックコンデンサ１０に機械的な応力がかかると、積層体１２の露出部と外部電極２２ａ，２２ｂとの境界部分に応力が集中する。積層体１２の露出部と外部電極２２ａ，２２ｂとの境界部分に応力がかかると、図５に示すように、この境界部分から積層体１２の積層方向に向かって、クラック２４が発生する場合がある。

しかしながら、積層体１２の露出部と外部電極２２ａ，２２ｂとの境界部分に対応する位置においては、内部電極層１６ａ，１６ｂの欠如部１８ａ，１８ｂが配置されるため、欠如部１８ａ，１８ｂの位置にクラック２４が発生しても、内部電極層２２ａ，２２ｂの短絡は発生しない。また、内部電極層１６ａ，１６ｂの連結部２０ａ，２０ｂが配置された部分にクラック２４が発生しても、これらの連結部２０ａ，２０ｂは、積層体１２の積層方向において重なり合っていないため、連結部２０ａ同士または連結部２０ｂ同士が短絡するだけである。したがって、異なる外部電極２２ａ，２２ｂに接続された内部電極層１６ａおよび内部電極層１６ｂは短絡されることがなく、同電位の内部電極層１６ａまたは１６ｂが短絡されるだけであり、回路基板の破損などを防止することができる。

さらに、この積層セラミックコンデンサ１０では、連結部２０ａ，２０ｂを介して、積層体１２の露出部に対応する位置および外部電極２２ａ，２２ｂの回り込み部に対応する位置にわたって、内部電極層１６ａ，１６ｂが対向している。そのため、積層体１２内において、内部電極層１６ａ，１６ｂの対向面積を大きくすることができ、積層体１２の露出部に対応する位置だけで内部電極層が対向する積層セラミックコンデンサに比べて、大きい静電容量を確保することができる。

なお、積層体１２の積層方向において、２つの内部電極層１６ａ，１６ｂの連結部２０ａ，２０ｂが重なり合っていなければ、上述のような効果を得ることができる。したがって、図６（Ａ）（Ｂ）に示すように、欠如部１８ａ，１８ｂが短くてもよい。ただし、この場合、連結部２０ａ，２０ｂが重なり合わないように、欠如部１８ａ，１８ｂは、誘電体セラミック層１４の幅方向の中央部を超える長さに形成される必要がある。また、図７（Ａ）（Ｂ）に示すように、積層体１２の露出部と外部電極２２ａ，２２ｂとの境界部分に対応する位置において、複数の連結部２０ａ，２０ｂで内部電極層１６ａ，１６ｂが連結されていてもよい。この場合、隣接する内部電極層１６ａ，１６ｂの連結部２０ａ，２０ｂは、積層体１２の積層方向において重なり合わない位置に形成される。

３．２ｍｍ×２．５ｍｍのサイズの積層セラミックコンデンサを作製するために、チタン酸バリウム系の材料を用いて、セラミックグリーンシートを形成した。セラミックグリーンシートの厚みは、４．２μｍである。このセラミックグリーンシート上に、Ｎｉを主成分とする導体ペーストを用いて、図４（Ａ）（Ｂ）に示すような形状の内部電極層用の導体パターンを形成した。

導体パターンのサイズは、長手方向の長さが２．４ｍｍ、幅方向の長さが２．０ｍｍである。また、セラミックグリーンシートの長手方向の端部と導体パターンの端部との間のギャップが０．１ｍｍ、セラミックグリーンシートの幅方向の端部と導体パターンとの間のギャップが０．２ｍｍであり、導体パターンの厚みは１μｍである。さらに、欠如部の幅は２００μｍであり、連結部の幅は２００μｍである。なお、欠如部および連結部の形成位置は、積層セラミックコンデンサを作製したときに、積層体の露出部と外部電極との境界部分に対応した位置である。

また、比較例として、図１０に示すように、積層体の露出部に対応する位置だけで対向する内部電極層を有する積層セラミックコンデンサを作製した。そのために、セラミックグリーンシート上に、欠如部のない内部電極層を形成するための導体パターンを形成した。導体パターンのサイズは、内部電極層の長手方向の長さが１．７ｍｍ、幅方向の長さが２．０ｍｍである。また、セラミックグリーンシートの長手方向の端部と導体パターンの端部との間のギャップが０．６５ｍｍ、セラミックグリーンシートの幅方向の端部と導体パターンの端部との間のギャップが０．２ｍｍであり、導体パターンの厚みは１μｍである。

これらの導体パターンを形成したセラミックグリーンシートを３３０枚積層し、その両側に導体パターンを形成していないセラミックグリーンシートを積層して圧着し、焼成することにより、積層体を作製した。得られた積層体の対向する側面に、内部電極層に接続されるようにして外部電極を形成した。なお、積層体の露出部と外部電極の端部との境界部分は、本実施例の内部電極層の欠如部および連結部に対応する位置である。また、比較例の積層セラミックコンデンサにおいては、積層体の露出部に対応する位置だけで、内部電極層が対向している。

これらの実施例および比較例の積層セラミックコンデンサでは、積層体の露出部と外部電極の端部との境界部分に対応する位置において、積層方向にクラックを発生させても、異なる外部電極に接続された内部電極層間で、短絡は発生しなかった。しかしながら、静電容量を測定したところ、比較例の積層セラミックコンデンサでは４．０μＦであったのに対して、実施例の積層セラミックコンデンサでは５．７μｍであり、比較例に比べて約４０％の静電容量増加となった。

このように、同じ外径寸法を有する積層セラミックコンデンサであっても、内部電極層の対向面積を大きくすることにより、大きい静電容量を得ることができる。さらに、積層体の露出部と外部電極の端部との境界部分に対応する位置において、内部電極層に欠如部を形成し、積層方向で連結部が重なり合わないように配置することにより、クラックによる短絡を防止することができる。

この発明の積層セラミック電子部品の一例としての積層セラミックコンデンサを示す斜視図である。 図１の線Ａ−Ａにおける断面を示す図解図である。 図１に示す積層セラミックコンデンサに用いられる積層体の分解斜視図である。 （Ａ）（Ｂ）は、図３に示す積層体に用いられる誘電体セラミック層と内部電極層とを示す平面図である。 図１に示す積層セラミックコンデンサにクラックが発生した状態を示す図解図である。 （Ａ）（Ｂ）は、誘電体セラミック層と内部電極層の他の例を示す図解図である。 （Ａ）（Ｂ）は、誘電体セラミック層と内部電極層のさらに他の例を示す図解図である。 従来の積層セラミック電子部品の一例としての積層セラミックコンデンサの内部構造を示す図解図である。 図８に示す従来の積層セラミックコンデンサにクラックが発生した状態を示す図解図である。 図８に示す積層セラミックコンデンサの問題点を解決するために考えられた従来の積層セラミックコンデンサを示す図解図である。

符号の説明

１０ 積層セラミックコンデンサ
１２ 積層体
１４ 誘電体セラミック層
１６ａ，１６ｂ 内部電極層
１８ａ，１８ｂ 欠如部
２０ａ，２０ｂ 連結部
２２ａ，２２ｂ 外部電極
２４ クラック

Claims (2)

1. 複数のセラミック層と内部電極層とが積層された積層体、および
   前記積層体の側面から隣接する面に回り込むように形成される複数の外部電極を含み、
   それぞれの前記内部電極層が前記外部電極のいずれかに接続された積層セラミック電子部品において、
   前記内部電極層は前記積層体の露出部に対応する位置および前記外部電極の回り込み部に対応する位置の両方にわたって形成され、
   それぞれの前記内部電極層は、前記積層体の露出部と前記外部電極との境界部分に対応する位置に欠如部が形成されることにより一部の連結部で連結された構造を有し、
   異なる前記外部電極に接続された前記内部電極層の前記連結部が、前記セラミック層と前記内部電極層の積層方向において互いに重なり合わないように配置されたことを特徴とする、積層セラミック電子部品。
2. 前記外部電極は前記積層体の対向する側面から隣接する面に回り込むように形成され、かつ隣接する前記内部電極層が交互に対向する前記外部電極に接続される、請求項１に記載の積層セラミック電子部品。

Images