JP2005275981A

JP2005275981A - レイアウト検証方法及びレイアウト検証プログラム

Info

Publication number: JP2005275981A
Application number: JP2004090476A
Authority: JP
Inventors: Yuichi Kachi; 悠一加地; Kenichi Kurimoto; 憲一栗元
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2004-03-25
Filing date: 2004-03-25
Publication date: 2005-10-06

Abstract

【課題】マルチチップモジュール全体として所定の仕様を満足するようにマルチチップモジュールを構成する第１及び第２の半導体チップについてのレイアウト検証を行えるようにすること。
【解決手段】本発明では、マルチチップモジュールを構成する第１及び第２の半導体チップについての回路レイアウトデータに対してレイアウトの検証を行うレイアウト検証方法において、前記第１の半導体チップについての回路レイアウトデータと、前記第１の半導体チップで未使用のレイアウト層に形成した前記第２の半導体チップについての回路レイアウトデータと、前記第１の半導体チップと前記第２の半導体チップとを接続する接続データとによって１個のマルチチップモジュールとしての回路レイアウトデータを構成し、この１個のマルチチップモジュールについての回路レイアウトデータに対してレイアウトの検証を行い、その後、１個のマルチチップモジュールについての回路レイアウトデータを前記第１及び第２の半導体チップについての回路レイアウトデータに変換することにした。
【選択図】図４

Description

本発明は、２個の半導体チップを上下に実装したマルチチップモジュールの設計段階で行われるレイアウトの検証方法及び検証プログラムに関するものである。

近年、電子機器の小型・高速・高性能化の要求に伴って、第１の半導体チップの上部に第２の半導体チップを実装した構造を有するマルチチップモジュールが開発されている。

このマルチチップモジュールを設計する場合には、以下に説明するようにして、従来から知られていた方法（たとえば、特許文献１参照。）を用いて個々の半導体チップの設計を行っていた。

まず、第１の半導体チップについて回路設計を行うことによって第１の半導体チップについての回路図データを作成し、この回路図データを用いて回路シミュレーションを行い、設計した第１の半導体チップの回路が所望の特性を有するか否かを確認する。

次に、第１の半導体チップについての回路図データに基づいてレイアウト設計を行うことによって第１の半導体チップについての回路レイアウトデータを作成し、この回路レイアウトデータを用いて配線幅や配線間隔などを確認するＤＲＣ（Design Rule Check）を行い、また、回路レイアウトデータと回路図データとを用いて設計したレイアウトが回路図通りに作成されているかを確認するＬＶＳ（Layout Versus Schematic）を行い、さらに、回路レイアウトデータから配線抵抗や配線容量を抽出するＲＣ抽出を行った後に、回路レイアウトデータと回路図データとを用いて所定のタイミングで動作するかを確認するＳＴＡ（Static Timing Analysis）を行う。

次に、第２の半導体チップについて、上記第１の半導体チップと同様に回路図データを作成した後に、回路レイアウトデータを作成し、これらのデータに基づいてＤＲＣ、ＬＶＳ、ＳＴＡといったレイアウトの検証を行う。

そして、上記のレイアウトの検証を行った後に、第１及び第２の半導体チップについての回路レイアウトデータに基づいて個々の半導体チップを製造し、その後、第１の半導体チップの上部に第２の半導体チップを実装することでマルチチップモジュールを製造するようにしていた。
特開２００３−１５０６６３号公報

このように、マルチチップモジュールを設計する場合には、個々の半導体チップについて上記のレイアウト検証を行うだけで、マルチチップモジュール全体としてのレイアウト検証を行っていなかった。

そのため、従来のマルチチップモジュールでは、個々の半導体チップについては所定の仕様を満足するものであったものの、モジュール全体としては所定の仕様を満足しないおそれがあった。

また、モジュール全体として所定の仕様を満足させるためには、個々の半導体チップの仕様を必要以上に厳しく設定しなければならなくなり、個々の半導体チップの製造歩留まりが低減してしまうおそれがあった。

そこで、請求項１に係る本発明では、マルチチップモジュールを構成する第１及び第２の半導体チップについての回路レイアウトデータに対してレイアウトの検証を行うレイアウト検証方法において、前記第１の半導体チップについての回路レイアウトデータと、前記第１の半導体チップで未使用のレイアウト層に形成した前記第２の半導体チップについての回路レイアウトデータと、前記第１の半導体チップと前記第２の半導体チップとを接続する接続データとによって１個のマルチチップモジュールとしての回路レイアウトデータを構成し、この１個のマルチチップモジュールについての回路レイアウトデータに対してレイアウトの検証を行い、その後、１個のマルチチップモジュールについての回路レイアウトデータを前記第１及び第２の半導体チップについての回路レイアウトデータに変換することにした。

また、請求項２に係る本発明では、前記請求項１に係る本発明において、前記接続データは、前記第１の半導体チップと前記第２の半導体チップとの接続方法に対応したデータを用いることにした。

また、請求項３に係る本発明では、マルチチップモジュールを構成する第１及び第２の半導体チップについての回路レイアウトデータに対してレイアウトの検証を行うレイアウト検証プログラムにおいて、前記第１の半導体チップについての回路レイアウトデータと、前記第１の半導体チップで未使用のレイアウト層に形成した前記第２の半導体チップについての回路レイアウトデータと、前記第１の半導体チップと前記第２の半導体チップとを接続する接続データとによって１個のマルチチップモジュールとしての回路レイアウトデータを構成するレイアウトデータ構成ステップと、１個のマルチチップモジュールについての回路レイアウトデータに対してレイアウトの検証を行うレイアウト検証ステップと、１個のマルチチップモジュールについての回路レイアウトデータを前記第１及び第２の半導体チップについての回路レイアウトデータに変換するレイアウトデータ変換ステップとを有することにした。

そして、本発明では、以下に記載する効果を奏する。

すなわち、請求項１に係る本発明では、マルチチップモジュールを構成する第１及び第２の半導体チップについての回路レイアウトデータに対してレイアウトの検証を行うレイアウト検証方法において、第１の半導体チップについての回路レイアウトデータと、第１の半導体チップで未使用のレイアウト層に形成した第２の半導体チップについての回路レイアウトデータと、第１の半導体チップと第２の半導体チップとを接続する接続データとによって１個のマルチチップモジュールとしての回路レイアウトデータを構成し、この１個のマルチチップモジュールについての回路レイアウトデータに対してレイアウトの検証を行い、その後、１個のマルチチップモジュールについての回路レイアウトデータを第１及び第２の半導体チップについての回路レイアウトデータに変換しているために、個々の半導体チップの仕様を必要以上に厳しく設定しておかなくても、マルチチップモジュール全体として所定の仕様を満足するものを容易に設計することができる。

また、請求項２に係る本発明では、接続データとして第１の半導体チップと第２の半導体チップとの接続方法に対応したデータを用いることにしているために、実際に製造するマルチチップモジュールと合致したレイアウト検証を行うことができる。

また、請求項３に係る本発明では、マルチチップモジュールを構成する第１及び第２の半導体チップについての回路レイアウトデータに対してレイアウトの検証を行うレイアウト検証プログラムにおいて、第１の半導体チップについての回路レイアウトデータと、第１の半導体チップで未使用のレイアウト層に形成した第２の半導体チップについての回路レイアウトデータと、第１の半導体チップと第２の半導体チップとを接続する接続データとによって１個のマルチチップモジュールとしての回路レイアウトデータを構成するレイアウトデータ構成ステップと、１個のマルチチップモジュールについての回路レイアウトデータに対してレイアウトの検証を行うレイアウト検証ステップと、１個のマルチチップモジュールについての回路レイアウトデータを第１及び第２の半導体チップについての回路レイアウトデータに変換するレイアウトデータ変換ステップとを有しているために、このレイアウト検証プログラムを用いてマルチチップモジュールの設計を行うことで、個々の半導体チップの仕様を必要以上に厳しく設定しておかなくても、マルチチップモジュール全体として所定の仕様を満足するものを容易に設計することができる。

以下に本発明に係るマルチチップモジュールのレイアウト検証方法及びそのプログラムについて図面を参照しながら具体的に説明する。

図１は、本発明に係るレイアウト検証を行う対象となるマルチチップモジュールＭの外観を示した図である。

マルチチップモジュールＭは、図１に示すように、第１の半導体チップとしてのベアチップ1,2を第２の半導体チップとしてのベースチップ３の上部に実装し、これらのベアチップ1,2とベースチップ３とを半田ボールや金線などの各種の接続方法を用いて接続したものである。

このマルチチップモジュールＭを設計する際には、以下に説明するレイアウト検証プログラムを用いてレイアウトの検証を行う（図２〜図４参照。）。なお、以下に説明するレイアウト検証プログラムは、専用の検証装置のプログラムであってもよく、また、汎用のコンピュータに実行させるプログラムであってもよい。

まず、ベアチップ1,2及びベースチップ３についての回路設計を行うことによって回路図データSD1〜SD3を作成し、これらの回路図データSD1〜SD3を相互に接続した回路図データSD4を生成しておく。

次に、回路図データSD1に基づいてベアチップ１についてのレイアウト設計を行うことによって、ベアチップ１についての回路レイアウトデータを回路レイアウトデータLD4に作成する（図３(a)）。その際には、回路レイアウトデータLD4中のレイアウト層の第１層〜第５層を用いて所定位置にベアチップ１のレイアウトを配置する。

同時に、回路レイアウトデータLD4を用い、回路図データSD2に基づいてベアチップ２についてのレイアウト設計を行い、ベアチップ２についての回路レイアウトデータを回路レイアウトデータLD4に作成する（図３(b)）。その際には、回路レイアウトデータLD4中のレイアウト層の第１層〜第５層を用いて所定位置にベアチップ２のレイアウトを配置する。

また、同時に、回路レイアウトデータLD4を用い、回路図データSD3に基づいてベースチップ３についてのレイアウト設計を行い、ベースチップ３についての回路レイアウトデータを回路レイアウトデータLD4に作成する（図３(c)）。その際には、回路レイアウトデータLD4中のレイアウト層の第６層〜第８層を用いて所定位置にベースチップ３のレイアウトを配置する。すなわち、ベースチップ３について回路レイアウトデータは、ベアチップ1,2のレイアウトとして使用をしていないレイアウト層を用いている。

さらに、レイアウト層の第５層と第６層とを接続する接続データLD5を作成し、この接続データLD5を回路レイアウトデータLD4に含ませておく（図３(d)）。

この接続データLD5は、ベースチップ３とベアチップ1,2とを接続する方法（たとえば、半田ボールや金線など）に応じて、配線長、配線抵抗、配線容量などの特性値を決定する。

以上の作業によって、ベアチップ1,2についての回路レイアウトデータと、ベアチップ1,2で未使用のレイアウト層（ここでは、第６層〜第８層）に形成したベースチップ３についての回路レイアウトデータと、ベアチップ1,2とベースチップ３とを接続する接続データLD5とによって１個のマルチチップモジュールＭとしての回路レイアウトデータLD4を構成する（レイアウトデータ構成ステップＳ１）。

次に、この１個のマルチチップモジュールＭについての回路レイアウトデータLD4と予め作成した回路図データSD4とを用いて、配線幅や配線間隔などを確認するＤＲＣ（Design Rule Check）や、設計したレイアウトが回路図通りに作成されているかを確認するＬＶＳ（Layout Versus Schematic）や、さらには、配線抵抗や配線容量を抽出するＲＣ抽出を行った後に所定のタイミングで動作するかを確認するＳＴＡ（Static Timing Analysis）といった各種のレイアウト検証を行う（レイアウト検証ステップＳ２）。

そして、上記のレイアウト検証を行った結果、マルチチップモジュールＭが所定の仕様を満足しない場合には、ベアチップ1,2又はベースチップ３のレイアウト設計を再度行い、一方、マルチチップモジュールＭが所定の仕様を満足する場合には、マルチチップモジュールＭについての回路レイアウトデータLD4をベアチップ１、ベアチップ２、及びベースチップ３のそれぞれの回路レイアウトデータLD1〜LD3に変換する（図３(e)）。

この変換は、まず、回路レイアウトデータLD4から接続データLD5を取り除き、位置情報やレイアウト層などを参酌してベアチップ１、ベアチップ２、及びベースチップ３のそれぞれのデータに分離し、その後、ベアチップ1,2のデータを反転させることによって回路レイアウトデータLD1,LD2を作成するとともに、ベースチップ３のデータのレイアウト層（第６層〜第８層）を所定のレイアウト層（第３層〜第５層）に置換して回路レイアウトデータLD3を作成する。

この作業によって、１個のマルチチップモジュールＭについての回路レイアウトデータLD4をベアチップ1,2及びベースチップ３についての回路レイアウトデータLD1〜LD3に変換する（レイアウトデータ変換ステップＳ３）。

そして、以上に説明したようにしてベアチップ１、ベアチップ２、及びベースチップ３のそれぞれの回路レイアウトデータLD1〜LD3を作成し、これらの回路レイアウトデータLD1〜LD3を用いてベアチップ1,2及びベースチップ３をそれぞれ製造し、その後、ベースチップ３にベアチップ1,2を実装することでマルチチップモジュールＭを製造する。

このように、本発明では、１個のマルチチップモジュールＭについての回路レイアウトデータLD4に対してレイアウトの検証を行い、その後、１個のマルチチップモジュールＭについての回路レイアウトデータLD4を第１の半導体チップ（ベアチップ1,2）及び第２の半導体チップ（ベースチップ３）についての回路レイアウトデータLD1〜LD3に変換しているために、個々の半導体チップ（ベアチップ1,2、ベースチップ３）の仕様を必要以上に厳しく設定しておかなくても、マルチチップモジュールＭ全体として所定の仕様を満足するものを容易に設計することができる。

特に、接続データLD5として第１の半導体チップ（ベアチップ1,2）と第２の半導体チップ（ベースチップ３）との接続方法に対応したデータを用いた場合には、実際に製造するマルチチップモジュールＭと合致したレイアウト検証を行うことができる。

マルチチップモジュールの外観を示す斜視図。レイアウト検証プログラムのフローを示す説明図。回路レイアウトデータを示す模式図。データのフローを示す説明図。

符号の説明

Ｍマルチチップモジュール
1,2 ベアチップ
３ベースチップ
LD1〜LD4 回路レイアウトデータ
LD5 接続データ
SD1〜SD4 回路図データ

Claims

マルチチップモジュールを構成する第１及び第２の半導体チップについての回路レイアウトデータに対してレイアウトの検証を行うレイアウト検証方法において、
前記第１の半導体チップについての回路レイアウトデータと、前記第１の半導体チップで未使用のレイアウト層に形成した前記第２の半導体チップについての回路レイアウトデータと、前記第１の半導体チップと前記第２の半導体チップとを接続する接続データとによって１個のマルチチップモジュールとしての回路レイアウトデータを構成し、この１個のマルチチップモジュールについての回路レイアウトデータに対してレイアウトの検証を行い、その後、１個のマルチチップモジュールについての回路レイアウトデータを前記第１及び第２の半導体チップについての回路レイアウトデータに変換することを特徴とするレイアウト検証方法。
前記接続データは、前記第１の半導体チップと前記第２の半導体チップとの接続方法に対応したデータを用いることを特徴とする請求項１に記載のレイアウト検証方法。
マルチチップモジュールを構成する第１及び第２の半導体チップについての回路レイアウトデータに対してレイアウトの検証を行うレイアウト検証プログラムにおいて、
前記第１の半導体チップについての回路レイアウトデータと、前記第１の半導体チップで未使用のレイアウト層に形成した前記第２の半導体チップについての回路レイアウトデータと、前記第１の半導体チップと前記第２の半導体チップとを接続する接続データとによって１個のマルチチップモジュールとしての回路レイアウトデータを構成するレイアウトデータ構成ステップと、
１個のマルチチップモジュールについての回路レイアウトデータに対してレイアウトの検証を行うレイアウト検証ステップと、
１個のマルチチップモジュールについての回路レイアウトデータを前記第１及び第２の半導体チップについての回路レイアウトデータに変換するレイアウトデータ変換ステップと、
を有することを特徴とするレイアウト検証プログラム。