JP2005271446A - 液体吐出ヘッドおよびその製造方法 - Google Patents
液体吐出ヘッドおよびその製造方法 Download PDFInfo
- Publication number
- JP2005271446A JP2005271446A JP2004089243A JP2004089243A JP2005271446A JP 2005271446 A JP2005271446 A JP 2005271446A JP 2004089243 A JP2004089243 A JP 2004089243A JP 2004089243 A JP2004089243 A JP 2004089243A JP 2005271446 A JP2005271446 A JP 2005271446A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- substrate
- switching element
- heater
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Particle Formation And Scattering Control In Inkjet Printers (AREA)
Abstract
【課題】 基板上でスイッチング素子が占める面積を低減し、基板の小型化を図り、製造コストを低減する。
【解決手段】 一端が電源電位に電気的に接続されインクを吐出させるためのヒータ1と、接地電位に電気的に接続された第1の端子2a、ヒータ1の他端に電気的に接続された第2の端子2b、これら第1の端子2aと第2の端子2bとの電気的な接続状態を制御するための制御信号が入力される制御端子2cを有しヒータ1を駆動制御するためのするスイッチング素子2と、ヒータ1およびスイッチング素子2が配設された基板9とを備える。そして、基板9の表面9aに、ヒータ1、スイッチング素子2の第2の端子2bおよび制御端子2cがそれぞれ設けられ、表面9aの反対側の裏面9bに、第1の端子2aが設けられる。
【選択図】 図1
【解決手段】 一端が電源電位に電気的に接続されインクを吐出させるためのヒータ1と、接地電位に電気的に接続された第1の端子2a、ヒータ1の他端に電気的に接続された第2の端子2b、これら第1の端子2aと第2の端子2bとの電気的な接続状態を制御するための制御信号が入力される制御端子2cを有しヒータ1を駆動制御するためのするスイッチング素子2と、ヒータ1およびスイッチング素子2が配設された基板9とを備える。そして、基板9の表面9aに、ヒータ1、スイッチング素子2の第2の端子2bおよび制御端子2cがそれぞれ設けられ、表面9aの反対側の裏面9bに、第1の端子2aが設けられる。
【選択図】 図1
Description
本発明は、液体を吐出するための液体吐出ヘッドおよびその製造方法、ならびに液体として例えばインクを被記録材に吐出して被記録材に記録を行うための記録装置に関する。
図8は、インクジェット記録方式の従来の記録装置に搭載される記録ヘッドの回路構成を示す回路図である。この種の記録ヘッドでは、インクを吐出するための熱を発生する電気熱変換素子(ヒータ)とその駆動回路を、半導体プロセス技術を用いて同一基板上に形成することができる(例えば、特許文献1参照。)。
図8に示すように、インクを吐出するための熱を発生するヒータ121と、ヒータ121に所望の電流を供給するためのn型パワートランジスタ122と、各ヒータ121に電流を供給し、記録ヘッドのノズルからインクを吐出するか否かを決定する画像データを一時的に格納するシフトレジスタ126とを有している。
このシフトレジスタ126には、転送クロック信号入力端子(CLK)と、ヒータ121をON/OFFさせる画像データをシリアルに入力する画像データ入力端子(DATA)とがそれぞれ設けられている。
シフトレジスタ126には、各ヒータ121に対する画像データをヒータ121毎に記録保持するためのラッチ回路125が電気的に接続されている。このラッチ回路125には、シフトレジスタ126からの出力が入力され、ラッチタイミングを制御するためのラッチ信号を入力するラッチ信号入力端子(LT)が設けられている。ラッチ回路125には、AND回路124が電気的に接続されており、このAND回路124には、ラッチ回路125からの出力と、ヒータ121に電流を流すタイミングを決定するヒート信号(HE)とがそれぞれ入力される。AND回路124からの出力は、レベル変換回路123を介してパワートランジスタ122のゲートに入力される。
ここで、n型パワートランジスタとしては、電界効果型(MOS(Metal Oxide Semiconductor)型)トランジスタを示しているが、これに限らず、NPNトランジスタであっても構わない。一般的にCMOS(Complementary Metal Oxide Semiconductor)製造プロセスの方が、バイポーラ製造プロセスよりも工程が簡単であるため、製造コスト的に有利であり、したがって、CMOS製造プロセスを用いたパワートランジスタで示している。
次に、レベル変換回路123の回路構成を説明する。レベル変換回路123は、AND回路124からの画像データを反転させる第1のインバータ回路208と、この第1のインバータ回路208から出力された信号を更に反転させる第2のインバータ回路207とを有している。また、レベル変換回路123は、pMOSトランジスタ202およびnMOSトランジスタ203によって構成された第1のCMOSインバータ回路と、第1のCMOSインバータ回路をAND回路124の出力電圧5V以下で駆動可能とするために(ロジック回路部の電源電圧は一般的に5V以下)、電圧発生回路127から出力される内部電源ラインVHTM電圧を分割するための第1のバッファ用pMOS201とを有している。また、レベル変換回路123は、pMOSトランジスタ205およびnMOSトランジスタ206によって構成された第2のCMOSインバータ回路と、第2のバッファ用pMOS204とを有している。ここで、第1のバッファ用pMOS201のゲートは、対をなす第2のCMOSインバータ回路の出力部であるトランジスタ202,203の接続部に電気的に接続されている。また、第2のバッファ用pMOS204のゲートも同様に対をなす第1のCMOSインバータ回路の出力部であるトランジスタ205,206の接続部に電気的に接続されており、また、レベル変換回路123の出力にもなっている。
電圧発生回路127の出力電圧VHTMは、CMOSインバータ回路のブレイクダウン耐圧およびMOSのゲート耐圧を越えることなく、可能な限り高く設定することが望ましく、可能であればヒータの電源ラインである配線VHと共有しても良い。しかしながら、通常、ヒータの駆動電圧は、20V以上の高い値に設定される場合が多く、またCMOSインバータ回路のブレイクダウン耐圧が15V程度までの製造プロセスで作られることが多い。また、MOSのゲート耐圧は、ゲート酸化膜に依存すため、ゲート酸化膜の絶縁耐圧よりも十分に低い電圧にする必要があり、レベル変換回路の最適な電圧とヒータの駆動電圧とが一致することは難しい。
しかし、レベル変換回路の電源ラインを別途に設けることは、システム全体の製造コストの増加にもつながるので、記録ヘッド内に電圧発生回路が搭載されている。以上のように構成される回路は、既に開示されている(例えば、特許文献2参照。)。
また、上述した回路構成が適用された従来の記録ヘッドにおけるレイアウトの一例(特許文献3参照。)について、図9を参照して説明する。
図9に示すように、従来の記録ヘッドは、基板上に、ヒータ101、パワートランジスタ102、シフトレジスタ、ラッチ回路等からなる駆動ロジック回路103群が配設されている。また、ヒータ101に所定の電圧を印加するための電源配線105、パワートランジスタ102の電流が流れ込むGNDH配線110を有している。ここで、電源配線105は、多層配線構造の第2層目のAl(アルミニウムあるいはアルミニウムを含む合金)配線によって形成され、パワートランジスタ102の素子上に配置される。一方、パワートランジスタ102に電気的に接続される信号線等は、多層配線構造の第1層目のAl(アルミニウムあるいはアルミニウムを含む合金)配線によって形成され、電源配線105とは電気的に絶縁されている。
電源配線105とヒータ101とを結ぶ配線106は、第2層目のAl配線で直接接続される。また、ヒータ101とパワートランジスタ102とを結ぶ配線107は、第1層目のAl配線によって形成されている。このようにすることによって、第2層目のAl配線である電源配線105の下側へ配線107を通し、直接パワートランジスタ102と電気的に接続できる。さらに、GNDH配線110は、第2層目のAl配線によって形成され、駆動ロジック回路103の素子上に配置されている。一方、駆動ロジック回路103内の信号線等は、第1層目のAl配線によって形成され、GNDH配線110とは電気的に絶縁されている。また、電源用ボンディングパッド111およびGND用ボンディングパッド112は、基板上の図9中の左右両端に配置されるようなレイアウト構成となっている。
しかしながら、上述した構成のように、VH配線およびGNDH配線に、全てのヒータおよびパワートランジスタが電気的に接続されている場合、複数のヒータ群からなるヒータ部の一端に配置されたヒータと、ヒータ部の中央に配置されたヒータとが、配線抵抗の影響を受けるため、全てのヒータに対して同じ電力を供給することができないといった問題がある。すなわち、VH配線とGNDH配線との間の抵抗(配線抵抗+ヒータ抵抗+パワートランジスタON抵抗)が、ヒータが配置された位置によって異なり、全てのヒータに同じ電流値を供給できない。それゆえ、電流値の最小値にあわせて全てのヒータを駆動しなければならず、このことはヒータの寿命を著しく悪くする。
そこで、このような問題を解決するために、複数の一対のヒータとパワートランジスタとを1つのセグメントとし、さらに複数のセグメントを1ブロックとして時分割駆動させるインクジェット記録ヘッドが提案されている。このインクジェット記録ヘッドは、図10に示すように、基板301に設けられたインク供給口305を間に挟んで対向する位置に、複数のヒータ306群からなるヒータ部310がそれぞれ設けられている。そして、このインクジェット記録ヘッドでは、ロジック回路部311、レベル変換部312、パワートランジスタ部313からなるブロック毎に、VH配線314およびGNDH配線315がそれぞれ施され、ボンディングパッド部316から各ブロックまでの距離がそれぞれ異なっている。このため、VH配線314およびGNDH配線315が、同じ配線幅では抵抗値が異なるため、それぞれのボンディングパッド部316から各ブロックまでのVH配線抵抗およびGNDH配線抵抗が等しくなるように、配線幅をそれぞれ変化させている。
図11は、図10中の点線で囲んだ部分を拡大して示す部分拡大図であり、ヒータ306、パワートランジスタ307、レベル変換回路308の配置構成と電源配線のレイアウトを、更に詳細に示している。
上述したように、ボンディングパッド部316から各ブロックまでの抵抗値が等しくなるように、VH配線314およびGNDH配線315は、図11に示すように、各ブロックへの配線幅a1,a2,b1,b2が異なっており、b1>a1、b2>a2の関係に構成されている。さらに、セグメントに対しても、VH配線314とGNDH配線315との間の抵抗値の差が小さくなるように、VH配線314が、ブロックの左端のセグメントに電気的に接続されるように折り返し構造をもつレイアウトがされており、GNDH配線315が、ブロックの右端のセグメントに電気的に接続されるようにレイアウトされている。
特開平05−185594号公報
特開平11−129479号公報
特開平08−108536号公報
しかしながら、近年、記録ヘッドでは、記録速度の高速化や画質の高品質化等が図られることに伴って、記録ヘッドの外形が長尺化する傾向にある。このことは、記録ヘッドのチップサイズを大きくすることにつながる。特に、記録ヘッドが備える基板の短辺長の増加量は、VH配線およびGNDH配線の増加が支配的である。すなわち、上述したように、記録ヘッドが長尺化した場合には、ボンディングパッドから記録ヘッドの中央部のブロックまでの配線長が長くなり、これに合わせて配線幅を広げなければならない。したがって、記録ヘッドのチップサイズの大型化は、直接的に製造コストの増加を招いてしまう不都合がある。
そこで、本発明は、基板上でスイッチング素子が占める面積を低減し、基板の小型化を図り、製造コストを低減することができる液体吐出ヘッドおよびその製造方法、記録装置を提供することを目的とする。
上述した目的を達成するため、本発明に係る液体吐出ヘッドは、一端が電源電位に電気的に接続され液体を吐出させるための電気熱変換素子と、
接地電位に電気的に接続された第1の端子と、電気熱変換素子の他端に電気的に接続された第2の端子と、これら第1の端子と第2の端子との電気的な接続状態を制御するための制御信号が入力される制御端子とを有し、電気熱変換素子を駆動制御するためのするスイッチング素子と、
電気熱変換素子およびスイッチング素子が配設された基板とを備える。そして、基板の第1の表面に、電気熱変換素子、スイッチング素子の第2の端子および制御端子がそれぞれ設けられ、第1の表面の反対側の第2の表面に、第1の端子が設けられる。
接地電位に電気的に接続された第1の端子と、電気熱変換素子の他端に電気的に接続された第2の端子と、これら第1の端子と第2の端子との電気的な接続状態を制御するための制御信号が入力される制御端子とを有し、電気熱変換素子を駆動制御するためのするスイッチング素子と、
電気熱変換素子およびスイッチング素子が配設された基板とを備える。そして、基板の第1の表面に、電気熱変換素子、スイッチング素子の第2の端子および制御端子がそれぞれ設けられ、第1の表面の反対側の第2の表面に、第1の端子が設けられる。
以上のように構成された本発明に係る液体吐出ヘッドは、スイッチング素子によって電気熱変換素子に印加する電圧を制御することで、電気熱変換素子による液体の加熱を制御して液体を吐出する。この液体吐出ヘッドによれば、基板の一方の面である第1の表面に、スイッチング素子の第2の端子が設けられ、基板の他方の面である第2の表面に、スイッチング素子の第1の端子が設けられたことによって、基板の一方の面に設けられるスイッチング素子の第1の端子が占める面積や、電源電位および接地電位に電気的に接続される配線が占める配線領域が低減されるため、基板の面積を小さくすることが可能になる。そして、本発明の液体吐出ヘッドによれば、基板の第1の表面および第2の表面に、第1の端子および第2の端子がそれぞれ設けられたことで、配線パターンが簡素化されるため、製造コストが低減される。
また、本発明に係る液体吐出ヘッドの製造方法は、一端が電源電位に電気的に接続され液体を吐出させるための電気熱変換素子と、接地電位に電気的に接続された第1の端子、電気熱変換素子の他端に電気的に接続された第2の端子、第1の端子と第2の端子との電気的な接続状態を制御するための制御信号が入力される制御端子とを有し電気熱変換素子を駆動制御するためのするスイッチング素子と、電気熱変換素子およびスイッチング素子が配設された基板とを備え、基板の第1の表面に、電気熱変換素子、スイッチング素子の第2の端子および制御端子がそれぞれ設けられ、第1の表面の反対側の第2の表面に、第1の端子が設けられる液体吐出ヘッドの製造方法である。そして、本発明の液体吐出ヘッドの製造方法は、基板の第2の表面を研削加工して基板の厚みを薄くする工程、基板の不純物濃度を制御して基板の比抵抗を小さくする工程、および基板の第2の表面上におけるスイッチング素子の部分の直下に不純物を拡散する工程の少なくともいずれか1つの工程を行うことによって、第1の端子と第2の端子との間の抵抗を調整する。
上述したように本発明によれば、基板上でスイッチング素子が占める面積を低減し、基板の小型化を図り、製造コストを低減することができる。
以下、本発明の具体的な実施形態について、図面を参照して説明する。
(第1の実施形態)
まず、本発明に係る第1の実施形態について説明する。
まず、本発明に係る第1の実施形態について説明する。
図1は、本実施形態のインクジェット記録ヘッドの主要部であるヒータ部周辺を示す断面図である。図2は、本実施形態のインクジェット記録ヘッドの主要部を示す回路図である。
図1に示すように、インクジェット記録ヘッドの要部は、液体であるインクを吐出させるための電気熱変換素子であるヒータ1と、このヒータ1を駆動制御するためのスイッチング素子2と、このスイッチング素子2を制御するための制御信号が入力されるレベル変換回路3と、これらヒータ1、スイッチング素子2、レベル変換回路3が配設された基板9とを備えている。
図1および図2に示すように、スイッチング素子2は、第1の端子2aおよび第2の端子2bと、これら第1の端子2aと第2の端子2bとの電気的な接続状態を制御するための制御端子2cとを有している。
第1の端子2aは、基板9の表面9aの反対側の裏面9bに配置された裏面電極4と電気的に接続され、接地電位に電気的に接続されている。第2の端子2bは、配線層5bを介して、基板9の表面9aに配置されたヒータ1と電気的に接続されている。制御端子2cは、基板9の表面9aに配置された配線層5aを介してレベル変換回路3と電気的に接続されており、スイッチング素子2のON/OFFを制御するための制御信号が入力される。すなわち、基板9には、表面9aに第2の端子2bおよび制御端子2cがそれぞれ設けられ、裏面9bに第1の端子2aが設けられている。
また、ヒータ1は、基板9の表面9a上に設けられており、配線層5cを介して電源電位VHと電気的に接続されている。この配線層5cは、図3に示すように、折り返されてヒータ1と隣接するヒータ1との間を通っている。また、基板9には、インクを供給するためのインク供給口6が厚み方向に貫通して設けられており、ヒータ1の主面に対向する位置に、インクを吐出するためのインク吐出口7を有するインク発泡室が設けられている。
ヒータ1上には、配線層5cを被覆して保護する絶縁層8aが設けられ、この絶縁層8a上に、インク発泡室内のインクからヒータ1を保護するための保護層8bが形成されている。図示しないが、基板9には、インク供給口6を間に挟んで図1中右側も同様に、ヒータ1、スイッチング素子2、レベル変換回路3が配設されて構成されており、インク供給口6の長手方向に沿ってインク吐出口7群が配列されている。また、配線層5aは、多層配線構造の第1層目のAl(アルミニウムあるいはアルミニウムを含む合金)配線によって形成され、配線層5bおよび配線層5cは、第2層目のAl(アルミニウムあるいはアルミニウムを含む合金)配線によって形成される。
インクジェット記録ヘッドの主要部の動作について、図2を参照して説明する。
図2に示すように、信号HEは、後述するロジック回路部31から出力され、スイッチング素子2のON/OFFを制御するための制御信号であり、レベル変換回路3に入力される。レベル変換回路3は、その制御信号に応じてスイッチング素子2の制御端子2cに信号を出力し、スイッチング素子2をON/OFF制御する。
スイッチング素子2がON状態にされた場合には、電圧源VHからヒータ1に電流が流れ、この電流でヒータ1が発生する熱によって、インク供給室内でヒータ1の上方に気泡が形成される。形成された気泡が生長することで、この気泡によってインクがインク吐出口7から押し出されて吐出される。このとき、ヒータ1を流れる電流は、図1に示した断面構成からわかるように、基板9の主面に対して垂直方向、すなわち、基板9の厚み方向に流れ、基板9の裏面9bの裏面電極4から取り出される。
また、図3は、本実施形態におけるインクジェット記録ヘッドのレイアウトを示している。図3に示すように、インクジェット記録ヘッドが備える基板9上には、複数のヒータ1群からなるヒータ部30、ロジック回路部31、複数のスイッチング素子2群からなるスイッチング素子部32、および複数のレベル変換回路3群からなるレベル変換部33がそれぞれ配置され、これらの上にVH配線36が配置されている。また、基板9上には、ボンディングパッド部37が設けられており、VH配線36にボンディングパッド部37から電力が供給される。
上述したように、VH配線36は、多層配線構造をなしており、第2層目のAl配線からなる配線層5cであり、配線層5aを含む、ロジック回路部31、レベル変換部33、およびスイッチング素子部32におけるAl配線は、第1層目のAl配線によって形成されている。第1層目のAl配線と第2層目のAl配線とは電気的に絶縁されているため、ロジック回路部31、レベル変換部33、およびスイッチング素子部32の上に、VH配線36を配置することが可能となる。
なお、本実施形態では、スイッチング素子2の第1の端子2aが、基板9の裏面9bに配置された裏面電極4に電気的に接続されて、電流を取り出しているが、必ずしも裏面電極4が配置されなくてもよく、図示しないが、本実施形態のインクジェット記録ヘッドが取り付けられる実装基板上に、バンプを設けて、実装時にこのバンプと第1の端子2aとが電気的に接続されるように構成されてもよい。
ところで、スイッチング素子2がON状態のとき、第1の端子2aと第2の端子2bとの間には抵抗が存在する。この抵抗は、スイッチング素子2がON状態にされたときに流れる電流によって発熱し、無駄なエネルギーとして消費される。そのため、第1の端子2aと第2の端子2bとの間の抵抗値は、可能な限り小さくすることが好ましく、例えば、電源電位と接地電位との間における全抵抗値の5%以下に設定されることが望ましい。
ここで、第1の端子2aと第2の端子2bとの間の抵抗値を、電源電位と接地電位との間における全抵抗値の5%以下に設定されることが望ましい理由について説明する。
図4は、スイッチング素子2がON状態にされてヒータ1に電流が流れている状態における電源電位と接地電位との間の各抵抗の構成を示す回路図である。
図4に示すように、電源電位と接地電位との間には、VH配線抵抗R1、ヒータ抵抗R2、上述した第1の端子2aと第2の端子2bとの間の抵抗R3、GNDH配線抵抗R4が直列にそれぞれ接続されている。電源電位と接地電位との間の全抵抗値は、R1〜R4の抵抗値の和となる。一般的なインクジェット記録装置に搭載されるインクジェット記録ヘッドでは、エネルギー効率上、各抵抗の比率(R3を1とする)がほぼ下記のように設定されている。
R1:R2:R3:R4=1.25:16.5:1:1.25
したがって、全抵抗値は、抵抗R3の20(=1.25+16.5+1+1.25)倍となる。すなわち、第1の端子2aと第2の端子2bとの間の抵抗値は全抵抗値の5%であり、エネルギー効率よく記録ヘッドを駆動するためには5%以下が好ましい。
したがって、全抵抗値は、抵抗R3の20(=1.25+16.5+1+1.25)倍となる。すなわち、第1の端子2aと第2の端子2bとの間の抵抗値は全抵抗値の5%であり、エネルギー効率よく記録ヘッドを駆動するためには5%以下が好ましい。
この抵抗値を小さくするための工程としては、(1)基板9の裏面9bを研削(バックグラインド)加工して基板9の厚みを薄くする工程、(2)基板9の不純物濃度を制御して基板9の比抵抗を小さくする工程、(3)基板9の裏面9bの、スイッチング素子2の部分の直下に不純物を拡散する工程等が挙げられる。上述した3つの工程を複数組み合わせて行うことで、抵抗値を小さくしても構わない。なお、基板をバックグラインド加工する方法としては、公知技術をそのまま適用すれば良く、その方法は、例えば特開平9−213662号公報等に開示されている。
上述したように、本実施形態のインクジェット記録ヘッドによれば、スイッチング素子2の第1の端子2aに流れる電流を、基板9の裏面9bから裏面電極4を介して出力することができ、ヒータ1に流れた電流を、基板9の主面に対して垂直方向である厚み方向に流して、基板9の裏面9bから出力することが可能となる。したがって、基板9の表面9aのレイアウトにおいて、スイッチング素子2の第1の端子2aが占める面積を少なくとも削減でき、かつ第1の端子2aに電気的に接続される接地電位のGNDH配線を基板9の裏面9bに配置することが可能となる。
したがって、本発明を適用することで、図10に示した従来のインクジェット記録ヘッドにおけるレイアウトでは、GNDH配線が占める領域が削減され、記録ヘッドの小型化を図ることができる。そして、本発明を従来のインクジェット記録ヘッドに適用することで、従来のインクジェット記録ヘッドを、図3に示したレイアウトのように比較的小さく構成することができる。このように、本発明によれば、インクジェット記録ヘッドの長尺化に対してもチップサイズの大型化を抑制し、また、従来のインクジェット記録ヘッドに対してはチップサイズの縮小化を実現し、製造コストの低減を図ることを可能にする。
また、(1)基板の裏面を研削(バックグラインド)加工して基板の厚みを薄くする工程、(2)基板の不純物濃度を制御して基板の比抵抗を小さくする工程、(3)基板の裏面の、スイッチング素子部の直下に不純物を拡散する工程、の少なくともいずれか1つの工程を含んだ方法によって、第1の端子と第2の端子との間における抵抗を小さくすることによって、スイッチング素子2がON状態のときに発生する無駄なエネルギー消費を抑制し、駆動特性を向上させることが可能である。
その他、本実施形態の応用として、インクジェット記録ヘッドにおける全てのボンディングパッドを基板の裏面に配置することによって、チップ実装工程の実装作業が貼り付けるだけで可能となり、実装作業の作業性を向上することもできる。
(第2の実施形態)
次に、本発明に係る第2の実施形態のインクジェット記録ヘッドについて説明する。図5は、本実施形態のインクジェット記録ヘッドを示す断面図である。なお、第2の実施形態において、上述した第1の実施形態と同一部材には、便宜上、同一符号を付して説明を省略する。
次に、本発明に係る第2の実施形態のインクジェット記録ヘッドについて説明する。図5は、本実施形態のインクジェット記録ヘッドを示す断面図である。なお、第2の実施形態において、上述した第1の実施形態と同一部材には、便宜上、同一符号を付して説明を省略する。
本実施形態のインクジェット記録ヘッドでは、基板9としてP型半導体基板が用いられている。基板9には、ヒータ1、スイッチング素子22、レベル変換回路3が配設されている。スイッチング素子22としては、PNPバイポーラトランジスタが用いられている。
PNPバイポーラトランジスタでは、スイッチング素子の第2の端子であるエミッタ10が、高濃度P型拡散層からなり、配線層5bを介してヒータ1に電気的に接続されている。制御端子であるベース11は、低濃度N型拡散層からなり、高濃度P型拡散層からなるコレクタ12を介して配線層5aと電気的に接続され、この配線層5aによってレベル変換回路3に電気的に接続されている。第1の端子であるコレクタ12は、P型半導体基板そのものによって形成されており、すなわち、サブストレート型PNPバイポーラトランジスタを構成している。
コレクタ12は、高濃度P型拡散層13を介して基板9の裏面9aに配置された裏面電極4と電気的に接続され、接地電位に電気的に接続されている。この高濃度P型拡散層13は、基板9の裏面9aの全面に亘って設けられても良いし、コレクタ12領域の直下のみに設けられていても良い。また、配線層5cを介してヒータ1は、電源電位VHに電気的に接続されており、この配線層5cが折り返されてヒータ1と隣接するヒータ1との間を通って配置されている。
P型半導体基板である基板9には、インクを供給するためのインク供給口6が厚み方向に貫通して設けられ、ヒータ1に対向する位置に、インクを吐出するためのインク吐出口7を有するインク発泡室が設けられている。ヒータ1上には、
配線層5cを被覆して保護する絶縁層8aが形成され、この絶縁層8a上に、インクからヒータ1を保護するための保護層8bが形成されている。さらに、PNPバイポーラトランジスタを分離する分離層14が形成されている。その分離層14は、基板9の裏面まで到達していても構わない。図示していないが、インク供給口6を間に挟んで図5中右側にも、同様に、ヒータ1、PNPバイポーラトランジスタ、レベル変換回路3からなる同様の構成を有している。また、配線層5aは、第1層目のAl(アルミニウムあるいはアルミニウムを含む合金)配線により形成され、配線層5bおよび配線層5cは、第2層目のAl(アルミニウムあるいはアルミニウムを含む合金)配線によって形成される。
配線層5cを被覆して保護する絶縁層8aが形成され、この絶縁層8a上に、インクからヒータ1を保護するための保護層8bが形成されている。さらに、PNPバイポーラトランジスタを分離する分離層14が形成されている。その分離層14は、基板9の裏面まで到達していても構わない。図示していないが、インク供給口6を間に挟んで図5中右側にも、同様に、ヒータ1、PNPバイポーラトランジスタ、レベル変換回路3からなる同様の構成を有している。また、配線層5aは、第1層目のAl(アルミニウムあるいはアルミニウムを含む合金)配線により形成され、配線層5bおよび配線層5cは、第2層目のAl(アルミニウムあるいはアルミニウムを含む合金)配線によって形成される。
図6は、本実施形態のインクジェット記録ヘッドにおける主要部の回路を示す回路図である。主要部の回路の動作について図面を参照して説明する。信号HEは、ロジック回路部31から出力され、PNPバイポーラトランジスタをON/OFF制御するための制御信号であり、レベル変換回路3に入力される。レベル変換回路3は、入力された制御信号に応じてPNPバイポーラトランジスタのベース11に流れる電流を制御して、PNPバイポーラトランジスタをON/OFF制御する。
PNPバイポーラトランジスタがON状態にされたときに、電圧源VHからヒータ1に電流が流れ、そのときにヒータ1で発生する熱によって、ヒータ1の上方に気泡が形成される。形成された気泡が生長することで、インクがインク吐出口7から押し出されて吐出される。このとき、ヒータ1を流れる電流は、図5に示した断面構成からわかるように、エミッタ10、ベース11、そしてコレクタ12へという順序で、基板9に対して厚み方向に流れ、基板9の裏面9bの裏面電極4から取り出される。
また、本実施形態では、P型半導体基板そのものをコレクタ12として用いているため、基板9の抵抗分がコレクタ抵抗に相当する。このコレクタ抵抗は、PNPバイポーラトランジスタがON状態のときにおけるコレクタ12とエミッタ10との間の抵抗の大部分を占める。この抵抗は、PNPバイポーラトランジスタがON状態にされたときに流れる電流によって発熱し、無駄なエネルギーとして消費される。
しかし、基板の裏面にバックグラインド加工を施し、基板の厚みを薄くすることでコレクタ抵抗を小さくすることができる。その他、基板の不純物濃度を制御して基板の比抵抗を低くすることや、基板のコレクタ部において不純物を拡散することによってもコレクタ抵抗を小さくすることができる。
また、図7に示すように、PNPバイポーラトランジスタのエミッタ10とベース11との間に跨って、抵抗rを電気的に接続することによって、PNPバイポーラトランジスタがOFF状態のときに、電圧源VHからベース11に流れる洩れ電流を抑制し、PNPバイポーラトランジスタのON/OFFの切り替え動作を安定して行うことが可能になる。
なお、本実施形態では、スイッチング素子22としてサブストレート型PNPバイポーラトランジスタが用いられたが、ヒータを流れる電流が、基板に対して厚み方向に流れ、基板の裏面の裏面電極から出力することができる構成であれば、例えばVDMOS(Vertical Diffusion Metal Oxide Semiconductor)、LDMOS(Laterally Diffused Metal Oxide Semiconductor)、NPNバイポーラトランジスタ等が用いられてもよい。なお、本実施形態では、基板の一例として、P型半導体基板が用いられたが、N型半導体基板が用いられても良いことは勿論である。
以上、本実施形態におけるインクジェット記録ヘッドによれば、サブストレート型PNPバイポーラトランジスタのコレクタ12を基板9の裏面9bから裏面電極4を通じて取り出すことができ、ヒータ1に流れた電流を基板9の厚み方向に流して基板9の裏面9bから出力することが可能になる。したがって、基板9の表面9aのレイアウトにおいて、PNPバイポーラトランジスタのコレクタ12が占める面積を削減でき、かつこのコレクタ12に電気的に接続される接地電位のGNDH配線を基板の裏面に配置することが可能となる。そのため、本発明を適用することで、図10に示した従来のインクジェット記録ヘッドにおけるレイアウトでは、パワートランジスタ部が占める面積が削減され、かつGNDH配線が排除されるので、図3に示した本実施形態のレイアウトのように小さく構成することができる。
このことは、インクジェット記録ヘッドの外形の長尺化に対してもチップサイズの大型化を抑制し、また、従来のインクジェット記録ヘッドに対してはチップサイズの縮小化を実現し、製造コストの低減を図ることを可能にする。
また、(1)基板の裏面をバックグラインド加工して基板の厚みを薄くする工程、(2)基板の不純物濃度を制御して基板の比抵抗を小さくする工程、(3)基板の裏面のスイッチング素子22の部分の直下に不純物を拡散する工程、の少なくともいずれか1つを含んだ方法によって、コレクタ12とエミッタ10との間における抵抗を低減することで、PNPトランジスタがON状態のときに発生する無駄なエネルギー消費を抑制し、駆動特性を向上させることが可能である。
その他、本実施形態の応用としては、インクジェット記録ヘッドにおける全てのボンディングパッドを基板の裏面に配置することによって、チップ実装工程での実装作業が貼り付けるだけで可能となり、実装作業の作業性を向上することができる。
さらに、サブストレート型PNPトランジスタを用いた本実施形態によれば、電流がエミッタ10からコレクタ12へと流れる有効動作面積がほぼエミッタ10の面積となるため、駆動特性が優れた構成となる。そして、サブストレート型PNPトランジスタの駆動特性は、エミッタ10の面積で決定されるため、駆動特性を向上させる場合は、エミッタ10の面積を増やすのみで対応することが可能であり、微細なパターンを必要とせず、製造プロセスの負荷を軽減することができる。また、製造プロセスによる素子特性のバラツキも小さく抑えられ、製造する上で有利な構成となる。
さらに、CMOS製造プロセスによってロジック回路と同時に、簡易に作製できるため、新たに製造プロセスの開発を必要としない。すなわち、ベース11は、PMOSの低濃度N型不純物層であるNウェルと同時に作製でき、エミッタ10は、PMOSのソース、あるいはドレインである高濃度P型不純物層と同時に作製できる。したがって、製造コストの増加を伴わない。
また、サブストレート型PNPバイポーラトランジスタのエミッタ10にヒータ1を電気的に接続した構成であるため、このトランジスタに流れる電流が、全てヒータ1を流れる構成となる。したがって、無駄な電力消費が無く、エネルギー効率が非常に良いという効果を有する。
1 ヒータ
2 スイッチング素子
2a 第1の端子
2b 第2の端子
2c 制御端子
3 レベル変換回路
4 裏面電極
5a,5b,5c 配線層
6 インク供給口
7 インク吐出口
8a 絶縁層
8b 保護層
9 基板
9a 表面(第1の表面)
9b 裏面(第2の表面)
10 エミッタ(高濃度P型拡散層)
11 ベース(低濃度N型拡散層)
12 コレクタ(P型半導体基板)
13 高濃度P型拡散層
14 分離層
30 ヒータ部
31 ロジック回路部
32 スイッチング素子部
33 レベル変換部
2 スイッチング素子
2a 第1の端子
2b 第2の端子
2c 制御端子
3 レベル変換回路
4 裏面電極
5a,5b,5c 配線層
6 インク供給口
7 インク吐出口
8a 絶縁層
8b 保護層
9 基板
9a 表面(第1の表面)
9b 裏面(第2の表面)
10 エミッタ(高濃度P型拡散層)
11 ベース(低濃度N型拡散層)
12 コレクタ(P型半導体基板)
13 高濃度P型拡散層
14 分離層
30 ヒータ部
31 ロジック回路部
32 スイッチング素子部
33 レベル変換部
Claims (8)
- 一端が電源電位に電気的に接続され、液体を吐出させるための電気熱変換素子と、
接地電位に電気的に接続された第1の端子と、前記電気熱変換素子の他端に電気的に接続された第2の端子と、該第1の端子と該第2の端子との電気的な接続状態を制御するための制御信号が入力される制御端子とを有し、前記電気熱変換素子を駆動制御するためのするスイッチング素子と、
前記電気熱変換素子および前記スイッチング素子が配設された基板とを備え、
前記基板の第1の表面に、前記電気熱変換素子、前記スイッチング素子の前記第2の端子および前記制御端子がそれぞれ設けられ、前記第1の表面の反対側の第2の表面に、前記第1の端子が設けられている液体吐出ヘッド。 - 前記スイッチング素子の前記制御端子には、前記電気熱変換素子によって液体を吐出して被記録材に画像を記録する際に、記録する画像信号に相関する信号が入力される請求項1に記載の液体吐出ヘッド。
- 前記電気熱変換素子から前記第2の端子に流れる電流が、前記基板の厚み方向に流れて、前記第2の表面に配置された前記第1の端子から出力される請求項1または2に記載の液体吐出ヘッド。
- 前記第1の端子と前記第2の端子との間の抵抗が、電源電位と接地電位との間における全抵抗の5%以下にされている請求項1ないし3のいずれか1項に記載の液体吐出ヘッド。
- 前記基板はP型半導体基板であり、前記スイッチング素子が、該P型半導体基板からなるコレクタを有するサブストレート型PNPトランジスタである請求項1ないし4のいずれか1項に記載の液体吐出ヘッド。
- 前記サブストレート型PNPトランジスタは、CMOS製造プロセスで形成されている請求項5に記載の液体吐出ヘッド。
- 請求項1ないし6のいずれか1項に記載の液体吐出ヘッドを用いて被記録材にインクを吐出して記録を行う記録装置。
- 一端が電源電位に電気的に接続され液体を吐出させるための電気熱変換素子と、接地電位に電気的に接続された第1の端子、前記電気熱変換素子の他端に電気的に接続された第2の端子、該第1の端子と該第2の端子との電気的な接続状態を制御するための制御信号が入力される制御端子とを有し前記電気熱変換素子を駆動制御するためのするスイッチング素子と、前記電気熱変換素子および前記スイッチング素子が配設された基板とを備え、前記基板の第1の表面に、前記電気熱変換素子、前記スイッチング素子の前記第2の端子および前記制御端子がそれぞれ設けられ、前記第1の表面の反対側の第2の表面に、前記第1の端子が設けられる液体吐出ヘッドの製造方法であって、
前記基板の前記第2の表面を研削加工して前記基板の厚みを薄くする工程、前記基板の不純物濃度を制御して前記基板の比抵抗を小さくする工程、および前記基板の前記第2の表面上における前記スイッチング素子の部分の直下に不純物を拡散する工程の少なくともいずれか1つの工程を行うことによって、前記第1の端子と前記第2の端子との間の抵抗を調整する液体吐出ヘッドの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004089243A JP2005271446A (ja) | 2004-03-25 | 2004-03-25 | 液体吐出ヘッドおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004089243A JP2005271446A (ja) | 2004-03-25 | 2004-03-25 | 液体吐出ヘッドおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005271446A true JP2005271446A (ja) | 2005-10-06 |
Family
ID=35171593
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004089243A Pending JP2005271446A (ja) | 2004-03-25 | 2004-03-25 | 液体吐出ヘッドおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005271446A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008273108A (ja) * | 2007-05-02 | 2008-11-13 | Canon Inc | インクジェット記録用基板、該基板を備えた記録ヘッド及び記録装置 |
JP2009000853A (ja) * | 2007-06-20 | 2009-01-08 | Canon Inc | 液体吐出ヘッド用基板の電気検査方法及び液体吐出ヘッド用基板 |
JP2011505272A (ja) * | 2007-12-02 | 2011-02-24 | ヒューレット−パッカード デベロップメント カンパニー エル.ピー. | 電気的に絶縁されるプリントヘッドダイ接地ネットワークをフレキシブル回路で電気的に接続する方法 |
JP2015051590A (ja) * | 2013-09-06 | 2015-03-19 | キヤノン株式会社 | 記録素子基板、その製造方法、記録ヘッド及び記録装置 |
JP2016087941A (ja) * | 2014-11-05 | 2016-05-23 | キヤノン株式会社 | 記録ヘッド基板、記録ヘッド及び記録装置 |
JP2019010830A (ja) * | 2017-06-30 | 2019-01-24 | キヤノン株式会社 | 半導体装置、その製造方法、液体吐出ヘッド及び液体吐出装置 |
-
2004
- 2004-03-25 JP JP2004089243A patent/JP2005271446A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008273108A (ja) * | 2007-05-02 | 2008-11-13 | Canon Inc | インクジェット記録用基板、該基板を備えた記録ヘッド及び記録装置 |
JP2009000853A (ja) * | 2007-06-20 | 2009-01-08 | Canon Inc | 液体吐出ヘッド用基板の電気検査方法及び液体吐出ヘッド用基板 |
JP2011505272A (ja) * | 2007-12-02 | 2011-02-24 | ヒューレット−パッカード デベロップメント カンパニー エル.ピー. | 電気的に絶縁されるプリントヘッドダイ接地ネットワークをフレキシブル回路で電気的に接続する方法 |
TWI467657B (zh) * | 2007-12-02 | 2015-01-01 | Hewlett Packard Development Co | 於撓性電路電氣連接經電氣隔離列印頭晶粒接地網絡之技術 |
US9555630B2 (en) | 2007-12-02 | 2017-01-31 | Hewlett-Packard Development Company, L.P. | Electrically connecting electrically isolated printhead die ground networks at flexible circuit |
US10272679B2 (en) | 2007-12-02 | 2019-04-30 | Hewlett-Packard Development Company, L.P. | Electrically connecting electrically isolated printhead die ground networks at flexible circuit |
JP2015051590A (ja) * | 2013-09-06 | 2015-03-19 | キヤノン株式会社 | 記録素子基板、その製造方法、記録ヘッド及び記録装置 |
JP2016087941A (ja) * | 2014-11-05 | 2016-05-23 | キヤノン株式会社 | 記録ヘッド基板、記録ヘッド及び記録装置 |
JP2019010830A (ja) * | 2017-06-30 | 2019-01-24 | キヤノン株式会社 | 半導体装置、その製造方法、液体吐出ヘッド及び液体吐出装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3222593B2 (ja) | インクジェット記録ヘッドおよびインクジェット記録ヘッド用モノリシック集積回路 | |
US8740350B2 (en) | Inkjet recording head substrate and drive control method, inkjet recording head, inkjet recording head cartridge and inkjet recording apparatus | |
JP2018134810A (ja) | 記録素子基板、液体吐出ヘッド及び記録装置 | |
JP5534740B2 (ja) | 液体吐出ヘッド用基板及びこれを用いた液体吐出ヘッド | |
JP2004074505A (ja) | インクジェット記録ヘッド用基板、インクジェット記録ヘッドおよび該インクジェット記録ヘッドを用いたインクジェット記録装置 | |
JP4537159B2 (ja) | 液体吐出ヘッド用半導体装置、液体吐出へッド及び液体吐出装置 | |
JP2005271446A (ja) | 液体吐出ヘッドおよびその製造方法 | |
JP6789729B2 (ja) | 半導体装置、液体吐出ヘッド用基板、液体吐出ヘッド、及び液体吐出装置 | |
JP2009101641A (ja) | 素子基板、記録ヘッド、ヘッドカートリッジ及び記録装置 | |
JP6816378B2 (ja) | インクジェットヘッド駆動回路 | |
JPH10200051A (ja) | 半導体集積回路 | |
US6814428B2 (en) | Fluid injection head structure and method thereof | |
KR100553406B1 (ko) | 프린트헤드의 집적 회로와, 프린트헤드와, 유체카트리지와, 기록 디바이스와, 집적 회로 생성 방법과,프린트헤드 생성 방법 및 프린트헤드 제조 방법 | |
JP2008044310A (ja) | インクジェット記録ヘッド | |
US7111920B2 (en) | Fluid jet head with driving circuit of a heater set | |
US7021748B2 (en) | Ink jet head substrate, ink jet head using the substrate, and ink jet print apparatus | |
JP2004050846A (ja) | インクジェットヘッド用基体、該基体を用いたインクジェットヘッドおよびインクジェットプリント装置 | |
JPH11300973A (ja) | インクジェット記録ヘッドおよびインクジェット記録装置 | |
US6267470B1 (en) | Ink jet head structure having MOS transistors for power supply, and head substrate, ink jet cartridge, and ink jet apparatus having the same | |
US20240109289A1 (en) | Liquid ejecting apparatus and cooling unit | |
JPH09300621A (ja) | インクジェット記録ヘッド | |
US20240109297A1 (en) | Drive unit, liquid ejecting head unit, and liquid ejecting apparatus | |
US20240109292A1 (en) | Drive circuit unit, head unit, and liquid ejecting apparatus | |
US20240109315A1 (en) | First drive unit, first liquid ejecting head unit, and liquid ejecting apparatus | |
US20240109309A1 (en) | Drive unit, liquid ejecting head unit, and liquid ejecting apparatus |