JP2005269554A - 高周波スイッチ - Google Patents
高周波スイッチ Download PDFInfo
- Publication number
- JP2005269554A JP2005269554A JP2004082948A JP2004082948A JP2005269554A JP 2005269554 A JP2005269554 A JP 2005269554A JP 2004082948 A JP2004082948 A JP 2004082948A JP 2004082948 A JP2004082948 A JP 2004082948A JP 2005269554 A JP2005269554 A JP 2005269554A
- Authority
- JP
- Japan
- Prior art keywords
- power
- terminal
- fet
- inductor
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
- Electronic Switches (AREA)
Abstract
【課題】 最近、マイクロ波通信・レーダシステムにおいては、高周波化、高電力化の傾向にあって、これらのシステムに用いられるマイクロ波送受信機では、受信機に送信出力の影響で、高周波で高出力の電力が入力する場合があり、そのために高耐電力の高周波スイッチが必要となっている。
【解決手段】 この発明に係る高耐電力の高周波スイッチは、入力電力を90°ハイブリッド回路と使用周波数の1/2波長の多電力分配器とで分配した後に、耐電力は低いが高周波動作をする電界効果トランジスタとインダクタとからなる高周波スイッチに電力を入力し、高周波スイッチの出力側を使用周波数の1/2波長の多電力合成器と90°ハイブリッド回路とで合成するようにした。
【選択図】 図1
【解決手段】 この発明に係る高耐電力の高周波スイッチは、入力電力を90°ハイブリッド回路と使用周波数の1/2波長の多電力分配器とで分配した後に、耐電力は低いが高周波動作をする電界効果トランジスタとインダクタとからなる高周波スイッチに電力を入力し、高周波スイッチの出力側を使用周波数の1/2波長の多電力合成器と90°ハイブリッド回路とで合成するようにした。
【選択図】 図1
Description
この発明は、高周波スイッチに関するものである。
現在、高周波スイッチについては、すでに多く論文、学会で報告されており、その回路構成に関して様々な提案がなされていることは周知のところである。
このような高周波スイッチの一例として、1/4波長のインピーダンス変成器と並列電界効果トランジスタ(以下、FETという)で構成されたFETスイッチでFETに加わる電圧を低減することで通過信号に対して高耐電力化を図った従来技術が知られている(例えば、非特許文献1参照)。
IEICE Microwave and Millimeterwave Monolithic Circuits Symposium Dijest,pp-42-46,June 1982 "An X-band 10W monolithic transmit-receive GaAs FET switch"(第43頁、第4図)
然るに、最近のマイクロ波通信やレーダシステムにおいては、送信信号の高周波化、高電力化が望まれている。これらのシステムに用いられるマイクロ波送受信機では、送信機の出力信号が受信機に入力され、低雑音増幅器に高出力電力が入力されるような場合がある。そのため、送信機の出力信号が受信機に回り込まないように、受信機への入力側に高耐電力の高周波スイッチを設ける必要がある。
このためには、高周波スイッチの高周波特性を劣化させずに高耐電力化することが求められるが、現実的には難しい。特に、従来の高耐電力スイッチでは、使用されているFETのピンチオフ時の寄生容量の低減と、高耐電力化という相反する要求を両立させる必要がある。しかしながら、今までのところ10W以上の高い電力レベルの入力信号にも対応できる充分な性能を有する高周波スイッチは実現化されていない。
高周波スイッチを高耐電力化させるためには、FETのサイズを大きくする必要があるが同時にピンチオフ時の寄生容量が増加する。これにより高周波スイッチのカットオフ周波数が低下し、高周波での動作ができないという問題がある。
この発明は、かかる課題を解決するために成されたものであり、高周波特性が良く、かつ高耐電力化を実現する高周波スイッチを得ることを目的とする。
この発明による高周波スイッチは、第1の90°ハイブリッド回路と、第1の90°ハイブリッド回路の出力端子に接続され電力を分配する使用周波数の1/4波長のインピーダンス変成器を含む1/2波長の多電力分配器(以下、1/2波長多電力分配器という)と、前記1/2波長多電力分配器に接続されインダクタとゲート端子以外の1端子が接地されたFETと前記FETのゲート端子にバイアス電圧を印加するバイアス手段とを備えたスイッチング回路と、スイッチング回路に接続され、入力電力を合成する使用周波数の1/4波長のインピーダンス変成器を含む1/2波長の多電力合成器(以下、1/2波長多電力合成器という)と、第2の90°ハイブリッド回路とを備えており、前記スイッチング回路はFETのゲート端子に印加するバイアス電圧により等価的に接地状態か容量性を示す状態になるなるようにしたものである。
この発明によれば、第1の90°ハイブリッド回路により2電力分配した後に、1/2波長多電力分配器によりさらに電力を分配しているため、スイッチング回路のFETに印加される電力を低減することができる。これによって耐電力の小さなFETを使用できるため、高周波特性の良くかつ高耐電力化な高周波スイッチを得ることができる。
また、1/2波長電力分配器と1/2波長電力合成器を備えていることにより通過信号の位相はあわせて360°加算されるため、所望の耐電力のスイッチを設計する際に、全て同じ通過位相量のスイッチが実現できる。
また、1/2波長電力分配器と1/2波長電力合成器を備えていることにより通過信号の位相はあわせて360°加算されるため、所望の耐電力のスイッチを設計する際に、全て同じ通過位相量のスイッチが実現できる。
実施の形態1.
以下、図を用いて、この発明にかかる高周波スイッチの実施の形態1について説明する。
図1は実施の形態1に係る高周波スイッチの回路構成の一例を示す構成図である。
本回路は、大きく分けて、第1のハイブリッド回路2と、多電力分配器3と第1〜第6のインダクタと第1〜第3のFETと多電力合成器19とで構成される第1の高周波スイッチング素子90と、多電力分配器53と第7〜第12のインダクタと第4〜第6のFETと多電力合成器69とで構成される第2の高周波スイッチング素子91と、第2のハイブリッド回路20とで構成される。第1のハイブリッド回路2の端子83には第1の高周波スイッチング素子90が接続され、また第1のハイブリッド回路2の端子84には第2の高周波スイッチング素子91が接続されている。第1の高周波スイッチング素子90の端子85と第2の高周波スイッチング素子91の端子86は第2のハイブリッド回路20に接続される。
以下、図を用いて、この発明にかかる高周波スイッチの実施の形態1について説明する。
図1は実施の形態1に係る高周波スイッチの回路構成の一例を示す構成図である。
本回路は、大きく分けて、第1のハイブリッド回路2と、多電力分配器3と第1〜第6のインダクタと第1〜第3のFETと多電力合成器19とで構成される第1の高周波スイッチング素子90と、多電力分配器53と第7〜第12のインダクタと第4〜第6のFETと多電力合成器69とで構成される第2の高周波スイッチング素子91と、第2のハイブリッド回路20とで構成される。第1のハイブリッド回路2の端子83には第1の高周波スイッチング素子90が接続され、また第1のハイブリッド回路2の端子84には第2の高周波スイッチング素子91が接続されている。第1の高周波スイッチング素子90の端子85と第2の高周波スイッチング素子91の端子86は第2のハイブリッド回路20に接続される。
上記第1の高周波スイッチング素子90は、第1のハイブリッド回路2で2分配された信号をさらに第1〜第3の端子4、9、14に3分配する多電力分配器3と、第1〜第6のインダクタ5,7、10、12、15、17と、第1〜第3のFET6,11,16と、端子8,13、18にあらわれた信号を合成する多電力合成器19とで構成される。ここで、多電力分配器3の第1の端子4は、第1のインダクタ5とソースを接地した第1のFET6と第2のインダクタ7とで構成されるスイッチング回路を介して多電力合成器19の第1の端子8に接続される。ここで、ソースを接地した第1のFET6はドレイン端子が第1のインダクタ5と第2のインダクタ7に接続される。
同様にして、多電力分配器3の第2の端子9は、第3のインダクタ10を介してソースを接地した第2のFET11のドレイン端子と接続し、第4のインダクタ12を介して多電力合成器19の第2の端子13に接続されている。また、同様に、多電力分配器3の第3の端子14は、第5のインダクタ15を介してソースを接地した第3のFET16のドレイン端子と接続し、第6のインダクタ17を介して多電力合成器19の第3の端子18に接続される。
一方、第2の高周波スイッチング素子91は、第1のハイブリッド回路2で2分配された信号をさらに第4〜第6の端子54、59、64に3分配する多電力分配器53と、第7〜第12のインダクタ55、57、60、62、65、67および第4〜第6のFET56,61,66と、端子58,63、68に現れた信号を合成する多電力合成器69とで構成されている。
また、上記第1〜第6のFETのゲート端子にはバイアス回路(図示せず)を介してバイアスを印加する構成である。
また、第1のハイブリッド回路2の端子82には、一端を接地された終端抵抗23が接続されている。さらに、第2のハイブリッド回路20の端子87にも、一端を接地された終端抵抗23が接続されている。
また、第1のハイブリッド回路2の端子82には、一端を接地された終端抵抗23が接続されている。さらに、第2のハイブリッド回路20の端子87にも、一端を接地された終端抵抗23が接続されている。
ここで、第1のハイブリッド回路2は高周波信号を入力する端子1と端子82、83、84とで構成されて、90°ハイブリッドカプラとして動作する。
また、第2のハイブリッド回路20は高周波信号を出力する端子2と端子85、86、87とで構成され、同じく、90°ハイブリッドカプラとして動作する。
また、第2のハイブリッド回路20は高周波信号を出力する端子2と端子85、86、87とで構成され、同じく、90°ハイブリッドカプラとして動作する。
次に、動作について説明する。図2および図3は、FETのゲート端子にバイアス電圧0Vおよびピンチオフ電圧Vpより低い負の電圧を印加したときの図1の等価回路図である。ここでは、簡単のため第1〜第6のFET6、11、16,56,61,66および第1〜第12のインダクタ5,7,10,12,15,17,55,57,60,62,65,67はすべて同一とする。
まず、図2についてこの発明の高周波スイッチの動作を説明する。FET6、11、16、56,61,66の各FETのゲート端子に制御電圧であるバイアス電圧0Vを印加する。このときFETはオン状態となりソース・ドレイン端子間は低抵抗Raとみなすことができる。
端子1から入力されたマイクロ波送信信号は第1の90°ハイブリッド回路2で端子83、84に2電力分配される。2電力分配された送信信号は1/2波長多電力分配器3および53でさらに分配され、端子4、9、14、54,59,64に出力される。ここで、FETは前記のようにオン状態であり、端子4、9、14、54,59,64は低抵抗Raに接続されてほぼ接地状態であるとみなされる。このため、端子4、9、14、54,59,64に出力されたマイクロ波信号は接地位置で反射され、多電力分配器3および53戻されて合成され端子83、84に現れる。端子83、84に反射されたマイクロ波信号は第1の90°ハイブリッド回路2で合成され、第1の90°ハイブリッド回路2の端子82に出力として現れる。ここで、端子82に出力されたマイクロ波信号は一端を接地された終端抵抗23により吸収される。
以上の動作により、端子1から入力されたマイクロ波送信信号は6個の低抵抗Raにより遮断されているため、第2のハイブリッド回路20の端子2にはマイクロ波送信信号は現れない。
端子1から入力されたマイクロ波送信信号は第1の90°ハイブリッド回路2で端子83、84に2電力分配される。2電力分配された送信信号は1/2波長多電力分配器3および53でさらに分配され、端子4、9、14、54,59,64に出力される。ここで、FETは前記のようにオン状態であり、端子4、9、14、54,59,64は低抵抗Raに接続されてほぼ接地状態であるとみなされる。このため、端子4、9、14、54,59,64に出力されたマイクロ波信号は接地位置で反射され、多電力分配器3および53戻されて合成され端子83、84に現れる。端子83、84に反射されたマイクロ波信号は第1の90°ハイブリッド回路2で合成され、第1の90°ハイブリッド回路2の端子82に出力として現れる。ここで、端子82に出力されたマイクロ波信号は一端を接地された終端抵抗23により吸収される。
以上の動作により、端子1から入力されたマイクロ波送信信号は6個の低抵抗Raにより遮断されているため、第2のハイブリッド回路20の端子2にはマイクロ波送信信号は現れない。
次に、図3についてこの発明の高周波スイッチの動作を説明する。FET6、11、16、56,61,66の各FETのゲート端子にピンチオフ電圧Vpより低い負の電圧を印加する。このときFETはオフ状態となりソース・ドレイン端子間は等価的にCaで示したキャパシタとみなすことができる。
端子1から入力されたマイクロ波送信信号は第1の90°ハイブリッド回路2で端子83、84に2電力分配される。2電力分配されたマイクロ波送信信号は1/2波長多電力分配器3、53でさらに分配され、端子4、9、14、54,59,64に出力される。ここで、FETは前記のようにオフ状態であり、端子4、9、14、54,59,64は各インダクタ5,10,15,55,60,65を介してキャパシタCaと各インダクタ7,12,17,57,62,67とに接続されている状態とみなされる。端子4に現れた送信信号は、第1のインダクタ5とキャパシタCaと第2のインダクタ7とで構成されたT型のローパスフィルタを通過し、端子8に現れる。端子9、14、54,59,64に出力された送信信号も同様にして、1/2波長多電力合成器19の端子13、18および多電力合成器69の端子58,63,68に現れる。
端子1から入力されたマイクロ波送信信号は第1の90°ハイブリッド回路2で端子83、84に2電力分配される。2電力分配されたマイクロ波送信信号は1/2波長多電力分配器3、53でさらに分配され、端子4、9、14、54,59,64に出力される。ここで、FETは前記のようにオフ状態であり、端子4、9、14、54,59,64は各インダクタ5,10,15,55,60,65を介してキャパシタCaと各インダクタ7,12,17,57,62,67とに接続されている状態とみなされる。端子4に現れた送信信号は、第1のインダクタ5とキャパシタCaと第2のインダクタ7とで構成されたT型のローパスフィルタを通過し、端子8に現れる。端子9、14、54,59,64に出力された送信信号も同様にして、1/2波長多電力合成器19の端子13、18および多電力合成器69の端子58,63,68に現れる。
端子8、13、18のマイクロ波信号は1/2波長多電力合成器19により合成され端子85に出力される。一方、端子58,63,68のマイクロ波信号は1/2波長多電力合成器69により合成され端子86に出力される。端子85と端子86のマイクロ波信号は第2の90°ハイブリッド回路20により合成され、第2の90°ハイブリッド回路20の端子2に出力される。
また、端子85と端子86のマイクロ波信号のアンバランス成分は第2の90°ハイブリッド回路20の端子87に出力され終端抵抗23により吸収される。
以上の動作により、端子1から入力されたマイクロ波送信信号はコンデンサCaとインダクタにより構成されたT型ローパスフィルタを通過し、第2のハイブリッド回路20の端子2に出力される。
また、端子85と端子86のマイクロ波信号のアンバランス成分は第2の90°ハイブリッド回路20の端子87に出力され終端抵抗23により吸収される。
以上の動作により、端子1から入力されたマイクロ波送信信号はコンデンサCaとインダクタにより構成されたT型ローパスフィルタを通過し、第2のハイブリッド回路20の端子2に出力される。
このようにして、FETのゲート端子に印加するバイアス電圧を切り替えることにより、マイクロ波信号の経路を切り替える高周波スイッチとして動作する。
ここで、FETの耐電力PmaxとFETオフ時の寄生容量CおよびFETのゲート幅dとは”数1”の関係がある。
IdssはFETの飽和電流であり、FETオフ時の容量およびFETのゲート幅に比例する。すなわち、FETの耐電力は”数1”のようにFETオフ時の容量とゲート幅に比例する関係をもつ。
また、ローパスフィルタのカットオフ周波数fcは第1のインダクタ5、第2のインダクタ7のインダクタンス成分をLとすると”数2”で示される。
この発明の実施の形態1によれば、FETに印加される高周波信号の電力は、第1のハイブリッド回路により2分配され、さらに、1/2波長多電力分配器3および53により各々3分配されることにより、端子1に入力された送信信号の1/6となる。よって、例えば10W以上の高い電力レベルである送信信号が入力されるような用途であってもFETを高耐電力化する必要がなく耐電圧の小さなFETを用いることができるので、式1に従いFETの寄生容量Cを小さくできる。したがって、式2からカットオフ周波数をより高くすることができ、高周波特性が向上する。また、FETのゲート幅dの縮小により低損失化が図れる効果がある。
なお、実施の形態1では多電力分配器3で入力信号を3分配したが、この発明はこれに限られず、N分配の多電力分配器を用いてもよい。
また、実施の形態1では多電力分配器は1段構成としたが、多電力分配器を多段に重ねた構成としてもよい。この構成により、さらに、高周波スイッチの高耐電力化が図れる。
また、上記実施例ではインダクタとFETによりT型のローパスフィルタが構成される例を示したが、図4に示すようにインダクタ101〜106とFET110〜121からなるπ型の構成としてもよい。
また、実施の形態1で示したローパスフィルタに限られるものではなく、使用周波数を通過させるハイパスフィルタであってもよく、また、バンドパスフィルタであってもよい。
また、実施の形態1では多電力分配器は1段構成としたが、多電力分配器を多段に重ねた構成としてもよい。この構成により、さらに、高周波スイッチの高耐電力化が図れる。
また、上記実施例ではインダクタとFETによりT型のローパスフィルタが構成される例を示したが、図4に示すようにインダクタ101〜106とFET110〜121からなるπ型の構成としてもよい。
また、実施の形態1で示したローパスフィルタに限られるものではなく、使用周波数を通過させるハイパスフィルタであってもよく、また、バンドパスフィルタであってもよい。
実施の形態2.
以下、この発明に係る実施の形態2について説明する。図5は実施の形態2による高周波スイッチの構成図である。
実施の形態2は、実施の形態1の高周波スイッチング素子90、91において、1/2波長多電力分配器3、53の出力インピーダンスZ1と、インダクタとFETとからなるスイッチング回路の特性インピーダンスZ2と、1/2波長多電力合成器19、69の入力インピーダンスZ3とが、特性インピーダンス50オームより大きくなるように回路設計としたものである。
以下、この発明に係る実施の形態2について説明する。図5は実施の形態2による高周波スイッチの構成図である。
実施の形態2は、実施の形態1の高周波スイッチング素子90、91において、1/2波長多電力分配器3、53の出力インピーダンスZ1と、インダクタとFETとからなるスイッチング回路の特性インピーダンスZ2と、1/2波長多電力合成器19、69の入力インピーダンスZ3とが、特性インピーダンス50オームより大きくなるように回路設計としたものである。
図5において、例えば、1/2波長多電力分配器3、53の出力インピーダンスZ1と、インダクタとFETとからなるスイッチング回路の特性インピーダンスZ2と、1/2波長多電力合成器19、69の入力インピーダンスZ3とが150オームであるように回路設計する。
このように特性インピーダンスを50オームより大きくなる構成をとることにより、FETに印加される電圧が高くなり流れる電流が減るため、高耐圧な特性を有するFETであれば、ゲート幅、FETオフ時の寄生容量は低減され、よって、高周波での動作および高耐電力化が容易となる効果がある。
このように特性インピーダンスを50オームより大きくなる構成をとることにより、FETに印加される電圧が高くなり流れる電流が減るため、高耐圧な特性を有するFETであれば、ゲート幅、FETオフ時の寄生容量は低減され、よって、高周波での動作および高耐電力化が容易となる効果がある。
実施の形態3.
図6は実施の形態3による高周波スイッチの構成図である。実施の形態3は、実施の形態1において第1〜第6のFET6、11,16,56,61,66を第1〜第6のPINダイオード131〜136に置き換えた構成である。第1〜第6のPINダイオードのバイアス端子141〜146に順方向電圧Vf以上のバイアス電圧Vbを印加する。このときダイオードのp−n端子間は低抵抗Rbとみなすことができる。一方、各ダイオードのバイアス端子141〜146に0Vを印加する。このときダイオードのp−n端子間は等価的にCbで示したキャパシタとみなすことができる。
以上のようにPINダイオードはバイアス電圧により等価的に接地であるか容量性を示すため、実施の形態1で使用したFETをPINダイオードに置き換えた構成によっても高周波スイッチを構成することができる。
実施の形態3では、PINダイオードのバイアス端子に印加するバイアス電圧Vbの設定値を変えることによりPINダイオードのp−n端子間の抵抗Rbが容易に変えられる。PINダイオードのp−n端子間の抵抗Rbを調整することにより、高周波スイッチオン時の出力電力と高周波スイッチオフ時の出力電力との比であるアイソレーションを容易に調整できる効果がある。
図6は実施の形態3による高周波スイッチの構成図である。実施の形態3は、実施の形態1において第1〜第6のFET6、11,16,56,61,66を第1〜第6のPINダイオード131〜136に置き換えた構成である。第1〜第6のPINダイオードのバイアス端子141〜146に順方向電圧Vf以上のバイアス電圧Vbを印加する。このときダイオードのp−n端子間は低抵抗Rbとみなすことができる。一方、各ダイオードのバイアス端子141〜146に0Vを印加する。このときダイオードのp−n端子間は等価的にCbで示したキャパシタとみなすことができる。
以上のようにPINダイオードはバイアス電圧により等価的に接地であるか容量性を示すため、実施の形態1で使用したFETをPINダイオードに置き換えた構成によっても高周波スイッチを構成することができる。
実施の形態3では、PINダイオードのバイアス端子に印加するバイアス電圧Vbの設定値を変えることによりPINダイオードのp−n端子間の抵抗Rbが容易に変えられる。PINダイオードのp−n端子間の抵抗Rbを調整することにより、高周波スイッチオン時の出力電力と高周波スイッチオフ時の出力電力との比であるアイソレーションを容易に調整できる効果がある。
1 端子 、2 第1のハイブリッド回路、3 第1の多電力分配器、4 端子、5 第1のインダクタ、6 第1のFET、7 第2のインダクタ、
8〜9 端子、10 第3のインダクタ、11 第2のFET、12 第4のインダクタ、13〜14 端子、15 第5のインダクタ、16 第3のFET、17 第6のインダクタ、18 端子、19 第1の多電力合成器、20 第2のハイブリッド回路、23 終端抵抗、53 第2の多電力分配器、54 端子、55 第7のインダクタ、56 第4のFET、57 第8のインダクタ、58〜59 端子、60 第9のインダクタ、61 第5のFET、62 第10のインダクタ、63〜64 端子、65 第11のインダクタ、66 第6のFET、67 第12のインダクタ、68 端子、69 第2の多電力合成器、82〜87 端子、90 第1の高周波スイッチング素子、91 第2の高周波スイッチング素子。
8〜9 端子、10 第3のインダクタ、11 第2のFET、12 第4のインダクタ、13〜14 端子、15 第5のインダクタ、16 第3のFET、17 第6のインダクタ、18 端子、19 第1の多電力合成器、20 第2のハイブリッド回路、23 終端抵抗、53 第2の多電力分配器、54 端子、55 第7のインダクタ、56 第4のFET、57 第8のインダクタ、58〜59 端子、60 第9のインダクタ、61 第5のFET、62 第10のインダクタ、63〜64 端子、65 第11のインダクタ、66 第6のFET、67 第12のインダクタ、68 端子、69 第2の多電力合成器、82〜87 端子、90 第1の高周波スイッチング素子、91 第2の高周波スイッチング素子。
Claims (3)
- 第1の90°ハイブリッド回路と、
上記第1の90°ハイブリッド回路の1対の出力端子に接続され使用周波数の1/4波長のインピーダンス変成器を含む1/2波長の第1および第2の多電力分配器と、
前記第1および第2の多電力分配器に接続され、インダクタと、ドレイン端子もしくはソース端子のどちらか一方の端子が接地された電界効果トランジスタと、前記電界効果トランジスタのゲート端子にバイアス電圧を印加するバイアス回路とからなるスイッチング回路と、
前記スイッチング回路に接続され、使用周波数の1/4波長のインピーダンス変成器を含む1/2波長の第1および第2の多電力合波器と、
前記第1および第2の多電力合波器に接続される第2の90°ハイブリッド回路と、
を備えた高周波スイッチ。 - 前記電界効果トランジスタのゲート端子にバイアス電圧を印加し前記電界効果トランジスタが等価的に接地状態となるようにして使用周波数を遮断し、
前記ゲート端子にバイアス電圧を印加し前記電界効果トランジスタが等価的にキャパシタとなるようにし、前記キャパシタと前記電界効果トランジスタに接続されたインダクタとでフィルタを形成し使用周波数を通過させるように構成した回路を備えていることを特徴とする請求項1記載の高周波スイッチ。 - 前記第1および第2の多電力分配器の出力インピーダンスと、
前記第1および前記第2の多電力分配器に接続され、インダクタと、ドレイン端子もしくはソース端子のどちらか一方の端子が接地された電界効果トランジスタとからなる回路の特性インピーダンスと、
前記第1および前記第2の多電力合波器の入力インピーダンスと、
が等しくかつ50オームより大きいことを特徴とする請求項1または2記載の高周波スイッチ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004082948A JP2005269554A (ja) | 2004-03-22 | 2004-03-22 | 高周波スイッチ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004082948A JP2005269554A (ja) | 2004-03-22 | 2004-03-22 | 高周波スイッチ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005269554A true JP2005269554A (ja) | 2005-09-29 |
Family
ID=35093565
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004082948A Pending JP2005269554A (ja) | 2004-03-22 | 2004-03-22 | 高周波スイッチ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005269554A (ja) |
-
2004
- 2004-03-22 JP JP2004082948A patent/JP2005269554A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7218185B2 (en) | Impedance circuit, and filter circuit, amplifier circuit, semiconductor integrated circuit, electronic component, and wireless communications device using the same | |
CN108292911B (zh) | 低相移高频衰减器 | |
JP5381528B2 (ja) | 方向性結合器 | |
JP4373954B2 (ja) | 90度ハイブリッド回路 | |
US7391283B2 (en) | RF switch | |
US7656249B2 (en) | Matching circuit | |
KR101946187B1 (ko) | 3웨이 순차 전력 증폭기 | |
EP2214311B1 (en) | Multiband matching circuit and multiband power amplifier | |
EP1515450A1 (en) | Antenna switching circuit | |
WO2002067451A1 (fr) | Dispositif de commutation et terminal de communication portable | |
EP2568598B1 (en) | Power amplifier for mobile telecommunications | |
JP2007329641A (ja) | 周波数・帯域幅切り換え増幅器 | |
JP2008294158A (ja) | 半導体装置 | |
JP3087844B2 (ja) | 半導体移相器 | |
JP2010521830A (ja) | Rfスイッチ及びrfスイッチを備える装置 | |
JP2013179387A (ja) | 方向性結合型ミキサー回路 | |
US11018641B2 (en) | Power combiner circuit | |
JP5862653B2 (ja) | スイッチング回路および高周波モジュール | |
US20090079489A1 (en) | Constant phase digital attenuator with on-chip matching circuitry | |
JP5161856B2 (ja) | バイアス回路 | |
JP2005269554A (ja) | 高周波スイッチ | |
US20220271749A1 (en) | Ultrahigh frequency traveling-wave switch | |
JP4526394B2 (ja) | 高周波スイッチ | |
JP6373543B2 (ja) | 高周波スイッチ | |
JP4063230B2 (ja) | 高周波スイッチ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060526 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070704 |
|
A131 | Notification of reasons for refusal |
Effective date: 20070710 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071106 |