JP2005262655A - 印字ヘッド駆動装置及び印字ヘッド駆動方法 - Google Patents

Abstract

【課題】 印字ヘッドのズレを補正する際にメモリの容量を削減することができる印字ヘッド駆動装置及び印字ヘッド駆動方法を提供する。
【解決手段】 ビデオＩ／Ｆ制御部１３は、各ラインの全画素を複数画素毎の複数ブロックに分割し、印字ヘッド７の位置に応じて決まる正規の位置からのズレ量を補正するための第１の補正値を第１のブロック単位で記憶し、第１の補正値に基づいて印字ヘッド７のズレを第１のブロック単位で補正し、斜め・ＢＯＷ補正部３２は、ズレ量と第１の補正値記憶手段によって記憶された第１の補正値との差である第２の補正値を、第１のブロック単位よりも小さく分割された第２のブロック単位で記憶し、第２の補正値に基づいてアドレス演算部４３によって補正しきれなかった微小なズレを第２のブロック単位でさらに補正する。
【選択図】 図４

Description

本発明は、ビデオデータを印字ヘッドに転送して印字を行う印字ヘッド駆動装置及び印字ヘッド駆動方法に関するものである。

例えば、印字装置としてのＬＥＤ（Light Emitting Diode）プリンタには、感光体ドラムに対してＬＥＤアレイヘッドが設けられており、このＬＥＤアレイヘッドにデータをロードし、ストローブ信号を入力することによって発光が行われ、感光体ドラム上に静電潜像が形成される。

このようなＬＥＤプリンタにおいて、印字品質を低下させる原因として以下の３つが知られている。

まず、ＬＥＤアレイヘッドの取り付け時に生じる角度誤差が挙げられる。ＬＥＤアレイヘッドは、取り付け時に厳密に主走査方向に対して平行に設置されているとは限らない。すなわち、ＬＥＤアレイヘッドは、右上がりか、右下がりの状態に設置される場合がある。

また、ＬＥＤチップの実装時に生じるズレが挙げられる。ＬＥＤアレイヘッドは、基板上に複数のＬＥＤチップが一直線状に実装されることが理想である。しかしながら、実際にはＬＥＤチップ毎の実装に多少のばらつきが生じる場合がある。

さらに、ＬＥＤチップの実装された基板の直線性の歪みによって、ＬＥＤチップ毎のズレが生じる場合がある。

このような原因により印字品質が低下することとなる。従来のＬＥＤプリンタでは、ＬＥＤアレイヘッドの各ＬＥＤチップのズレ量に応じて副走査方向にずらした印字データをＬＥＤアレイヘッドに転送することによって実装のズレを相殺し、印字品質を向上させている。しかしながら、この方法では、解像度が高く単位長さあたりのライン数が多いほど大容量のメモリが必要となり、コストアップの原因となる。

そこで、ビデオデータ単位とドット単位の２段階の補正を行うことによりメモリ容量を削減する方法が提案されている（例えば、特許文献１参照）。
特開２００３−１１２４４３号公報

しかしながら、特許文献１に記載の方法では、１段階目の補正においてメインメモリからデータをリードする際に、１画素単位でリードしており、このように１画素単位でメインメモリからデータをリードすることは、ビデオデータの転送において処理速度を低下させる原因となる。また、ビデオデータの１画素をｎドットのデータに展開するための回路が必要となり、回路規模の増大に繋がる。さらに、２段階目の補正においてビデオデータの１画素をｎドットのデータに展開しているが、データの展開方法によっては望ましい補正が行えるとは限らない。

本発明は、上記の問題を解決するためになされたもので、印字ヘッドのズレを補正する際にメモリの容量を削減することができる印字ヘッド駆動装置及び印字ヘッド駆動方法を提供することを目的とするものである。

本発明に係る印字ヘッド駆動装置は、ビデオデータをライン毎に印字ヘッドに転送して印字を行う印字ヘッド駆動装置であって、各ラインの全画素を複数画素毎の複数ブロックに分割し、印字ヘッドの位置に応じて決まる正規の位置からのズレ量を補正するための第１の補正値を第１のブロック単位で記憶する第１の補正値記憶手段と、前記第１の補正値記憶手段によって記憶された第１の補正値を読み出し、読み出された第１の補正値に基づいて前記印字ヘッドのズレを前記第１のブロック単位で補正する第１の補正手段と、前記ズレ量と前記第１の補正値記憶手段によって記憶された第１の補正値との差である第２の補正値を、前記第１のブロック単位よりも小さく分割された第２のブロック単位で記憶する第２の補正値記憶手段と、前記第２の補正値記憶手段によって記憶された第２の補正値を読み出し、読み出された第２の補正値に基づいて前記第１の補正手段によって補正しきれなかった微小なズレを前記第２のブロック単位で補正する第２の補正手段とを備える。

この構成によれば、ビデオデータの各ラインの全画素が複数画素毎の複数ブロックに分割され、印字ヘッドの位置に応じて決まる正規の位置からのズレ量を補正するための第１の補正値が第１のブロック単位で記憶され、記憶された第１の補正値が読み出され、読み出された第１の補正値に基づいて印字ヘッドのズレが第１のブロック単位で補正され、印字ヘッドの正規の位置からのズレ量と第１の補正値との差である第２の補正値が、第１のブロック単位よりも小さく分割された第２のブロック単位で記憶され、記憶された第２の補正値が読み出され、読み出された第２の補正値に基づいて第１の補正手段によって補正しきれなかった微小なズレが第２のブロック単位で補正される。

このように、印字ヘッドの正規の位置からのズレ量と第１の補正値との差である第２の補正値に基づいて、第１の補正手段によって補正しきれなかった微小なズレが第２のブロック単位で補正される。例えば、印字ヘッドの正規の位置からのズレ量が７であり、第１のブロック単位で補正する補正量が５である場合、第１のブロック単位で補正しきれなかった微小なズレを補正するための補正量は２（＝７−５）となり、微小なズレを補正するために必要なビデオデータを格納するメモリの容量を節約することができる。したがって、印字ヘッドのズレを補正する際にメモリの容量を削減することができる。

また、上記の印字ヘッド駆動装置において、前記第１の補正手段によって行われる補正は、前記印字ヘッドの動作を制御するエンジン制御部に前記ビデオデータを転送するインターフェースコントローラ内で行われ、前記第２の補正手段によって行われる補正は、前記エンジン制御部内で行われることが好ましい。

この構成によれば、第１の補正手段によって行われる補正が、印字ヘッドの動作を制御するエンジン制御部にビデオデータを転送するインターフェースコントローラ内で行われ、第２の補正手段によって行われる補正が、エンジン制御部内で行われるので、それぞれの補正を異なる回路に分散して処理することができる。

また、上記の印字ヘッド駆動装置において、前記ズレ量は、前記印字ヘッドの角度ズレであることが好ましい。この構成によれば、印字ヘッドの角度ズレを補正することができる。

また、上記の印字ヘッド駆動装置において、前記ズレ量は、前記印字ヘッドに実装される発光素子のズレ、又は前記印字ヘッドの直線性歪みによるズレであることが好ましい。この構成によれば、印字ヘッドに実装される発光素子のズレ、又は印字ヘッドの直線性歪みによるズレを補正することができる。

また、上記の印字ヘッド駆動装置において、第２の補正手段によって読み出されるビデオデータを記憶するメモリのバス幅は、第１の補正手段によって読み出されるビデオデータを記憶するメモリのバス幅よりも小さいことが好ましい。

この構成によれば、第２の補正手段によって読み出されるビデオデータを記憶するメモリのバス幅が、第１の補正手段によって読み出されるビデオデータを記憶するメモリのバス幅よりも小さいので、第２の補正手段は第１の補正手段よりも細かい補正をすることができ、第１の補正手段で補正しきれなかった印字ヘッドの微小なズレを補正することができる。

本発明に係る印字ヘッド駆動方法は、ビデオデータをライン毎に印字ヘッドに転送して印字を行う印字ヘッド駆動方法であって、各ラインの全画素を複数画素毎の複数ブロックに分割し、印字ヘッドの位置に応じて決まる正規の位置からのズレ量を補正するための第１の補正値を第１のブロック単位で記憶する第１の補正値記憶ステップと、前記第１の補正値記憶ステップにおいて記憶された第１の補正値を読み出し、読み出された第１の補正値に基づいて前記印字ヘッドのズレを前記第１のブロック単位で補正する第１の補正ステップと、前記ズレ量と前記第１の補正値記憶ステップにおいて記憶された第１の補正値との差を第２の補正値とし、前記第１のブロック単位よりも小さく分割された第２のブロック単位で当該第２の補正値を記憶する第２の補正値記憶ステップと、前記第２の補正値記憶ステップにおいて記憶された第２の補正値を読み出し、読み出された第２の補正値に基づいて前記第１の補正ステップにおいて補正しきれなかった微小なズレを前記第２のブロック単位で補正する第２の補正ステップとを含む。

この構成によれば、ビデオデータの各ラインの全画素が複数画素毎の複数ブロックに分割され、印字ヘッドの位置に応じて決まる正規の位置からのズレ量を補正するための第１の補正値が第１のブロック単位で記憶され、記憶された第１の補正値が読み出され、読み出された第１の補正値に基づいて印字ヘッドのズレが第１のブロック単位で補正され、印字ヘッドの正規の位置からのズレ量と第１の補正値との差である第２の補正値が、第１のブロック単位よりも小さく分割された第２のブロック単位で記憶され、記憶された第２の補正値が読み出され、読み出された第２の補正値に基づいて第１の補正手段によって補正しきれなかった微小なズレが第２のブロック単位で補正される。

このように、印字ヘッドの正規の位置からのズレ量と第１の補正値との差である第２の補正値に基づいて、第１の補正手段によって補正しきれなかった微小なズレが第２のブロック単位で補正される。例えば、印字ヘッドの正規の位置からのズレ量が７であり、第１のブロック単位で補正する補正量が５である場合、第１のブロック単位で補正しきれなかった微小なズレを補正するための補正量は２（＝７−５）となり、微小なズレを補正するために必要なビデオデータを格納するメモリの容量を節約することができる。したがって、印字ヘッドのズレを補正する際にメモリの容量を削減することができる。

請求項１に記載の発明によれば、印字ヘッドの正規の位置からのズレ量と第１の補正値との差である第２の補正値に基づいて、第１の補正手段によって補正しきれなかった微小なズレが第２のブロック単位で補正される。例えば、印字ヘッドの正規の位置からのズレ量が７であり、第１のブロック単位で補正する補正量が５である場合、第１のブロック単位で補正しきれなかった微小なズレを補正するための補正量は２（＝７−５）となり、微小なズレを補正するために必要なビデオデータを格納するメモリの容量を節約することができる。したがって、印字ヘッドのズレを補正する際にメモリの容量を削減することができる。

請求項２に記載の発明によれば、第１の補正手段によって行われる補正が、印字ヘッドの動作を制御するエンジン制御部にビデオデータを転送するインターフェースコントローラ内で行われ、第２の補正手段によって行われる補正が、エンジン制御部内で行われるので、それぞれの補正を異なる回路に分散して処理することができる。

請求項３に記載の発明によれば、印字ヘッドの角度ズレを補正することができる。

請求項４に記載の発明によれば、印字ヘッドに実装される発光素子のズレ、又は印字ヘッドの直線性歪みによるズレを補正することができる。

請求項５に記載の発明によれば、印字ヘッドの正規の位置からのズレ量と第１の補正値との差である第２の補正値に基づいて、第１の補正手段によって補正しきれなかった微小なズレが第２のブロック単位で補正される。例えば、印字ヘッドの正規の位置からのズレ量が７であり、第１のブロック単位で補正する補正量が５である場合、第１のブロック単位で補正しきれなかった微小なズレを補正するための補正量は２（＝７−５）となり、微小なズレを補正するために必要なビデオデータを格納するメモリの容量を節約することができる。したがって、印字ヘッドのズレを補正する際にメモリの容量を削減することができる。

以下、本発明の一実施の形態による画像形成システムについて図面を参照しながら説明する。図１は、本発明の一実施の形態による画像形成システムの全体構成を示すブロック図である。図１に示す画像形成システム１００は、ホスト機器３とプリンタ装置４とを備えて構成される。

図１において、パーソナルコンピュータ（以下では、パソコンと呼ぶ）１やプリンタサーバ２からなるホスト機器３とプリンタ装置４間は、セントロニクスインターフェイス１７ａで接続されている。

なお、パソコン１とプリンタ装置４はＬＡＮ１７ｂによっても接続されており、プリンタサーバ２を介して印刷データの送信が行われる。ここで、パソコン１とプリンタ装置４とがＬＡＮ１７ｂで接続されている場合、パソコン１にインストールされたアプリケーションに従ってプリントを行うと、パソコン１は印刷データ（コマンドデータ）を変換しながらスプーラに一旦保存する。そして、スプーラに一旦保存したデータをプリンタサーバ２内のスプーラへ転送し、このスプーラからプリンタ装置４へ印刷データが転送される。一方、パソコン１とプリンタ装置４とがセントロニクスインターフェイス１７ａで接続されている場合、スプーラからプリンタ装置４へ直接印刷データ（コマンドデータ）を送信する。

上記のようにして、ホスト機器３から送られた印刷データは、プリンタ装置４のＩ／Ｆコントローラ５の受信制御部９を介してメインメモリ１４に転送される。プリンタ装置４は、ホスト機器３によって入力された印刷データをビデオデータに変換し、当該ビデオデータをエンジン制御部６に転送するＩ／Ｆコントローラ５、印字ヘッド７等の動作を制御するエンジン制御部６、印字ヘッド７、メインモータ８、負荷２３、センサ２４、定着サーミスタ２５及び定着ヒータ２６を備えて構成される。

Ｉ／Ｆコントローラ５は、受信制御部９、ＲＯＭ（リード・オンリ・メモリ）１０、フォントメモリ１１、表示制御部１２、ビデオインターフェース（Ｉ/Ｆ）制御部１３、メインメモリ１４、ＡＳＩＣ（Application Specific Integrated Circuit）１５、ＭＰＵ（Micro Processing Unit）１６で構成され、受信バッファに入力する印刷データに含まれるコマンドを解析し、ビデオデータ（ビットマップデータ）に変換する。

図２は、図１に示すメインメモリ１４のメモリ構成を説明する模式図である。メインメモリ１４は、例えばＲＡＭ（ランダム・アクセス・メモリ）で構成される。メインメモリ１４は、ワークエリア１４１、スタックエリア１４２、受信バッファエリア１４３及び描画エリア１４４に分割され、この描画エリア１４４には用紙１頁分に対応するビットマップデータが記憶される。尚、この描画エリア１４４より下位アドレスには対応する頁の描画データを圧縮したデータを記憶する圧縮データエリア１４５も設けられている。

図１に戻って、ＲＯＭ１０はＩ／Ｆコントローラ５の制御を行うプログラムを記憶し、フォントメモリ１１は文字コードに対応するビットマップデータを記憶する。

また、エンジン制御部６は、ＡＳＩＣ２０、ＭＰＵ２１及び定着制御部２２で構成され、ＡＳＩＣ２０にはヘッド制御部２０ａ及びモータ制御部２０ｂが配設されている。ヘッド制御部２０ａは、Ｉ／Ｆコントローラ５から供給されるビデオデータを印字ヘッド７に供給する制御を行い、モータ制御部２０ｂは、メインモータの駆動制御を行う。また、ＡＳＩＣ２０には、排紙センサ等のセンサ２４から各種検知信号が入力され、また駆動ロール等の負荷２３を駆動制御する。

印字ヘッド７は、例えば、発光素子であるＬＥＤ（発光ダイオード）チップをライン状に複数配置したＬＥＤアレイヘッドで構成される。ここで、印字ヘッド７は、取り付け時に厳密に主走査方向に対して平行に設置されているとは限らない。すなわち、印字ヘッド７は、右上がりか、右下がりの状態に設置される場合がある。また、ＬＥＤチップの実装時にズレが生じる場合がある。印字ヘッド７は、基板上に複数のＬＥＤチップが一直線状に実装されることが理想であるが、実際にはＬＥＤチップ毎の実装に多少のばらつきが生じる場合がある。さらに、ＬＥＤチップの実装された基板の直線性の歪みによって、ＬＥＤチップ毎のズレが生じる場合がある。本実施形態では、このような印字ヘッドの取り付け時のズレを補正し（以下、斜め補正ともいう）、印字ヘッドの発光部の実装ズレ及び印字ヘッドの直線性歪みによるズレを補正する（以下、ＢＯＷ補正ともいう）。

また、ＭＰＵ２１は、上記定着制御部２２を制御し、定着制御部２２によって定着ヒータ２６を駆動制御する。なお、ＭＰＵ２１は、定着サーミスタ２５から供給される検知信号に基づいて、定着ヒータ２６の温度制御を行う。

Ｉ／Ｆコントローラ５からのプリント開始の指示を受けて、エンジン制御部６はＡＳＩＣ２０内のモータ制御部２０ｂの制御によりメインモータ８を回転させ、用紙を搬送させ、画像形成可能な位置に用紙先端が到達したことをＩ／Ｆコントローラ５に知らせる。なお、ビデオＩ／Ｆ制御部１３は、給紙口の選択や解像度の指定等のエンジン指定や用紙ジャムなどのエンジン状態の受信も行う。

図３は、マゼンタ（Ｍ）、シアン（Ｃ）、イエロー（Ｙ）及びブラック（Ｋ）の各印字ヘッドと用紙Ｐとの位置関係を示す図である。なお、図３に示す矢印は、用紙Ｐが搬送される方向を示している。図３に示すように、用紙Ｐにはマゼンタ（Ｍ）、シアン（Ｃ）、イエロー（Ｙ）及びブラック（Ｋ）の各印字ヘッドから順次印字が行われる。すなわち、マゼンタ（Ｍ）の印字ヘッド７Ｍ、シアン（Ｃ）の印字ヘッド７Ｃ、イエロー（Ｙ）の印字ヘッド７Ｙ及びブラック（Ｋ）の印字ヘッド７Ｋの順に印字が行われる。印字処理について簡単に説明すると、まず、不図示の帯電装置により一様に帯電された感光体ドラム７１Ｍ，７１Ｃ，７１Ｙ，７１Ｋの表面に、ビデオデータに応じた各印字ヘッド７Ｍ，７Ｃ，７Ｙ，７Ｋからの光が照射され、感光体ドラム７１Ｍ，７１Ｃ，７１Ｙ，７１Ｋの表面に静電潜像が形成される。この静電潜像に対して不図示の現像装置からトナーが供給され、感光体ドラム７１Ｍ，７１Ｃ，７１Ｙ，７１Ｋの表面にトナー画像が形成された後、このトナー画像が不図示の転写装置の転写バイアスによって用紙Ｐ上に転写される。用紙Ｐに転写された未定着状態のトナー画像は定着ヒータ２６による加熱及び加圧によって定着され、記録紙上に電子写真画像が形成される。なお、図３に示すＸ方向が主走査方向であり、Ｙ方向が副走査方向である。

図４は、図１に示すＩ／Ｆコントローラ及びエンジン制御部の構成をより詳細に説明するための図である。

Ｉ／Ｆコントローラ５内の受信制御部９は、ホスト機器３から出力される印刷データを受信し、受信した印刷データをメインメモリ１４に出力する。メインメモリ１４は、受信制御部９によって出力された印刷データを受信バッファエリア１４３に記憶する。この受信バッファエリア１４３に格納された印刷データは、ＭＰＵ１６（図示省略）の制御に従って解析処理され、メインメモリ１４内の描画エリア１４４に展開される。この場合、ＭＰＵ１６は、フォントメモリ１１（図示省略）を参照し、印刷データに含まれる文字コードを、当該文字コードに対応する文字のビットマップデータに変換し、描画エリア１４４に展開する。

ビデオＩ／Ｆ制御部１３は、メインメモリ１４内の描画エリア１４４に展開されたビデオデータをシリアル変換し、エンジン制御部６にビデオＩ／Ｆ１８ｂを介して転送する。ここで、ビデオＩ／Ｆ制御部１３は、メインメモリ１４内のビデオデータをリードする際に第１の補正値Ａに従ってリードアドレスを変換する。

エンジン制御部６のヘッド制御部２０ａは、受信制御部３１、斜め・ＢＯＷ補正部３２及びラインメモリ３３を備えて構成される。受信制御部３１は、ビデオＩ／Ｆ制御部１３によって転送されたビデオデータを受信し、ラインメモリ３３に出力する。ラインメモリ３３は、受信制御部３１によって受信されたビデオデータを記憶する。

斜め・ＢＯＷ補正部３２は、ラインメモリ３３内のビデオデータをリードし、印字ヘッド７にデータを順次転送する。ここで、斜め・ＢＯＷ補正部３２は、ラインメモリ３３内のビデオデータをリードする際に第２の補正値Ｂに従ってリードアドレスを変換する。

印字ヘッド７の取り付け時のズレ、印字ヘッド７の発光素子の実装ズレ及び印字ヘッド７の直線性歪みによるズレを補正するための従来の処理は、エンジン制御部６においてドットデータを格納したラインメモリの読み出しに補正処理を施すことによって印字画像の位置ずれを補正していた。しかしながら、本実施形態では、各ラインの全画素を複数画素毎の複数ブロックに分割し、始めにＩ／Ｆコントローラ５内で第１のブロック単位で補正処理を施し、さらにエンジン制御部６内においてＩ／Ｆコントローラ５で補正しきれなかった微小なズレに対して、第１のブロック単位より小さく分割された第２のブロック単位で補正処理を施す。すなわち、Ｉ／Ｆコントローラ５とエンジン制御部６との２段階で補正処理を施すことによってメモリ容量を削減する。

また、斜め・ＢＯＷ補正部３２によって読み出されるビデオデータを記憶するラインメモリ３３のバス幅は、ビデオＩ／Ｆ制御部１３によって読み出されるビデオデータを記憶するメインメモリ１４のバス幅よりも小さい。このように、斜め・ＢＯＷ補正部３２によって読み出されるビデオデータを記憶するラインメモリ３３のバス幅が、ビデオＩ／Ｆ制御部１３によって読み出されるビデオデータを記憶するメインメモリ１４のバス幅よりも小さいので、斜め・ＢＯＷ補正部３２はビデオＩ／Ｆ制御部１３よりも細かい補正をすることができ、ビデオＩ／Ｆ制御部１３で補正しきれなかった印字ヘッド７の微小なズレを補正することができる。

ここで、ビデオＩ／Ｆ制御部１３及び斜め・ＢＯＷ補正部３２の構成について説明する。図５は、図４のビデオＩ／Ｆ制御部１３の構成について説明するためのブロック図であり、図６は、図４の斜め・ＢＯＷ補正部３２の構成について説明するためのブロック図である。

図５に示すようにビデオＩ／Ｆ制御部１３は、主走査カウンタ４１、第１の補正値格納部４２、アドレス演算部４３及び転送制御部４４を備えて構成される。主走査カウンタ４１は、メインメモリ１４のビデオデータが展開される主走査方向の座標をカウントする。第１の補正値格納部４２は、各ラインの全画素を複数画素毎の複数ブロックに分割し、印字ヘッド７の位置に応じて決まる正規の位置からのズレ量を補正するための第１の補正値を第１のブロック単位で格納する。アドレス演算部４３は、メインメモリ１４内に格納されている描画データ（ビデオデータ）のリードアドレスの指定を行う。この際、アドレス演算部４３は、第１の補正値格納部４２に格納されている第１の補正値と、主走査カウンタ４１の値によりリードアドレスを算出する。転送制御部４４は、アドレス演算部４３によって指定されたリードアドレスのデータをリードし、リードしたデータをエンジン制御部６に転送する。このようにして、第１の補正値格納部４２によって記憶された第１の補正値が読み出され、読み出された第１の補正値に基づいて印字ヘッド７のズレが第１のブロック単位で補正される。

また、図６に示すように斜め・ＢＯＷ補正部３２は、主走査カウンタ５１、第２の補正値格納部５２、アドレス演算部５３及び転送制御部５４を備えて構成される。主走査カウンタ５１は、ラインメモリ３３のビデオデータが展開される主走査方向の座標をカウントする。第２の補正値格納部５２は、印字ヘッド７の位置に応じて決まる正規の位置からのズレ量と第１の補正値との差である第２の補正値を、第１のブロック単位よりも小さく分割された第２のブロック単位で格納する。アドレス演算部５３は、ラインメモリ３３内に格納されているビデオデータのリードアドレスの指定を行う。この際、アドレス演算部５３は、第２の補正値格納部５２に格納されている第２の補正値と、主走査カウンタ５１の値によりリードアドレスを算出する。転送制御部５４は、アドレス演算部５３によって指定されたリードアドレスのデータをリードし、リードしたデータを印字ヘッド７に転送する。このようにして、第２の補正値格納部５２によって記憶された第２の補正値が読み出され、読み出された第２の補正値に基づいてビデオＩ／Ｆ制御部１３によって補正しきれなかった微小なズレが第２のブロック単位でさらに補正される。

なお、本実施形態において、第１の補正値格納部４２が第１の補正値記憶手段の一例に相当し、ビデオＩ／Ｆ制御部１３が第１の補正手段の一例に相当し、第２の補正値格納部５２が第２の補正値記憶手段の一例に相当し、斜め・ＢＯＷ補正部３２が第２の補正手段の一例に相当する。

次に、右下がりに配置された印字ヘッド７を例にして、具体的に印字ヘッド７の取り付け時のズレを補正する処理について説明する。

図７は、印字ヘッドが右下がりに配置された場合における補正処理について説明するための図であり、図７（ａ）は、２つの印字ヘッドの配置状態を示す図であり、図７（ｂ）は、主走査方向に対して平行に配置された印字ヘッドから出力される印字画像を示す図であり、図７（ｃ）は、主走査方向に対して右下がりに配置された印字ヘッドから出力される印字画像を示す図である。

図７（ａ）に示すように、印字ヘッドＡは、主走査方向に対して平行に配置されている。したがって、印字ヘッドＡから出力される印字画像は、図７（ｂ）に示すように、主走査方向に対して平行である。一方、図７（ａ）に示すように、印字ヘッドＢは、主走査方向に対して所定の角度だけずれており、右下がりに配置されている。したがって、印字ヘッドＢから出力される印字画像は、図７（ｃ）に示すように、主走査方向に対して所定の角度だけずれており、右下がりとなっている。

ここで、図７（ｃ）の破線で示す印字ヘッドＡの印字画像に対して実線で示す印字ヘッドＢの印字画像を重ね合わせるためには、印字ヘッドの主走査方向の位置のそれぞれのラインのズレに応じて印字ヘッドＢの印字画像を副走査方向にずらせばよい。この場合、印字ヘッドＢの補正量は最大７ラインとなる。

図８は、右下がりに配置された印字ヘッドの補正処理について説明するための図である。図８（ａ）は、主走査方向に複数のブロックに分割し、その各ブロックにおける補正値の一例を示す図であり、図８（ｂ）は、Ｉ／Ｆコントローラの補正処理において用いられる第１の補正値の一例を示す図であり、図８（ｃ）は、Ｉ／Ｆコントローラのメインメモリに展開されたビデオデータの一例を示す図であり、図８（ｄ）は、エンジン制御部の補正処理において用いられる第２の補正値の一例を示す図であり、図８（ｅ）は、エンジン制御部の補正処理の結果、ラインメモリに読み出されるビデオデータの一例を示す図である。

図８（ａ）に示すように、主走査方向に１６のブロックに分割されており、各ブロックＡＬＬ１〜１６には予め補正値が対応付けられている。例えば、ブロックＡＬＬ１には、補正値０が対応付けられており、ブロックＡＬＬ２には、補正値１が対応付けられており、以下、ブロックＡＬＬ３には補正値１、ブロックＡＬＬ４には補正値２、・・・、ブロックＡＬＬ１５には補正値６、ブロックＡＬＬ１６には補正値７がそれぞれ対応付けられている。各ブロックＡＬＬ１〜ＡＬＬ１６に対応付けられている補正値は、メインメモリ１４内に展開されたビデオデータを印字ヘッド７に転送するまでに補正すべき補正値である。

なお、メインメモリ１４内に展開されたビデオデータを印字ヘッド７に転送するまでに補正すべき補正値は、例えば、初期設定時にテストパターンを印字することによって、主走査方向とテストパターンを印字した際のビデオデータとを比較し、印字ヘッド７が主走査方向に対してどれだけ傾いているかを測定することによって設定される。

ここで、まずビデオＩ／Ｆ制御部１３における補正処理について説明する。図８（ｂ）に示すように、メインメモリ１４から読み出されるビデオデータは、主走査方向に４つのブロックＡ１〜Ａ４に分割されており、各ブロックＡ１〜Ａ４には、予め第１の補正値が対応付けられている。なお、主走査方向の画素数は、例えば、１０２４画素であり、主走査方向の画素は、２５６画素毎の４つのブロックＡ１〜Ａ４に分割される。例えば、ブロックＡ１には、第１の補正値０が対応付けられており、ブロックＡ２には、第１の補正値２が対応付けられており、ブロックＡ３には、第１の補正値３が対応付けられており、ブロックＡ４には、第１の補正値５が対応付けられている。

ビデオＩ／Ｆ制御部１３は、メインメモリ１４からブロックＡ１のビデオデータをリードする際に、ブロックＡ１の第１の補正値が０であるので副走査方向にはシフトせず、基準となるラインから３ライン分のデータをリードする。また、ビデオＩ／Ｆ制御部１３は、メインメモリ１４からブロックＡ２のビデオデータをリードする際に、ブロックＡ２の第１の補正値が２であるので基準となるラインから副走査方向に２ライン分シフトさせ、２ライン分シフトさせたラインから３ライン分のデータをリードする。同様に、ビデオＩ／Ｆ制御部１３は、メインメモリ１４からブロックＡ３及びＡ４のビデオデータをリードする際に、それぞれのブロックＡ３，Ａ４に対応する第１の補正値３，５に従って、基準となるラインから副走査方向にシフトさせたラインのデータをリードする。この処理を各ラインにおいて繰り返して行い、第１の補正値によって補正されたデータをビデオＩ／Ｆ制御部１３から順次エンジン制御部６に転送することによって、大まかな補正を行うことができる。

なお、本実施形態において、メインメモリ１４から読み出されるビデオデータは、主走査方向に４つのブロックＡ１〜Ａ４に分割されているが、本発明は特にこれに限定されず、ビデオデータの解像度等に応じてブロックの数を適宜変更してもよく、特にコンピュータによる演算を考慮して、１ブロックの画素数が２の階乗となるように分割することが好ましい。

次に、エンジン制御部６における補正処理について説明する。図８（ｄ）に示すように、ラインメモリ３３から読み出されるビデオデータは、主走査方向に１６のブロックＢ１〜Ｂ１６に分割されており、各ブロックＢ１〜Ｂ１６には、予め第２の補正値が対応付けられている。

なお、上述したように、主走査方向の画素数は、例えば、１０２４画素であるため、主走査方向の画素は、６４画素毎の１６のブロックＢ１〜Ｂ１６に分割される。２段階目の補正の画素数は、１段階目の補正で使用するメインメモリ１４のバス幅の約数でなければ効率的ではない。通常、１段階目で使用されるメインメモリ１４のバス幅は２の階乗である。そのため、２段階目の補正の画素数も２の階乗であることが好ましい。本実施形態では、２段階目の補正における１ブロックの画素数を６４画素にしているが、本発明はとくにこれに限定されず、１６画素、３２画素、１２８画素、２５６画素等であってもよい。なお、２段階目の補正における１ブロックの画素数が３２画素以下である場合、分割するブロック数が多くなり、第２の補正値を記憶するためのメモリの容量が大きくなるとともに、補正処理の時間が長くなってしまう。また、２段階目の補正における１ブロックの画素数が１２８画素以上である場合、分割するブロック数が少なくなり、画像が粗くなる虞がある。そのため、２段階目の補正における１ブロックの画素数は、３２画素以上であることが好ましく、また、６４画素以下であることが好ましい。

例えば、ブロックＢ１には、第２の補正値０が対応付けられており、ブロックＢ２には、第２の補正値１が対応付けられており、以下、ブロックＢ３には第２の補正値１、ブロックＢ４には第２の補正値２、・・・、ブロックＢ１５には第２の補正値１、ブロックＢ１６には第２の補正値２がそれぞれ対応付けられている。

斜め・ＢＯＷ補正部３２は、ラインメモリ３３からブロックＢ１のビデオデータをリードする際に、ブロックＢ１の第２の補正値が０であるので副走査方向にシフトさせず、基準となるラインのデータをリードする。また、斜め・ＢＯＷ補正部３２は、ラインメモリ３３からブロックＢ２のビデオデータをリードする際に、ブロックＢ２の第２の補正値が１であるので基準となるラインから副走査方向に１ライン分だけシフトさせたラインのデータをリードする。同様に、斜め・ＢＯＷ補正部３２は、ラインメモリ３３からブロックＢ３〜Ｂ１６のビデオデータをリードする際に、それぞれのブロックに対応する第２の補正値に従って、基準となるラインから副走査方向にシフトさせたラインのデータをリードする。この処理を各ラインにおいて繰り返して行い、第２の補正値によって補正されたデータを斜め・ＢＯＷ補正部３２から順次印字ヘッド７に転送することによって、ビデオＩ／Ｆ制御部１３において補正しきれなかった微小な補正を行うことができる。

なお、本実施形態において、ラインメモリ３３から読み出されるビデオデータは、主走査方向に１６のブロックＢ１〜Ｂ１６に分割されているが、本発明は特にこれに限定されず、ビデオデータの解像度等に応じてブロックの数を適宜変更してもよく、特にコンピュータによる演算を考慮して、１ブロックの画素数が２の階乗となるように分割することが好ましい。

ここで、従来の補正処理と本実施形態における補正処理とを比較する。図９は、従来の補正処理について説明するための図であり、図９（ａ）は、従来のＩ／Ｆコントローラのメインメモリに描画されたビデオデータの一部を示す図であり、図９（ｂ）は、従来のエンジン制御部において補正される補正値の一例を示す図であり、図９（ｃ）は、従来のエンジン制御部の補正処理の結果、ラインメモリに読み出されるビデオデータの一例を示す図である。

図９（ａ）に示すように、Ｉ／Ｆコントローラは、メインメモリ内の１〜１０の番号で示すラインのデータを順次エンジン制御部に転送する。図９（ｂ）に示すように、主走査方向に１６のブロックＡＬＬ１〜ＡＬＬ１６に分割されており、各ブロックＡＬＬ１〜ＡＬＬ１６には補正値が対応付けられている。なお、この補正値は、図８（ａ）に示すブロックＡＬＬ１〜ＡＬＬ１６に対応する補正値と同じである。この補正値は、メインメモリ内にあるデータを印字ヘッドに転送するまでに補正すべき値である。従来のエンジン制御部は、ラインメモリから各ブロックＡＬＬ１〜１６のビデオデータをリードする際に、各ブロックに対応付けられている補正値に応じたライン分だけ副走査方向にシフトさせたラインのデータをリードする。ここで、図９（ａ）に示すビデオデータをラインメモリに格納した場合、図９（ｃ）に示すように、ラインメモリは、８ライン分の容量が必要となる。図８（ｅ）に示す本実施形態におけるラインメモリ３３は、３ライン分の容量しか必要としないのに対し、図９（ｃ）に示す従来のラインメモリは、８ライン分の容量を必要とし、従来の補正処理と本実施形態の補正処理とを比較してみると、明らかに本実施形態における補正処理のほうが従来の補正処理よりもラインメモリの容量を削減することができる。

このように、印字ヘッド７の正規の位置からのズレ量と第１の補正値との差である第２の補正値に基づいて、ビデオＩ／Ｆ制御部１３によって補正しきれなかった微小なズレが第２のブロック単位で補正される。例えば、印字ヘッド７の正規の位置からのズレ量が７であり、第１のブロック単位で補正する補正量が５である場合、第１のブロック単位で補正しきれなかった微小なズレを補正するための補正量は２（＝７−５）となり、微小なズレを補正するために必要なビデオデータを格納するラインメモリ３３の容量を節約することができる。したがって、印字ヘッド７のズレを補正する際にメモリの容量を削減することができる。

また、１段階目の補正が、印字ヘッド７の動作を制御するエンジン制御部６にビデオデータを転送するインターフェースコントローラ５内で行われ、２段階目の補正が、エンジン制御部６内で行われるので、それぞれの補正を異なる回路に分散して処理することができる。

なお、本実施形態では、右下がりに配置された印字ヘッドについて説明しているが、本発明は特にこれに限定されず、例えば、右上がりに配置された印字ヘッドにも同様に適用可能である。

また、本実施形態では、右下がりに配置された印字ヘッド７の補正処理について説明しているが、印字ヘッド７の発光素子の実装ズレ及び印字ヘッド７の直線性歪みによるズレを補正する補正処理においてもズレに対応した補正値を第１の補正値及び第２の補正値に設定することによって上記と同様に行うことができ、同様の効果を奏することは明らかである。

本発明の一実施の形態による画像形成システムの全体構成を示すブロック図である。 図１に示すメインメモリのメモリ構成を説明する模式図である。 マゼンタ（Ｍ）、シアン（Ｃ）、イエロー（Ｙ）及びブラック（Ｂ）の各印字ヘッドと用紙との位置関係を示す図である。 図１に示すＩ／Ｆコントローラ及びエンジン制御部の構成をより詳細に説明するための図である。 図４のビデオＩ／Ｆ制御部の構成について説明するためのブロック図である。 図４の斜め・ＢＯＷ補正部の構成について説明するためのブロック図である。 印字ヘッドが右下がりに配置された場合における補正処理について説明するための図である。 右下がりに配置された印字ヘッドの補正処理について説明するための図である。 従来の補正処理について説明するための図である。

符号の説明

１ パソコン
２ プリンタサーバ
３ ホスト機器
４ プリンタ装置
５ Ｉ／Ｆコントローラ
６ エンジン制御部
７ 印字ヘッド
８ メインモータ
９ 受信制御部
１１ フォントメモリ
１２ 表示制御部
１３ ビデオＩ／Ｆ制御部
１４ メインメモリ
２０ａ ヘッド制御部
２０ｂ モータ制御部
２２ 定着制御部
２３ 負荷
２４ センサ
２５ 定着サーミスタ
２６ 定着ヒータ
３１ 受信制御部
３２ 斜め・ＢＯＷ補正部
３３ ラインメモリ
４１ 主走査カウンタ
４２ 第１の補正値格納部
４３ アドレス演算部
４４ 転送制御部
５１ 主走査カウンタ
５２ 第２の補正値格納部
５３ アドレス演算部
５４ 転送制御部
１００ 画像形成システム

Claims (6)

1. ビデオデータをライン毎に印字ヘッドに転送して印字を行う印字ヘッド駆動装置であって、
   各ラインの全画素を複数画素毎の複数ブロックに分割し、印字ヘッドの位置に応じて決まる正規の位置からのズレ量を補正するための第１の補正値を第１のブロック単位で記憶する第１の補正値記憶手段と、
   前記第１の補正値記憶手段によって記憶された第１の補正値を読み出し、読み出された第１の補正値に基づいて前記印字ヘッドのズレを前記第１のブロック単位で補正する第１の補正手段と、
   前記ズレ量と前記第１の補正値記憶手段によって記憶された第１の補正値との差である第２の補正値を、前記第１のブロック単位よりも小さく分割された第２のブロック単位で記憶する第２の補正値記憶手段と、
   前記第２の補正値記憶手段によって記憶された第２の補正値を読み出し、読み出された第２の補正値に基づいて前記第１の補正手段によって補正しきれなかった微小なズレを前記第２のブロック単位でさらに補正する第２の補正手段とを備えることを特徴とする印字ヘッド駆動装置。
2. 前記第１の補正手段によって行われる補正は、前記印字ヘッドの動作を制御するエンジン制御部に前記ビデオデータを転送するインターフェースコントローラ内で行われ、前記第２の補正手段によって行われる補正は、前記エンジン制御部内で行われることを特徴とする請求項１記載の印字ヘッド駆動装置。
3. 前記ズレ量は、前記印字ヘッドの角度ズレであることを特徴とする請求項１又は２記載の印字ヘッド駆動装置。
4. 前記ズレ量は、前記印字ヘッドに実装される発光素子のズレ、又は前記印字ヘッドの直線性歪みによるズレであることを特徴とする請求項１又は２記載の印字ヘッド駆動装置。
5. 前記第２の補正手段によって読み出されるビデオデータを記憶するメモリのバス幅は、前記第１の補正手段によって読み出されるビデオデータを記憶するメモリのバス幅よりも小さいことを特徴とする請求項１〜４のいずれかに記載の印字ヘッド駆動装置。
6. ビデオデータをライン毎に印字ヘッドに転送して印字を行う印字ヘッド駆動方法であって、
   各ラインの全画素を複数画素毎の複数ブロックに分割し、印字ヘッドの位置に応じて決まる正規の位置からのズレ量を補正するための第１の補正値を第１のブロック単位で記憶する第１の補正値記憶ステップと、
   前記第１の補正値記憶ステップにおいて記憶された第１の補正値を読み出し、読み出された第１の補正値に基づいて前記印字ヘッドのズレを前記第１のブロック単位で補正する第１の補正ステップと、
   前記ズレ量と前記第１の補正値記憶ステップにおいて記憶された第１の補正値との差である第２の補正値を、前記第１のブロック単位よりも小さく分割された第２のブロック単位で記憶する第２の補正値記憶ステップと、
   前記第２の補正値記憶ステップにおいて記憶された第２の補正値を読み出し、読み出された第２の補正値に基づいて前記第１の補正ステップにおいて補正しきれなかった微小なズレを前記第２のブロック単位で補正する第２の補正ステップとを含むことを特徴とする印字ヘッド駆動方法。

Images