JP2005252975A

JP2005252975A - 演算回路

Info

Publication number: JP2005252975A
Application number: JP2004064093A
Authority: JP
Inventors: Zenichi Nakada; 善一中田
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2004-03-08
Filing date: 2004-03-08
Publication date: 2005-09-15

Abstract

【課題】厳密な温度特性、オフセット電圧特性をともに満足することが可能で、基準電圧変動に強く、基準電圧発生のために使用される電源ＩＣ等の電子部品の特性や半導体プロセスのばらつきに対して影響を受けない演算回路を提供する。
【解決手段】ＩＮ端子から入力或いは出力される電流を、この電流に相関のある電圧に電圧変換する電流電圧変換回路１と、電流電圧変換回路１と同一の温度特性及びオフセット電圧特性を有する基準電圧回路３と、電流電圧変換回路２の出力電圧と基準電圧回路３の出力電圧とを入力し、これらの電圧に相関のある、例えば、差動増幅等の演算処理を行う演算回路４とを具備する。
【選択図】図１

Description

本発明は、各種演算を行う演算回路、特に、光ディスクのピックアップ部に好適に用いることが可能な演算回路に関するものである。

従来、光ディスクのピックアップ部に用いられる半導体集積回路において、光ディスクの記録／再生は、レーザビームをスポット状にして光ディスクへ照射し、そのレーザビームの反射光を検出することで行っている。スポット光の検出手段としては、フォトダイオード等の受光素子が用いられ、受光により受光素子から出力される信号に基づいて記録情報を検出すると共に、レーザビームの照射位置やフォーカス状態についての検出を行う。

このスポット光の検出手段は、受光素子である光センサと、これらの光センサから出力或いは入力される電流を電圧変換する電流電圧変換回路から構成されており、また、記録情報やレーザビームの照射位置、フォーカス状態については電流電圧変換回路から出力される信号に基づいて演算処理を行う演算回路の出力信号により検出する。

図５は光ディスクのピックアップ部に用いられる半導体集積回路の演算回路の例を示す回路図である。これは、例えば、特開平１０−７４３２５号公報に記載されている（特許文献１）。この演算回路は、フォトダイオード等の光センサ５５と、この光センサ５５から出力或いは入力される電流Ｉｓを電圧変換する電流電圧変換回路５１と、この電流電圧変換回路５１からの出力電圧Ｖ５１を反転増幅する反転増幅器５２と、正転増幅する正転増幅器５３と、反転増幅器５２の出力電圧Ｖ５２と正転増幅器５３の出力電圧Ｖ５３を差動増幅する差動増幅器５４と、各回路の基準電圧であるＶｒｅｆ電圧（基準電圧源）５６から構成されている。

次に、図５に示す回路の動作について説明する。この回路で得られる演算結果を図６に示す。光センサ５５は光が照射されると、その光量に相関のある電流を出力するタイプとする。まず、レーザビームがスポット状に集光されて光ディスク（図示せず）に照射され、このレーザビームの反射光が光センサ５５に入射すると、光センサ５５からこの光量に応じた電流Ｉｓが出力される。この電流Ｉｓは電流電圧変換回路５１の入力インピーダンスが十分高い場合は、帰還抵抗Ｒｆに流れ込み、この時、電流電圧変換回路５１の出力電圧Ｖ５１は次式となる。

Ｖ５１＝Ｖｒｅｆ−Ｒｆ×Ｉｓ
ここで、反転増幅器５２のゲインをＡ５２、正転増幅器５３のゲインをＡ５３（Ａ５２、Ａ５３＞０）とすると、反転増幅器５２の出力電圧Ｖ５２と、正転増幅器５３の出力電圧Ｖ５３は次式となる。

Ｖ５２＝Ｖｒｅｆ＋Ａ５２×Ｒｆ×Ｉｓ
Ｖ５３＝Ｖｒｅｆ−Ａ５３×Ｒｆ×Ｉｓ
また、反転増幅器５２の出力電圧Ｖ５２と正転増幅器５３の出力電圧Ｖ５３を差動増幅する差動増幅器５４の出力電圧Ｖ５４は次式となる。

Ｖ５４＝Ｖ５２−Ｖ５３
＝（Ｖｒｅｆ＋Ａ５２×Ｒｆ×Ｉｓ）−（Ｖｒｅｆ−Ａ５３×Ｒｆ×Ｉｓ）
＝（Ａ５２＋Ａ５３）×Ｒｆ×Ｉｓ
よって、差動増幅器５４の出力電圧Ｖ５４には、電流電圧変換回路５１の出力電圧Ｖ５１の電圧変化分のみが増幅されて出力されることになるため、例えば、外部からのノイズ信号が入力しても、この演算処理によりキャンセルされ、安定したシステム制御が可能となる。
特開平１０−７４３２５号公報

ところで、基準電圧源５６の基準電圧Ｖｒｅｆの温度係数＝ｔｃ５６、電流電圧変換回路５１の温度係数＝ｔｃ５１とすると、反転増幅器５２の出力電圧Ｖ５２の温度係数ｔｃ５２は次式となる。

ｔｃ５２＝Ａ５２×（ｔｃ５６−ｔｃ５１）
また、正転増幅器５３の出力電圧Ｖ５３の温度係数ｔｃ５３は次式となる。

ｔｃ５３＝Ａ５３×（ｔｃ５６−ｔｃ５１）
この時、差動増幅器３４の出力電圧Ｖ３４の温度係数ｔｃ５４は次式となる。

ｔｃ５４＝Ａ５３×（ｔｃ５６−ｔｃ５１）−（−Ａ５２×（ｔｃ５６−ｔｃ５１））
＝（Ａ５３＋Ａ５２）×（ｔｃ５６−ｔｃ５１）
従って、基準電圧源５６の基準電圧Ｖｒｅｆの温度係数ｔｃ５６と電流電圧変換回路５１の温度係数ｔｃ５１が逆である場合には、図７に示すように（ｔｃ５６−ｔｃ５１）の絶対値は、ｔｃ５６、ｔｃ５１の絶対値よりも大きくなり、更に（Ａ５３＋Ａ５２）のゲインがかかるため、差動増幅器５４の出力電圧Ｖ５４の温度係数ｔｃ５４は非常に大きいものになる。

光ディスクのピックアップ部に用いられる半導体集積回路の演算回路において、演算回路から得られる信号の温度特性が大きいと、この演算処理信号に基づいて記録情報やレーザビームの照射位置、フォーカス状態について検出するため、例えば、フォーカスサーボやトラックサーボに誤差が生じ、光ディスク上のビームのスポット径が大きくなったり、或いはトラックずれを生じたりして情報の記録／再生が正しく行えないこととなる。そのため、光ディスクのピックアップ部に用いられる半導体集積回路の演算回路に要求される温度特性は非常に厳密であり、このような大きな温度係数は大きな問題となる。

また、光センサ５５と電流電圧変換回路５１、反転増幅器５２、正転増幅器５３、差動増幅器５４を半導体プロセスにて１チップに集積し、基準電圧５６を外部より印加する場合には、差動増幅器５４の出力電圧Ｖ５４の温度係数ｔｃ５４は、基準電圧Ｖｒｅｆの温度係数ｔｃ５６に依存しているため、この基準電圧Ｖｒｅｆの温度係数ｔｃ５６が変化すると、差動増幅器５４の出力電圧Ｖ５４の温度係数ｔｃ５４が変化することになり、基準電圧Ｖｒｅｆの温度係数ｔｃ５６１のばらつきにより差動増幅器５４の出力電圧Ｖ５４の温度係数ｔｃ５４が大きく影響を受ける。そのため、光ディスクのピックアップ部に用いられる半導体集積回路の演算回路に要求される厳密な温度特性を制御するのが困難となり大きな問題となる。

また、光センサに光が照射されない暗時において、光センサから出力される電流Ｉｓ＝０となる。ここで、電流電圧変換回路５１の差動入力端子間にオフセット電圧Ｖｏｆｆｓｅｔがある場合、電流電圧変換回路５１の出力電圧Ｖ５１は次式となる。

Ｖ５１＝Ｖｒｅｆ＋Ｖｏｆｆｓｅｔ
この時、反転増幅器５２の−側入力端子の電圧は基準電圧Ｖｒｅｆと同電位となるから、反転増幅器５２の−側入力端子と電流電圧変換回路５１の出力端子間の抵抗にはＶｏｆｆｓｅｔの電圧がかかることとなる。反転増幅器５２のゲインＡ５２はこの反転増幅器５２の−側入力端子と電流電圧変換回路５１の出力端子間の抵抗と、反転増幅器５２の−側入力端子と反転増幅器５２の出力端子間の抵抗との比により設定しているため、この反転増幅器５２の−側入力端子と電流電圧変換回路５１の出力端子間の抵抗にかかるＶｏｆｆｓｅｔ電圧がゲイン倍されて反転増幅器５２の出力端子に出力される。このため、反転増幅器５２の出力電圧Ｖ５２は次式となる。

Ｖ５２＝Ｖｒｅｆ＋Ａ５２×Ｖｏｆｆｓｅｔ
また、正転増幅器５３の−側入力端子の電圧は電流電圧変換回路５１の出力電圧Ｖ５１と同電位となるから、正転増幅器５３の−側入力端子と基準電圧Ｖｒｅｆ間の抵抗にはＶｏｆｆｓｅｔの電圧がかかる。正転増幅器５３のゲインＡ５３はこの正転増幅器５３の−側入力端子と基準電圧Ｖｒｅｆ間の抵抗と、正転増幅器５３の−側入力端子と正転増幅器５３の出力端子間の抵抗との比により設定しているため、正転増幅器５３の−側入力端子と基準電圧Ｖｒｅｆ間の抵抗にかかるＶｏｆｆｓｅｔ電圧がゲイン倍されて正転増幅器５３の出力端子に出力される。このため、正転増幅器５３の出力電圧Ｖ５３は次式となる。

Ｖ５３＝Ｖｒｅｆ−Ａ５３×Ｖｏｆｆｓｅｔ
この時、反転増幅器５２の出力電圧Ｖ５２と正転増幅器５３の出力電圧Ｖ５３を差動増幅する差動増幅器５４の出力電圧Ｖ５４は次式となる。

Ｖ５４＝Ｖ５２−Ｖ５３＝（Ａ５２＋Ａ５３）×Ｖｏｆｆｓｅｔ
よって、差動増幅器５４の出力電圧Ｖ５４には、電流電圧変換回路５１の差動入力端子間にオフセット電圧Ｖｏｆｆｓｅｔが増幅されて出力されることになる。光ディスクのピックアップ部に用いられる半導体集積回路の演算回路において、演算回路から得られる信号のオフセット電圧が大きいと、この演算処理信号に基づいて記録情報やレーザビームの照射位置、フォーカス状態について検出するため、情報の記録／再生が正しく行えないこととなる。そのため、光ディスクのピックアップ部に用いられる半導体集積回路の演算回路に要求されるオフセット電圧特性は非常に厳密であり、このような大きなオフセット電圧特性は大きな問題となっていた。

本発明は、上記従来の問題点に鑑みなされたもので、その目的は、厳密な温度特性、オフセット電圧特性をともに満足することが可能であり、しかも、基準電圧変動に強く、基準電圧発生のために使用される電源ＩＣ等の電子部品の特性や半導体プロセスのばらつきに対して影響を受けることのない演算回路を提供することにある。

本発明は、上記目的を達成するため、入力或いは出力される電流を演算処理して電圧を出力する演算回路において、前記入力或いは出力される電流を、この電流に相関のある電圧に変換する電流電圧変換手段と、前記電流電圧変換手段と略同一の温度特性及びオフセット電圧特性を有する、基準電圧を出力する基準電圧手段と、前記電流電圧変換手段の出力電圧と前記基準電圧手段の出力電圧とを入力し、これらの電圧に相関のある演算処理を行う演算手段とを具備することを特徴とする。

本発明によれば、厳密な温度特性、オフセット電圧特性をともに満足することが可能となり、基準電圧変動に強く、基準電圧発生のために使用される電源ＩＣ等の電子部品の特性や半導体プロセスのばらつきに対して影響を受けない演算回路を実現することができる。

次に、発明を実施するための最良の形態について図面を参照して詳細に説明する。

（第１の実施形態）
図１は本発明による演算回路の第１の実施形態を示すブロック図である。図１において、１は光を受光すると、受光量に相関のある電流を出力或いは入力する受光素子である。２はこの受光素子１の電流をＩＮ端子に入力してこれに相関のある電圧に変換する電流電圧変換回路、３はこの電流電圧変換回路２と同じ温度特性及びオフセット電圧特性を有する基準電圧回路である。更に、４は電流電圧変換回路２の出力電圧と基準電圧回路３の出力電圧とを入力としてこれらの電圧に相関のある、例えば、差動増幅等の演算処理を行う演算回路である。

次に、図１の実施形態の動作について説明する。受光素子１は、例えば、フォトダイオードであり、光を受光すると受光量に相関のある電流を出力或いは入力する。電流電圧変換回路２はこの受光素子１からの出力電流或いは入力電流をＩＮ端子に入力し、この電流値に相関のある電圧に変換して出力する。基準電圧回路３は受光素子１からの出力電流或いは入力電流がゼロである時に電流電圧変換回路２から出力される電圧と等しい電圧を出力し、且つ、同じ温度特性及びオフセット電圧特性を有する。電流電圧変換回路２の出力電圧Ｖ１と基準電圧回路３の出力電圧Ｖ２は演算回路４に入力され、演算回路４ではこれらの電圧に相関のある、例えば、差動増幅等のアナログ演算処理を行ってＯＵＴ端子に信号を出力する。

ここで、温度変動があった場合には、電流電圧変換回路２と基準電圧回路３は同じ温度特性を有するから、温度変動電圧がΔＶｔｅｍｐあったとすると、電流電圧変換回路２の出力電圧Ｖ１は、Ｖ１＝Ｖ1＋ΔＶｔｅｍｐ、基準電圧回路３の出力電圧Ｖ２はＶ２＝Ｖ２＋ΔＶｔｅｍｐとなる。そのため、電流電圧変換回路２の出力電圧Ｖ１と基準電圧回路３の出力電圧Ｖ２の相対的な関係は温度変動電圧がΔＶｔｅｍｐあっても変わらず、これらの電圧に相関のある、例えば、差動増幅等のアナログ演算処理を行い、ＯＵＴ端子に出力する演算回路４の出力電圧は温度変動の影響を受けない。

また、オフセット電圧があった場合には、電流電圧変換回路２と基準電圧回路３は同じオフセット電圧を有するから、温度変動電圧がΔＶｏｆｆあったとすると、電流電圧変換回路２の出力電圧Ｖ１＝Ｖ1＋ΔＶｏｆｆ、基準電圧回路３の出力電圧Ｖ２＝Ｖ２＋ΔＶｏｆｆとなる。そのため、電流電圧変換回路２の出力電圧Ｖ１と基準電圧回路３の出力電圧Ｖ２の相対的な関係はオフセット電圧がΔＶｏｆｆあっても変わらず、これらの電圧に相関のある、例えば、差動増幅等のアナログ演算処理を行い、ＯＵＴ端子に出力する演算回路４の出力電圧はオフセット電圧の影響を受けない。

（第２の実施形態）
図２は本発明の第２の実施形態を示す回路図である。本実施形態は第１の実施形態を更に具体的に示すものである。図中１０はフォトダイオード等の光センサ、１１はこの光センサ１０から出力或いは入力される電流Ｉｓを基準電圧源１６の基準電圧Ｖｒｅｆを基準で電圧変換する電流電圧変換回路である。また、１５はこの電流電圧変換回路１１と同様の回路構成を持ち、基準電圧Ｖｒｅｆのみが入力され、もう一方の入力端子が無入力の状態にある基準電圧回路である。更に、１４はこの電流電圧変換回路１１の出力電圧Ｖ１１と基準電圧回路１５の出力電圧Ｖ１５とを入力とし、これらの電圧に相関のある、例えば、差動増幅等の演算処理を行う演算回路である。

次に、図２の実施形態の動作について説明する。光センサ１０は光が照射されると、電流を出力するタイプのセンサとする。ここで、例えば、本実施形態の演算回路を光ディスク装置のピックアップに用いた場合の例について説明する。図示しない半導体レーザからのレーザビームが対物レンズによってスポット状に集光されて図示しない光ディスクに照射され、このレーザビームの光ディスクからの反射光が光センサ１０に入射すると、光センサ１０からこの光量に応じた電流Ｉｓが出力される。この電流Ｉｓは電流電圧変換回路１１の入力インピーダンスが十分高い場合には、帰還抵抗Ｒｆに流れ込み、この時、電流電圧変換回路１１の出力電圧Ｖ１１は次式となる。

Ｖ１１＝Ｖｒｅｆ−Ｒｆ×Ｉｓ
また、基準電圧回路１５は電流電圧変換回路１１と同様の回路構成を持ち、基準電圧源１６の基準電圧Ｖｒｅｆのみが入力され、もう一方の入力端子は無入力の状態にあるため、基準電圧回路１５の−側入力端子と基準電圧回路１５の出力端子間の帰還抵抗Ｒｆに電位差は生じず、基準電圧回路１５の出力電圧Ｖ１５は次式となる。

Ｖ１５≒Ｖｒｅｆ
ここで、基準電圧回路１５は電流電圧変換回路１１と同様の回路構成を持つため、基準電圧回路１５の出力電圧Ｖ１５の温度係数ｔｃ１５は、基準電圧回路１５と電流電圧変換回路１１に共通している回路構成の温度特性がどのような特性を持っていようが、電流電圧変換回路１１の温度係数ｔｃ１１と等しくなる。そのため、基準電圧回路１５の出力電圧Ｖ１５の温度係数ｔｃ１５と電流電圧変換回路１１の温度係数ｔｃ１１との差（ｔｃ１５−ｔｃ１１）は次式となる。

ｔｃ１５−ｔｃ１１＝０
従って、電流電圧変換回路１１の出力電圧Ｖ１１と基準電圧回路１５の出力電圧Ｖ１５の相対的な温度係数（ｔｃ１５−ｔｃ１１）は０となり、これらの電圧に相関のある、例えば、差動増幅等のアナログ演算処理を行い、ＯＵＴ端子に出力する演算回路１４の出力電圧は温度変動の影響を受けない。

また、光センサ１０に光が照射されない暗時において、光センサ１０から出力或いは入力される電流Ｉｓ＝０となる。ここで、電流電圧変換回路１１の差動入力端子間にオフセット電圧Ｖｏｆｆｓｅｔがある場合には、電流電圧変換回路１１の出力電圧Ｖ１１は次式となる。

Ｖ１１＝Ｖｒｅｆ＋Ｖｏｆｆｓｅｔ
この時、基準電圧回路１５は電流電圧変換回路１１と同様の回路構成を持つため、基準電圧回路１５の差動入力端子間オフセット電圧は電流電圧変換回路１１の差動入力端子間オフセット電圧と同等のものとなり、基準電圧回路１５の出力電圧Ｖ１５は次式となる。

Ｖ１５＝Ｖｒｅｆ＋Ｖｏｆｆｓｅｔ
そのため、電流電圧変換回路の出力電圧Ｖ１１と基準電圧回路の出力電圧Ｖ１５の相対的な関係はオフセット電圧Ｖｏｆｆｓｅｔがあっても変わらないこととなり、これらの電圧に相関のある、例えば、差動増幅等のアナログ演算処理を行い、ＯＵＴ端子に出力する演算回路１４の出力電圧はオフセット電圧の影響を受けないこととなる。

また、基準電圧Ｖｒｅｆが温度変動やノイズによりΔＶｒｅｆ変動した場合には、電流電圧変換回路１１の出力電圧Ｖ１１は次式となる。

Ｖ１１＝（Ｖｒｅｆ＋ΔＶｒｅｆ）−Ｒｆ×Ｉｓ
ここで、基準電圧回路１５は基準電圧源１６の基準電圧Ｖｒｅｆと等しい電圧を出力するため、基準電圧回路１５の出力電圧Ｖ１５は次式となる。

Ｖ１５＝（Ｖｒｅｆ＋ΔＶｒｅｆ）
この時、電流電圧変換回路１１の出力電圧Ｖ１１と基準電圧回路１５の出力電圧Ｖ１５の相対的な関係（Ｖ１５−Ｖ１１）は、
Ｖ１５−Ｖ１１＝（Ｖｒｅｆ＋ΔＶｒｅｆ）−（（Ｖｒｅｆ＋ΔＶｒｅｆ）−Ｒｆ×Ｉｓ）
＝Ｒｆ×Ｉｓ
となり、基準電圧の温度変動やノイズによる変動電圧ΔＶｒｅｆがあっても変わらず、これらの電圧に相関のある、例えば、差動増幅等のアナログ演算処理を行い、ＯＵＴ端子に出力する演算回路１４の出力電圧は、基準電圧の温度変動やノイズによる変動の影響を受けない。

また、本実施形態による演算回路を半導体プロセスにて作製した場合には、回路を構成するためのトランジスタや抵抗等の各素子は、半導体プロセスがばらつくと各素子の持つ特性が大きくばらつくこととなるが、基準電圧回路１５は電流電圧変換回路１１と同様の回路構成を持つため、この各素子の持つ特性のばらつきは基準電圧回路１５と電流電圧変換回路１１にて同様のものとなり、相対的に基準電圧回路１５と電流電圧変換回路１１間の回路特性差はなくなる。このため、半導体プロセスの変動に対しても非常に強い構成であると言って良い。

（第３の実施形態）
図３は本発明の第３の実施形態を示す回路図である。本実施形態は第２の実施形態を更に具体的に示すものである。図中２０はフォトダイオード等の光センサ、２１はこの光センサ２０から出力或いは入力される電流Ｉｓを基準電圧源２６の基準電圧Ｖｒｅｆを基準で電圧変換する電流電圧変換回路である。２５は電流電圧変換回路２１と同様の回路構成を持ち、基準電圧Ｖｒｅｆのみが入力され、もう一方の入力端子が無入力の状態にある基準電圧回路である。

また、２２は電流電圧変換回路２１からの出力電圧Ｖ２１を基準電圧回路２５の出力電圧Ｖ２５を基準電圧として反転増幅する反転増幅器、２３は電流電圧変換回路２１からの出力電圧Ｖ２１を基準電圧回路２５の出力電圧Ｖ２５を基準電圧として正転増幅する正転増幅器、２４は反転増幅器２２の出力電圧Ｖ２２と正転増幅器２３の出力電圧Ｖ２３を差動増幅する差動増幅器である。

次に、図３の実施形態の動作について説明する。光センサは光が照射されると、電流を出力するタイプのセンサとする。第２の実施形態と同様に半導体レーザからのレーザビームが対物レンズによりスポット状に集光されて光ディスクに照射され、このレーザビームの光ディスクからの反射光が光センサ２５に入射すると、光センサ２５からこの光量に応じた電流Ｉｓが出力される。この電流Ｉｓは電流電圧変換回路２１の入力インピーダンスが十分高い場合には、帰還抵抗Ｒｆに流れ込み、この時、電流電圧変換回路２１の出力電圧Ｖ２１は次式となる。

Ｖ２１＝Ｖｒｅｆ−Ｒｆ×Ｉｓ
また、基準電圧回路２５は電流電圧変換回路２１と同様の回路構成を持ち、基準電圧源２６の基準電圧Ｖｒｅｆのみが入力され、もう一方の入力端子が無入力の状態にあるため、基準電圧回路２５の−側入力端子と基準電圧回路２５の出力端子間の抵抗Ｒｆに電位差は生じずに、基準電圧回路２５の出力電圧Ｖ２５は次式となる。

Ｖ２５≒Ｖｒｅｆ
この時、反転増幅器２２のゲインをＡ２２、正転増幅器２３のゲインをＡ２３（Ａ２２、Ａ２３＞０）とすると、反転増幅器２２の出力電圧Ｖ２２と正転増幅器２３の出力電圧Ｖ２３は次式となる。

Ｖ２２＝Ｖ２５＋Ａ５２×Ｒｆ×Ｉｓ
Ｖ２３＝Ｖ２５−Ａ５３×Ｒｆ×Ｉｓ
また、反転増幅器２２の出力電圧Ｖ２２と正転増幅器２３の出力電圧Ｖ２３を差動増幅する差動増幅器２４の出力電圧Ｖ２４は次式となる。

Ｖ２４＝Ｖ２２−Ｖ２３
＝（Ｖ２５＋Ａ５２×Ｒｆ×Ｉｓ）−（Ｖ２５−Ａ５３×Ｒｆ×Ｉｓ）
＝（Ａ２２＋Ａ２３）×Ｒｆ×Ｉｓ
よって、差動増幅器２４の出力電圧Ｖ２４には、電流電圧変換回路２１の出力電圧Ｖ２１の電圧変化分のみが増幅されて出力されることになる。

次に、図３の演算回路における温度特性について図４に示す温度特性図を用いて説明する。電流電圧変換回路２１の温度係数＝ｔｃ２１、基準電圧回路２５の出力電圧Ｖ２５の温度係数＝ｔｃ２５とすると、反転増幅器２２の出力電圧Ｖ２２の温度係数ｔｃ２２は次式となる。

ｔｃ２２＝−Ａ２２×（ｔｃ２５−ｔｃ２１）
また、正転増幅器２３の出力電圧Ｖ２３の温度係数ｔｃ２３は次式となる。

ｔｃ２３＝Ａ２３×（ｔｃ２５−ｔｃ２１）
この時、差動増幅器２４の出力電圧Ｖ２４の温度係数ｔｃ２４は次式となる。

ｔｃ２４＝Ａ２３×（ｔｃ２５−ｔｃ２１）−（−Ａ２２×（ｔｃ２５−ｔｃ２１））
＝（Ａ２３＋Ａ２２）×（ｔｃ２５−ｔｃ２１）
ここで、基準電圧回路２５は電流電圧変換回路２１と同様の回路構成を持つため、基準電圧回路２５の出力電圧Ｖ２５の温度係数ｔｃ２５は、基準電圧回路２５と電流電圧変換回路２１に共通している回路構成の温度特性をがどのような特性を持っていようが、電流電圧変換回路２１の温度係数ｔｃ２１と等しくなる。そのため、基準電圧回路２５の出力電圧Ｖ２５の温度係数ｔｃ２５と電流電圧変換回路２１の温度係数ｔｃ２１との差（ｔｃ２５−ｔｃ２１）は次式となる。

ｔｃ２５−ｔｃ２１＝０
従って、反転増幅器２２の出力電圧Ｖ２２の温度係数ｔｃ２２、正転増幅器２３の出力電圧Ｖ２３の温度係数ｔｃ２３、差動増幅器２４の出力電圧Ｖ２４の温度係数ｔｃ２４の関係は次式となる。

ｔｃ２２＝ｔｃ２３＝ｔｃ２４＝０
つまり、反転増幅器２２、正転増幅器２３、差動増幅器２４の各出力電圧の温度係数をなくすことができ、光ディスクのピックアップ部に用いられる半導体集積回路の演算回路に要求される非常に厳密な温度特性をも満足することが容易となる。

また、光センサに光が照射されない暗時において、光センサから出力される電流Ｉｓ＝０となる。ここで、電流電圧変換回路２１の差動入力端子間にオフセット電圧Ｖｏｆｆｓｅｔがある場合には、電流電圧変換回路２１の出力電圧Ｖ２１は次式となる。

Ｖ２１＝Ｖｒｅｆ＋Ｖｏｆｆｓｅｔ
この時、基準電圧回路２５は電流電圧変換回路２１と同様の回路構成を持つため、基準電圧回路２５の差動入力端子間オフセット電圧は電流電圧変換回路２１の差動入力端子間オフセット電圧と同等のものとなり、基準電圧回路２５の出力電圧Ｖ２５は次式となる。

Ｖ２５＝Ｖｒｅｆ＋Ｖｏｆｆｓｅｔ
ここで、反転増幅器２２の−側入力端子と電流電圧変換回路２１の出力端子間の抵抗には、電流電圧変換回路２１の出力電圧Ｖ２１と基準電圧回路２５の出力電圧Ｖ２５との電圧差がかかることとなるが、Ｖ２１＝Ｖ２５＝Ｖｒｅｆ＋Ｖｏｆｆｓｅｔであるため、反転増幅器２２の−側入力端子と電流電圧変換回路２１の出力端子間の抵抗にかかる電圧＝０となり、反転増幅器２２の出力電圧Ｖ２２に出力されるオフセット電圧はゲイン倍されても０となる。

同様に、正転増幅器２３の−側入力端子の電圧は電流電圧変換回路２１の出力電圧Ｖ２１と同電位となるから、正転増幅器２３の−側入力端子と電流電圧変換回路２１の出力端子間の抵抗には、電流電圧変換回路２１の出力電圧Ｖ２１と基準電圧回路２５の出力電圧Ｖ２５との電圧差がかかることとなるが、Ｖ２１＝Ｖ２５＝Ｖｒｅｆ＋Ｖｏｆｆｓｅｔであるため、正転増幅器２３の−側入力端子と電流電圧変換回路２１の出力端子間の抵抗にかかる電圧＝０となり、正転増幅器２３の出力電圧Ｖ２３に出力されるオフセット電圧はゲイン倍されても０となる。

この時、反転増幅器２２の出力電圧Ｖ２２と正転増幅器２３の出力電圧Ｖ２３を差動増幅する差動増幅器２４の出力電圧Ｖ２４に出力されるオフセット電圧は、反転増幅器２２の出力電圧Ｖ２２に出力されるオフセット電圧と正転増幅器２３の出力電圧Ｖ２３に出力されるオフセット電圧がともに０であるため、これも０となり、光ディスクのピックアップ部に用いられる半導体集積回路の演算回路に要求される非常に厳密なオフセット電圧特性をも満足することが容易となる。

また、基準電圧Ｖｒｅｆが温度変動やノイズによりΔＶｒｅｆ変動した場合、電流電圧変換回路２１の出力電圧Ｖ２１は次式となる。

Ｖ２１＝（Ｖｒｅｆ＋ΔＶｒｅｆ）−Ｒｆ×Ｉｓ
ここで、基準電圧回路２５は、基準電圧源２６の基準電圧Ｖｒｅｆと等しい電圧を出力するため、基準電圧回路２５の出力電圧Ｖ２５は次式となる。

Ｖ２５＝（Ｖｒｅｆ＋ΔＶｒｅｆ）
この時、反転増幅器２２の−側入力端子と電流電圧変換回路２１の出力端子間の抵抗には、電流電圧変換回路２１の出力電圧Ｖ２１と基準電圧回路２５の出力電圧Ｖ２５との電圧差がかかることとなるため、この電圧は次式となる。

Ｖ２５−Ｖ２１＝（Ｖｒｅｆ＋ΔＶｒｅｆ）−（（Ｖｒｅｆ＋ΔＶｒｅｆ）−Ｒｆ×Ｉｓ）
＝Ｒｆ×Ｉｓ
よって、基準電圧Ｖｒｅｆの温度変動やノイズによる変動電圧ΔＶｒｅｆの影響を受けないこととなる。同様に、正転増幅器２３の−側入力端子と電流電圧変換回路２１の出力端子間の抵抗には、電流電圧変換回路２１の出力電圧Ｖ２１と基準電圧回路２５の出力電圧Ｖ２５との電圧差がかかることとなるが、これも上式となり、基準電圧Ｖｒｅｆの温度変動やノイズによる変動電圧ΔＶｒｅｆの影響を受けないこととなる。従って、本実施形態による演算回路の回路構成は、基準電圧Ｖｒｅｆの温度変動やノイズによる変動に対して非常に強い構成であると言って良い。

また、この演算回路を半導体プロセスにて作製した場合、回路を構成するためのトランジスタや抵抗等の各素子は、半導体プロセスがばらつくと各素子の持つ特性が大きくばらつくこととなるが、基準電圧回路２５は電流電圧変換回路２１と同様の回路構成を持つため、この各素子の持つ特性のばらつきは基準電圧回路２５と電流電圧変換回路２１にて同様のものとなり、相対的に基準電圧回路２５と電流電圧変換回路２１間の回路特性差はなくなることとなる。このため、本実施形態による演算回路の回路構成は、半導体プロセスの変動に対して非常に強い構成であると言って良い。

本発明による演算回路の第１の実施形態を示すブロック図である。本発明の第２の実施形態を示す回路図である。本発明の第３の実施形態を示す回路図である。本発明の第３の実施形態の温度特性を示す図である。従来の演算回路の一例を示す回路図である。図６の演算回路の電圧演算処理結果を示す図である。従来の演算回路の温度特性を示す図である。

符号の説明

１受光素子
２電流電圧変換回路
３基準電圧回路
４演算回路
１０光センサ
１１電流電圧変換回路
１４演算回路
１５基準電圧回路
１６基準電圧源
２０光センサ
２１電流電圧変換回路
２２反転増幅器
２３正転増幅器
２４差動増幅器
２５基準電圧回路
２６基準電圧源
Ｒｆ帰還抵抗

Claims

入力或いは出力される電流を演算処理して電圧を出力する演算回路において、前記入力或いは出力される電流を、該電流と相関のある電圧に変換する電流電圧変換手段と、前記電流電圧変換手段と略同一の温度特性及びオフセット電圧特性を有する、基準電圧を出力する基準電圧手段と、前記電流電圧変換手段の出力電圧と前記基準電圧手段の出力電圧とを入力し、これらの電圧に相関のある演算処理を行う演算手段とを具備することを特徴とする演算回路。
前記電流電圧変換手段は、前記入力或いは出力される電流が第１の差動増幅回路の反転入力端子に入力され、前記基準電圧が正転入力端子に入力され、且つ、前記第１の差動増幅回路の反転入力端子と出力端子間に抵抗を具備することを特徴とする請求項１に記載の演算回路。
前記基準電圧手段は、前記電流電圧変換手段と同一の回路構成を持ち、且つ、前記基準電圧が第２の差動増幅回路の正転入力端子に入力され、前記第２の差動増幅回路の反転入力端子と出力端子間に抵抗を具備することを特徴とする請求項１または２に記載の演算回路。
前記演算手段は、前記電流電圧変換手段の出力電圧に相関のある電圧と前記基準電圧手段の出力電圧に相関のある電圧とを入力端子とする反転差動増幅回路と、前記電流電圧変換手段の出力電圧に相関のある電圧と前記基準電圧手段の出力電圧に相関のある電圧とを入力端子とする正転差動増幅回路とを具備することを特徴とする請求項１〜３のいずれか１項に記載の演算回路。
前記反転差動増幅回路の出力に相関のある電圧と前記正転差動増幅回路の出力に相関のある電圧とを入力端子とする差動増幅回路を具備することを特徴とする請求項４に記載の演算回路。
前記演算手段は、差動増幅処理を行うことを特徴とする請求項１に記載の演算回路。