JP2005249701A - 3端子以上の端子を持つ電気的試料の正確な直流特性の評価方法 - Google Patents
3端子以上の端子を持つ電気的試料の正確な直流特性の評価方法 Download PDFInfo
- Publication number
- JP2005249701A JP2005249701A JP2004063551A JP2004063551A JP2005249701A JP 2005249701 A JP2005249701 A JP 2005249701A JP 2004063551 A JP2004063551 A JP 2004063551A JP 2004063551 A JP2004063551 A JP 2004063551A JP 2005249701 A JP2005249701 A JP 2005249701A
- Authority
- JP
- Japan
- Prior art keywords
- measurement
- parasitic resistance
- connection
- measured
- connection paths
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】3つ以上の端子を持つ電気的試料の直流での測定系において、測定器と被測定物の間のケーブル、プローブ、テストパターン上の配線等の微小な寄生抵抗の値による測定誤算を補正することで、より高精度な測定を行うことを目的とする。
【解決手段】測定器、被測定物、及び、それらを接続する少なくとも3つ以上の連結経路から構成される直流電気特性測定系において、被測定物と、連結経路の接続を外し、全連結経路を被測定物と接続していた箇所において全て短絡した測定系において、何れか2端子間での電流対電圧測定を、連結経路の数と同じ回数実施する予備測定の工程、工程より取得した全電流対電圧特性と、各々の連結経路の寄生抵抗値の関係を全て数式で表現、全ての寄生抵抗値を導出する工程、実際に被測定物を測定する工程、測定結果と、寄生抵抗値より、被測定物のみの特性を演算する工程より、測定誤差を補正することができる。
【選択図】図1
【解決手段】測定器、被測定物、及び、それらを接続する少なくとも3つ以上の連結経路から構成される直流電気特性測定系において、被測定物と、連結経路の接続を外し、全連結経路を被測定物と接続していた箇所において全て短絡した測定系において、何れか2端子間での電流対電圧測定を、連結経路の数と同じ回数実施する予備測定の工程、工程より取得した全電流対電圧特性と、各々の連結経路の寄生抵抗値の関係を全て数式で表現、全ての寄生抵抗値を導出する工程、実際に被測定物を測定する工程、測定結果と、寄生抵抗値より、被測定物のみの特性を演算する工程より、測定誤差を補正することができる。
【選択図】図1
Description
本発明は3端子以上の端子を持つ多端子の電気的試料の直流特性の測定方法に関し、特に測定を行う測定系に存在する微小な寄生抵抗の影響を簡単な予備測定及び演算処理により被測定物の測定データから取り除くことにより、被測定物の特性をより正確に測定できるシステム及び測定方法に関する。
電気回路、又は回路に用いられる電気的デバイスの測定において、直流電気特性の測定は代表的なものの1つである。直流電気特性の測定を行う場合、測定器と被測定物は、ケーブル、プローブ、テストパターン上の配線等を使用して連結され、その連結経路には有限の寄生抵抗が存在する。通常、測定器が出力及び検知する電圧値及び電流値は測定器内の被測定物側端の値であり、前記連結経路に寄生抵抗が存在する場合、前記電流値は実際に被測定物の端子に流れている電流値に等しいが、前記電圧値は実際に被測定物端に印加されている電圧値とは異なり、測定誤差となってしまう。
通常、前記寄生抵抗は微小であるため前記測定誤差は無視できることが多いが、大電流の評価をする場合や、微小な抵抗値の評価をする場合、前記寄生抵抗が測定結果に及ぼす影響は無視できない。
従来、前記寄生抵抗の影響を無くす手法としてはケルビン接続での測定方法が一般的に用いられている(例えば非特許文献1参照)。
アジレント・テクノロジー株式会社プロダクト・ノート、"プローバ接続ガイド"、[平成16年1月6日検索]、インターネット<http://cp.literature.agilent.com/litweb/pdf/00-2514.pdf>
アジレント・テクノロジー株式会社プロダクト・ノート、"プローバ接続ガイド"、[平成16年1月6日検索]、インターネット<http://cp.literature.agilent.com/litweb/pdf/00-2514.pdf>
前記寄生抵抗の影響を除去するケルビン接続での測定方法は被測定物の1端子に対し測定系は2端子必要であるため、端子数が多数である電気回路の測定をする場合、その全ての端子にケルビン接続が必要なため、測定系は大規模、高コストなものになってしまう。また、被測定物が半導体基板上等に被測定物とその端子をとるための配線及びパッドの構成で基板上に作りこまれている測定パターンにおいて、前記配線及びパッドが被測定物の端子1つについて1系統しか用意されていない場合、ケルビン接続での測定方法では前記基板内の配線及びパッドの寄生抵抗の影響を無くすことはできない。
本発明では、3つ以上の端子を持つ電気回路及び電気的デバイスの直流での測定系において、測定器と被測定物の間のケーブル、プローブ、テストパターン上の配線等の有限の寄生抵抗の値を簡単な予備測定と演算処理で簡単かつ短時間で導出し、その値を保持し、その後の被測定物の測定において測定毎に前記測定系の寄生抵抗の影響による測定誤差を補正することで、ケルビン接続による測定方法を用いることなく、前記連結経路の寄生抵抗を補正することができ、かつケルビン接続による測定方法では補正できない前記基板上に作りこまれている測定パターンの配線及びパッドの寄生抵抗も補正することができる測定システム及び、測定方法の提供を目的とする。
前記問題を解決するために本発明の請求項1では、測定器、被測定物及び測定器と被測定物を接続する少なくとも3つ以上の連結経路から構成される直流電気特性測定系において、前記連結経路に存在する寄生抵抗による測定誤差を無くすことを目的とし、第1の工程として前記寄生抵抗の値をあらかじめ導出するための予備測定として、被測定物の測定に使用する全ての連結経路と被測定物の接続を外し、その外した部位において前記複数の連結経路同士を全て短絡、もしくは連結経路同士をその外した部位において直接全て短絡することが困難な場合は、連結経路の寄生抵抗に比べて十分抵抗値の低い導体を通じて全ての連結経路同士を短絡し、その状態で任意の2端子(2つの連結経路)を使用して連結経路の数と同じ回数の電流対電圧測定を、測定毎に連結経路同士の組み合わせが重複しないという条件と、全ての連結経路が最低1回は測定に使用されるという条件と、測定時は測定に使用している2つの端子以外の全ての端子の測定器側の入力インピーダンスを連結経路の寄生抵抗に比べて十分大きな値(1MΩ等)に設定することを条件として実施する工程と、第2の工程として前記予備測定の全ての測定結果の電流対電圧特性と全ての連結経路の寄生抵抗値の関係を数式で表し、それら全てを用いて全ての連結経路の寄生抵抗値をそれぞれ導出し保存する工程と、第3の工程として実際に被測定物の測定を実施する工程と、第4の工程として前記第3の工程での測定結果と前記第2の工程で保存した各連結経路の寄生抵抗値より連結経路の寄生抵抗の影響を除去した被測定物のみの特性を演算する工程により、前記連結経路に存在する寄生抵抗による測定誤差を取り除いた被測定物の特性を評価することができる。
また、被測定物が、半導体基板上等に被測定物とその端子をとるための配線及びパッドの構成で基板上に作りこまれている測定パターンであり、前記配線及びパッドが、被測定物の端子1つについて、1系統しか用意されていない場合、ケルビン接続での測定方法では前記基板内の配線及びパッドの寄生抵抗の影響を無くすことはできないという課題に対し、本発明の請求項2では、測定パターン内の被測定物を十分抵抗の低い導体と置き換えることで、前記連結経路同士を短絡した形状の予備測定用のパターンを、あらかじめ基板上の被測定物近辺に作成し、それを使用して請求項1に示した一連の工程を実施することで、前記基板内に作りこまれた配線及びパッドの寄生抵抗による測定誤差も連結経路の寄生抵抗の1部として補正することができ、基板内に作りこまれた被測定物のみの特性を正確に評価することができる。
大規模、高コストであるケルビン端子での測定系を使用することなく、測定器と被測定物間の連結経路の有限の寄生抵抗による測定誤差を簡単な予備測定及び演算を用いて補正することができ、被測定物の特性を正確に評価することができる。また、本発明の手法を用いることで、ケルビン接続での測定方法では補正できない、被測定物が半導体基板上等に被測定物とその端子をとるための配線及びパッドの構成で基板上に作りこまれている測定パターンであり、前記配線及びパッドが被測定物の端子1つについて1系統しか用意されていない場合に関しても、前記配線及びパッドの寄生抵抗による測定誤差を連結経路の寄生抵抗の一部として補正することができ、基板内に作りこまれた被測定物のみの特性を正確に評価することができる。
(第1の実施形態)
第1の実施形態は図1に示した被測定物Aと、測定器と被測定物を接続するケーブル、プローブ等の連結経路B1〜Bnと、測定器Cと、Cを制御する装置Dで構成される。また、DはCの制御機能に加え、Cの測定条件、測定結果の所得、格納機能、所得したデータの演算、演算したデータの格納機能を持つものである。
第1の実施形態は図1に示した被測定物Aと、測定器と被測定物を接続するケーブル、プローブ等の連結経路B1〜Bnと、測定器Cと、Cを制御する装置Dで構成される。また、DはCの制御機能に加え、Cの測定条件、測定結果の所得、格納機能、所得したデータの演算、演算したデータの格納機能を持つものである。
まず第1の工程の、被測定物測定前の予備測定の方法として、対象となる測定系が図1におけるAとB1〜Bnとの境界部で脱着が可能な場合、その接続を外しB1〜Bnの端子同士をこれまでAと接続していた部位において全て短絡する。この概要図を図2に示す。この状態でDよりCを駆動して予備測定を行い測定結果をDに取り込む。予備測定の内容としては、図2の短絡されたB1〜Bnの任意の2端子での電流対電圧測定を連結経路の数と同じ回数(図1〜4においては、n回)実施する。但し、測定毎で連結経路の組み合わせは重複せず、全ての連結経路が最低1回は測定されている必要があり、測定を実施している端子以外の端子の測定器側の入力インピーダンスは測定系の寄生抵抗に比べて十分大きな値(1MΩ等)に設定する。次に第2の工程として、この各々の測定結果より各寄生抵抗R1〜Rnと前記測定結果の関係式を定義する。式はCの端子xと端子yの間の電圧、電流をVxy、Ixy、それぞれの端子に繋がる連結経路を、Bx、Byとし、BxとByの直列の寄生抵抗成分をRx、Ryとしたときに、
Vxy/Ixy=Rx+Ry (式−1)
と定義する。例として図2の端子1と端子2で測定を行った場合式−1は、
V12/I12=R1+R2 (式−2)
となる。前記予備測定の結果全てに式−1を適応することでn個の変数、R1〜Rnに対してn個の式を導くことができる。定義した全ての式を使用して、図2のR1〜Rnを導出し、Dの該当する箇所に導出した各端子の寄生抵抗値を格納、保存する。次に、第3の工程の被測定物測定として、図1のように測定器と被測定物を接続し前記制御装置で測定を行う。次に第4の工程の測定データの補正として、第3の工程の測定結果と、第2の工程で格納した寄生抵抗値、R1〜Rnより、測定系の寄生抵抗の影響を除去した被測定物の特性を演算する。演算手法としてはCの端子xの電圧、電流を、Vx、Ix、Cに繋がる連結経路Bxの寄生抵抗値をRx、端子xの被測定物端にかかっている電圧をVx_inとすると、Vx_inは、
Vx_in=Vx−IxRx (式−3)
で与えられる。このVx_inを各端子について導出し、端子xの被測定物端の電流対電圧の関係、Ix対Vx_inとしてデータ補正、保存し、一連の測定を終了する。
Vxy/Ixy=Rx+Ry (式−1)
と定義する。例として図2の端子1と端子2で測定を行った場合式−1は、
V12/I12=R1+R2 (式−2)
となる。前記予備測定の結果全てに式−1を適応することでn個の変数、R1〜Rnに対してn個の式を導くことができる。定義した全ての式を使用して、図2のR1〜Rnを導出し、Dの該当する箇所に導出した各端子の寄生抵抗値を格納、保存する。次に、第3の工程の被測定物測定として、図1のように測定器と被測定物を接続し前記制御装置で測定を行う。次に第4の工程の測定データの補正として、第3の工程の測定結果と、第2の工程で格納した寄生抵抗値、R1〜Rnより、測定系の寄生抵抗の影響を除去した被測定物の特性を演算する。演算手法としてはCの端子xの電圧、電流を、Vx、Ix、Cに繋がる連結経路Bxの寄生抵抗値をRx、端子xの被測定物端にかかっている電圧をVx_inとすると、Vx_inは、
Vx_in=Vx−IxRx (式−3)
で与えられる。このVx_inを各端子について導出し、端子xの被測定物端の電流対電圧の関係、Ix対Vx_inとしてデータ補正、保存し、一連の測定を終了する。
(第2の実施形態)
第2の実施形態として、被測定物が半導体基板上等に被測定物とその端子をとるための配線及びパッドの構成で基板上に作りこまれている測定パターンであり、連結経路と被測定物の境界部が基板内の作りこまれた配線部位であり、脱着及び直接短絡させることが不可能な場合の本発明の実施方法を示す。この場合の測定系を図3に示す。
第2の実施形態として、被測定物が半導体基板上等に被測定物とその端子をとるための配線及びパッドの構成で基板上に作りこまれている測定パターンであり、連結経路と被測定物の境界部が基板内の作りこまれた配線部位であり、脱着及び直接短絡させることが不可能な場合の本発明の実施方法を示す。この場合の測定系を図3に示す。
まず第1の工程の被測定物測定前の予備測定の方法として、図3にあるように、Eが半導体基板上等に被測定物とその端子をとるための配線及びパッドの構成で基板上に作りこまれている測定パターンであり、前記境界部が基板内の作りこまれた配線部位であり脱着及び直接短絡させることが不可能な場合は、あらかじめ予備測定用のパターンを用意しておく。予備測定用のパターンの形状としては、図3の測定パターン内のEを連結経路の寄生抵抗値に比べて十分抵抗の低い導体と置き換えることで、前記境界部でB1〜Bnの端子同士をごく微小な抵抗体で短絡した形状とし、予備測定においては測定パターンの代わりにこれを使用する。以後この予備測定用のパターンをショートパターンと呼ぶ。これを図4に示す。この状態でDよりCを駆動して予備測定を行い、測定結果を前記測定制御装置に取り込む。以降、第1の実施形態と同じ手法で予備測定及び、演算処理を行い、図4のR1〜Rnを導出し、Dの該当する箇所に導出した各端子の寄生抵抗値を格納、保存する。この時、導出されるR1〜Rnは、第1の実施形態でのケーブル、プローブ等の寄生抵抗に加え、基板上の配線及びパッドの寄生抵抗も含んだものである。以降、第1の実施形態と同じ手法で被測定物測定、その測定データの補正を行い一連の測定を終了する。この第2の実施形態の手法を用いることで、ケルビン接続での測定方法では補正できない、被測定物が半導体基板上等に被測定物とその端子をとるための配線及びパッドの構成で基板上に作りこまれている測定パターンであり、前記配線及びパッドが被測定物の端子1つについて1系統しか用意されていない場合に関しても、前記配線及びパッドの寄生抵抗による測定誤差を連結経路の寄生抵抗の1部として補正することができ、基板内に作りこまれた被測定物のみの特性を正確に評価することができる。
本発明の産業利用上の可能性として、半導体装置の量産工場において、半導体基板上に作りこんだ半導体回路の出来映えを検査するため回路内で使用されている代表的な素子の特性を測定する。それら代表的な素子の測定パターンは基板上でPCMと呼ばれる検査用測定パターン専用の部位に配置されている。そのPCMの測定において、前記第2の実施形態のショートパターンを使用しての測定データの補正を実施することで測定系の寄生抵抗に加え基板内に作りこんだ測定パターンの被測定物以外の配線寄生抵抗を補正することができ、被測定物の特性をより正確に測定することができる。配線に存在する微小な寄生抵抗値が測定値に大きく影響してくる大電流パワーFETの評価等には当手法は非常に有用である。
また、半導体回路設計時に使用する回路シミュレーター内部の1つ1つのデバイスのモデリングを実施する際、その素子特性を正確に測定する必要がある。その測定において前記のショートパターンを使用しての測定データの補正を実施することで、測定系の寄生抵抗に加え基板内に作りこんだ測定パターンの被測定物以外の配線寄生抵抗を補正することができ、被測定物の特性をより正確に測定することができる。配線に存在する微小な寄生抵抗値が測定値に大きく影響してくる大電流パワーFETの評価等には、当手法は非常に有用である。
A 被測定物
B1〜Bn 測定器と被測定物を接続する連結経路(ケーブル、プローブ、テストパターン上の配線等)
R1〜Rn B1〜Bnにつく直列抵抗成分の各々の和
C 測定器
D 測定制御装置
E 基板内に作りこまれている被測定物
F 基板内に作りこまれている被測定物の外周と同じ大きさの、十分抵抗の低い導体
B1〜Bn 測定器と被測定物を接続する連結経路(ケーブル、プローブ、テストパターン上の配線等)
R1〜Rn B1〜Bnにつく直列抵抗成分の各々の和
C 測定器
D 測定制御装置
E 基板内に作りこまれている被測定物
F 基板内に作りこまれている被測定物の外周と同じ大きさの、十分抵抗の低い導体
Claims (2)
- 測定器、被測定物及び測定器と被測定物を接続する少なくとも3つ以上の連結経路から構成される直流電気特性測定系において、前記連結経路に存在する寄生抵抗による測定誤差を無くすことを目的とし、第1の工程として前記寄生抵抗の値をあらかじめ導出するための予備測定として、被測定物の測定に使用する全ての連結経路と被測定物の接続を外し、その外した部位において前記複数の連結経路同士を全て短絡、もしくは連結経路同士をその外した部位において直接全て短絡することが困難な場合は、連結経路の寄生抵抗に比べて十分抵抗値の低い導体を通じて全ての連結経路同士を短絡し、その状態で任意の2端子(2つの連結経路)を使用して連結経路の数と同じ回数の電流対電圧測定を、測定毎に連結経路同士の組み合わせが重複しないという条件と、全ての連結経路が最低1回は測定に使用されるという条件と、測定時は測定に使用している2つの端子以外の全ての端子の測定器側の入力インピーダンスを連結経路の寄生抵抗に比べて十分大きな値(1MΩ等)に設定することを条件として実施する工程と、第2の工程として前記予備測定の全ての測定結果の電流対電圧特性と全ての連結経路の寄生抵抗値の関係を数式で表し、それら全てを用いて全ての連結経路の寄生抵抗値をそれぞれ導出し保存する工程と、第3の工程として実際に被測定物の測定を実施する工程と、第4の工程として前記第3の工程での測定結果と前記第2の工程で保存した各連結経路の寄生抵抗値より連結経路の寄生抵抗の影響を除去した被測定物のみの特性を演算する工程により、前記連結経路に存在する寄生抵抗による測定誤差を取り除いた被測定物の特性を評価することができる測定システム、及び、測定方法。
- 請求項1に示した予備測定において、連結経路同士を被測定物との接続部位において直接全て短絡することが困難な場合の、連結経路の寄生抵抗に比べて十分抵抗値の低い導体を通じて全ての連結経路同士を短絡する手法が、被測定物が半導体基板上等に被測定物とその端子をとるための配線及びパッドの構成で基板上に作りこまれている測定パターンであり、連結経路と被測定物の境界部が基板内の作りこまれた配線部位にあり脱着及び直接短絡させることが不可能な場合に、測定パターン内の被測定物を十分抵抗の低い導体と置き換えることで、前記連結経路同士を短絡した形状の予備測定用のパターンを、あらかじめ基板上の被測定物近辺に作成し、それを使用して請求項1に示した一連の工程を実施することで、前記基板内に作りこまれた配線及びパッドの寄生抵抗による測定誤差も連結経路の寄生抵抗の1部として補正することができ、基板内に作りこまれた被測定物のみの特性を正確に評価することができる測定システム及び測定方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004063551A JP2005249701A (ja) | 2004-03-08 | 2004-03-08 | 3端子以上の端子を持つ電気的試料の正確な直流特性の評価方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004063551A JP2005249701A (ja) | 2004-03-08 | 2004-03-08 | 3端子以上の端子を持つ電気的試料の正確な直流特性の評価方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005249701A true JP2005249701A (ja) | 2005-09-15 |
Family
ID=35030295
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004063551A Pending JP2005249701A (ja) | 2004-03-08 | 2004-03-08 | 3端子以上の端子を持つ電気的試料の正確な直流特性の評価方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005249701A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101948715B1 (ko) * | 2017-12-13 | 2019-05-30 | 한국산업기술대학교산학협력단 | 반도체/금속체의 dc 특성 및 전기적 잡음 특성의 동시 측정 시스템 및 방법 |
-
2004
- 2004-03-08 JP JP2004063551A patent/JP2005249701A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101948715B1 (ko) * | 2017-12-13 | 2019-05-30 | 한국산업기술대학교산학협력단 | 반도체/금속체의 dc 특성 및 전기적 잡음 특성의 동시 측정 시스템 및 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4835757B2 (ja) | 電池特性評価装置 | |
US9921252B2 (en) | High voltage isolation measurement system | |
US10890642B1 (en) | Calibrating impedance measurement device | |
WO2011151856A1 (ja) | 測定装置および測定方法 | |
US20190146050A1 (en) | Self-Calibration of Source-Measure Unit via Capacitor | |
US20120303297A1 (en) | Systems and Methods for Determining Electrical Faults | |
US11300616B2 (en) | Systems and methods for non-invasive current estimation | |
JP5437183B2 (ja) | 測定装置および基板検査装置 | |
JP4833766B2 (ja) | 測定装置 | |
CN104345248A (zh) | 识别有缺陷的电缆 | |
JP2016099276A (ja) | 絶縁抵抗測定装置 | |
JP2005249701A (ja) | 3端子以上の端子を持つ電気的試料の正確な直流特性の評価方法 | |
TW201443449A (zh) | 基板檢測裝置及基板檢測方法 | |
CN109061434B (zh) | 板级电路退化测试方法 | |
CN109061524B (zh) | 电源测试电路及方法 | |
JP2011226782A (ja) | 検査装置および検査方法 | |
JP2007240378A (ja) | ひずみ・温度測定方法 | |
JP2013205026A (ja) | 基板検査装置および基板検査方法 | |
JP2005122497A (ja) | アナログ機能記述を利用したテスト回路作成方法 | |
RU2739386C2 (ru) | Способ установления места снижения сопротивления изоляции | |
JP6798834B2 (ja) | 検査装置、検査システム、検査方法、及び検査プログラム | |
KR102563797B1 (ko) | 품질 측정 장치, 이의 측정 방법 및 이의 기록매체 | |
CN116256623B (zh) | 一种基于伏安特性曲线的芯片电特性分析系统及方法 | |
CN211375012U (zh) | 一种输入电流的测试设备及服务器 | |
JP6821458B2 (ja) | 検査用データ作成装置および検査用データ作成方法 |