CN116256623B - 一种基于伏安特性曲线的芯片电特性分析系统及方法 - Google Patents

Abstract

本发明公开一种基于伏安特性曲线的芯片电特性分析系统及方法，涉及芯片电特性分析技术领域，以消除芯片电特性分析时寄生阻抗带来的压降误差。所述系统包括：源表设备、上位机、待测芯片、双电源运算放大器以及电压测量设备；源表设备对待测芯片的目标引脚端施加预设电压，并获取第一电流；电压测量设备测量双电源运算放大器输出的第一电压；上位机基于第一电压和第一电流，计算实际施加给待测芯片目标引脚端的目标电压值和目标电流值，并基于所有目标电压值和所有目标电流值绘制伏安特性曲线，分析待测芯片目标引脚端的电特性。本发明提供的系统用于依据实际施加给芯片引脚端的电流值和电压值绘制伏安特性曲线，提高芯片电特性分析的精度。

Description

一种基于伏安特性曲线的芯片电特性分析系统及方法

技术领域

本发明涉及芯片电特性分析技术领域，尤其涉及一种基于伏安特性曲线的芯片电特性分析系统及方法。

背景技术

在对芯片样片的测试中，芯片流片后，需要对芯片的基本电特性进行一次完整的测试，确保芯片流片的良率处于正常的范围值，同时在芯片坏片测试验证过程中，也可通过芯片的基本电特性，快速定位芯片故障点，减少故障定位的时间成本。芯片的基本电特性测试大多表现为芯片引脚的伏安特性曲线测试，测试方法为通过源表设备对芯片某个特定引脚施加特定电压，同时采集对应的特定电流，施加不同的电压并采集对应的电流，根据电压和电流之间的关系，绘制出该特定引脚的伏安特性曲线图，并根据此方法依次完成芯片其余特定引脚的伏安特性曲线图的绘制，最终得到该芯片所有引脚的伏安特性曲线图。

但是现有的芯片基本电特性测试中，源表设备输出端到芯片引脚输入端存在测试线缆、电路板走线等寄生阻抗，寄生阻抗在电流作用下会产生一定的压降，从而导致芯片引脚端实际施加的电压值低于源表设备输出端电压，绘制出的伏安特性曲线图并不准确。因此，提供一种芯片伏安特性曲线测试方法，能够消除寄生阻抗带来的误差，依据实际施加给芯片引脚端的电流值和电压值绘制伏安特性曲线，以提高芯片电特性分析的精度成为亟待解决的问题。

发明内容

本发明的目的在于提供一种基于伏安特性曲线的芯片电特性分析系统及方法，用于消除测试线缆、电路板走线等寄生阻抗在电流经过时产生的压降问题，依据实际施加给芯片引脚端的电流值和电压值绘制伏安特性曲线，以提高芯片电特性分析的精度。

为了实现上述目的，本发明提供如下技术方案：

第一方面，本发明提供一种基于伏安特性曲线的芯片电特性分析系统，包括：

源表设备、上位机、待测芯片、双电源运算放大器以及电压测量设备；

所述上位机控制所述源表设备对所述待测芯片的目标引脚端施加预设电压，并获取所述待测芯片的第一电流；所述上位机控制所述电压测量设备测量所述双电源运算放大器输出的第一电压；所述上位机基于所述第一电压以及所述第一电流，计算实际施加给所述待测芯片的目标引脚端的目标电压值以及目标电流值；

所述上位机获取实际施加给所述待测芯片的目标引脚端的所有目标电压值以及所有目标电流值；基于所有目标电压值以及所有目标电流值绘制所述待测芯片的目标引脚端校正后的伏安特性曲线；

基于所述校正后的伏安特性曲线，分析所述待测芯片的目标引脚端的基本电特性。

与现有技术相比，本发明提供的一种基于伏安特性曲线的芯片电特性分析系统中包括源表设备、上位机、待测芯片、双电源运算放大器以及电压测量设备；通过上位机控制源表设备对所述待测芯片的目标引脚端施加预设电压，获取到待测芯片的第一电流；同时上位机控制电压测量设备测量双电源运算放大器输出的第一电压；由于双电源运算放大器的“虚短、虚段”原则，双电源运算放大器输入内阻极大，因此流入双电源运算放大器同相端的电流忽略不计，故测量到的第一电压即为运算放大器的输入电压，进而上位机基于运算放大器的输入电压计算出实际施加给待测芯片的目标引脚端的目标电压值，基于第一电流计算出实际施加给待测芯片的目标引脚端的目标电流值；使计算得到的目标电压值和目标电流值去除了源表设备和待测芯片之间的寄生阻抗带来的误差，有效的消除了测试线缆、电路板走线等寄生阻抗在电流经过时产生的压降问题；上位机获取实际施加给所述待测芯片的目标引脚端的所有目标电压值以及所有目标电流值；基于所有目标电压值以及所有目标电流值绘制所述待测芯片的目标引脚端校正后的伏安特性曲线，基于所述校正后的伏安特性曲线，更为准确的分析所述待测芯片的目标引脚端的基本电特性，提高了芯片电特性分析的精度。

第二方面，本发明还提供一种基于伏安特性曲线的芯片电特性分析方法，包括：

获取待测芯片的第一电流；所述第一电流是对所述待测芯片的目标引脚端施加预设电压后产生的；

获取双电源运算放大器输出的第一电压；

基于所述第一电压和所述第一电流，计算实际施加给所述待测芯片的目标引脚端的目标电压值以及目标电流值；

获取实际施加给所述待测芯片的目标引脚端的所有目标电压值以及所有目标电流值；

基于所有目标电压值以及所有目标电流值绘制所述待测芯片引脚端校正后的伏安特性曲线；

基于所述校正后的伏安特性曲线，分析所述待测芯片的目标引脚端的基本电特性。

与现有技术相比，本发明提供的一种基于伏安特性曲线的芯片电特性分析方法的有益效果与上述技术方案所述的一种基于伏安特性曲线的芯片电特性分析系统的有益效果相同，此处不做赘述。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1为本发明提供的一种基于伏安特性曲线的芯片电特性分析系统结构图；

图2为本发明提供的一种基于伏安特性曲线的芯片电特性分析方法流程图；

图3为源表设备输出的预设电压为正向时的电路示意图；

图4为源表设备输出的预设电压为负向时的电路示意图；

图5为待测芯片的目标引脚端校正前和校正后的伏安特性曲线。

具体实施方式

为了便于清楚描述本发明实施例的技术方案，在本发明的实施例中，采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。例如，第一阈值和第二阈值仅仅是为了区分不同的阈值，并不对其先后顺序进行限定。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定，并且“第一”、“第二”等字样也并不限定一定不同。

需要说明的是，本发明中，“示例性的”或者“例如”等词用于表示作例子、例证或说明。本发明中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其他实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。

本发明中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B的情况，其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项（个）”或其类似表达，是指的这些项中的任意组合，包括单项（个）或复数项（个）的任意组合。例如，a，b或c中的至少一项（个），可以表示：a，b，c，a和b的结合，a和c的结合，b和c的结合，或a、b和c的结合，其中a，b，c可以是单个，也可以是多个。

接下来结合附图对本申请的技术方案进行说明：

图1为本发明提供的一种基于伏安特性曲线的芯片电特性分析系统结构图图，该系统包括源表设备、上位机、待测芯片、双电源运算放大器以及电压测量设备；所述上位机控制所述源表设备对所述待测芯片的目标引脚端施加预设电压，并获取所述待测芯片的第一电流；所述上位机控制所述电压测量设备测量所述双电源运算放大器输出的第一电压；所述上位机基于所述第一电压以及所述第一电流，计算实际施加给所述待测芯片的目标引脚端的目标电压值以及目标电流值；所述上位机获取实际施加给所述待测芯片的目标引脚端的所有目标电压值以及所有目标电流值；基于所有目标电压值以及所有目标电流值绘制所述待测芯片的目标引脚端校正后的伏安特性曲线；基于所述校正后的伏安特性曲线，分析所述待测芯片的目标引脚端的基本电特性。

具体的，由于双电源运算放大器的“虚短、虚段”原则，双电源运算放大器输入内阻极大，因此流入双电源运算放大器同相端的电流忽略不计，故测量到的第一电压即为运算放大器的输入电压，进而上位机基于运算放大器的输入电压计算出实际施加给待测芯片的目标引脚端的目标电压值，基于第一电流计算出实际施加给待测芯片的目标引脚端的目标电流值；使计算得到的目标电压值和目标电流值去除了源表设备和待测芯片之间的寄生阻抗带来的误差，有效的消除了测试线缆、电路板走线等寄生阻抗在电流经过时产生的压降问题。

作为一种可选的实施方式，所述上位机基于通信线控制所述源表设备和所述电压测量设备；所述源表设备、所述待测芯片和所述双电源运算放大器的正相输入端之间通过携带阻抗的导线连接；所述双电源运算放大器和所述电压测量设备通过导线连接；所述双电源运算放大器的输出端与反相输入端相连，形成闭环。

具体的，上位机模块通过GPIB总线对源表模块、电压测量模块进行控制；双电源运算放大器的输出端与反相输入端相连，形成闭环，所以双电源运算放大器输出端电压与反相输入端电压相等，并且双电源运算放大器反相输入端电压与正相输入端电压相等，进而双电源运算放大器输出端电压、反相输入端电压和正相输入端电压相等。

作为一种可选的实施方式，所述阻抗包括寄生阻抗和外围阻抗；所述寄生阻抗包括第一电阻；所述外围阻抗包括第二电阻和第三电阻；所述第一电阻一端连接源表设备，另一端连接待测芯片以及第二电阻的一端；所述第二电阻的另一端连接第三电阻的一端以及双电源运算放大器正输入端；所述第三电阻另一端接地；所述第一电阻至少包括测试线缆和电路板走线携带的阻抗。

具体的，R1表征为测试线缆、电路板走线等寄生阻抗，在电流作用下会产生一定的压降，影响伏安特性曲线的测试精度；R2、R3表征双电源运算放大器的外围电阻器件，主要负责根据R2、 R3的分压关系去计算芯片引脚端实际施加的电压值。

上述一种基于伏安特性曲线的芯片电特性分析系统中，上位机通过GPIB总线对源表模块、电压测量模块进行控制，同时将电压测量模块、源表模块的测试数据进行采集、计算、校准，通过软件算法计算出此时芯片某个引脚端实际施加的电压V及电流I，并精确绘制出芯片某个引脚端的伏安特性曲线图。基于图1中的系统，在基于伏安特性曲线的芯片电特性分析时，对应的分析方法如图2所示，该方法包括以下步骤：

步骤201：获取待测芯片的第一电流；所述第一电流是对所述待测芯片的目标引脚端施加预设电压后产生的。

具体的，上位机控制源表设备对待测芯片施加预设电压，对应产生第一电流，预设电压和第一电流都是源表设备直接输出的。

步骤202：获取双电源运算放大器输出的第一电压。

具体的，上位机控制源表设备对待测芯片施加预设电压后，电路流通，将电压测量设备与双电源运算放大器的输出端通过导线直接相连，使电压测量设备可以直接获取双电源运算放大器输出的第一电压。

步骤203：基于所述第一电压和所述第一电流，计算实际施加给所述待测芯片的目标引脚端的目标电压值以及目标电流值。

具体的，计算得到的目标电压值以及目标电流值是去除了线路中寄生阻抗产生的压降误差后，实际施加给待测芯片的目标引脚端的电压值和电流值。

步骤204：获取实际施加给所述待测芯片的目标引脚端的所有目标电压值以及所有目标电流值。

具体的，对待测芯片的同一目标引脚端施加多个电压电流，得到同一目标引脚端实际被施加的多个电压值和电流值。

步骤205：基于所有目标电压值以及所有目标电流值绘制所述待测芯片引脚端校正后的伏安特性曲线。

具体的，对同一目标引脚端施加多个电压V并采集对应的电流I数据，根据V和I之间的关系，绘制出该特定引脚的伏安特性曲线图。

步骤206：基于所述校正后的伏安特性曲线，分析所述待测芯片的目标引脚端的基本电特性。

具体的，可以观察到伏安特性曲线的拐点、拐点对应的电压值、拐点对应的电流值和斜率等，根据伏安特性曲线的数据分析待测芯片目标引脚端的电特性；芯片的电特性描述了芯片在工作过程中的电性能，包括芯片的电压、电流、功耗、噪声等参数，芯片的电气特性需要满足应用需求，并且需要进行电气测试以确保芯片的稳定性和可靠性。

作为一种可选的实施方式，基于所述第一电压和所述第一电流，计算实际施加给所述待测芯片引脚的目标电压值以及目标电流值，包括：

获取寄生阻抗和外围阻抗；所述寄生阻抗包括第一电阻；所述外围阻抗包括第二电阻和第三电阻；所述第一电阻一端连接源表设备，另一端连接待测芯片以及第二电阻的一端；所述第二电阻的另一端连接第三电阻的一端以及双电源运算放大器正输入端；所述第三电阻另一端接地；所述第一电阻至少包括测试线缆和电路板走线携带的阻抗；

根据所述第二电阻和第三电阻与所述目标电压值的分压关系，计算所述目标电压值；根据所述第一电压和第三电阻计算所述双电源运算放大器正输入端的电流值；根据所述第一电流和所述双电源运算放大器正输入端的电流值，计算所述目标电流值。

具体的，第一电阻为R1，表征测试线缆、电路板走线等寄生阻抗，第二电阻为R2，第三电阻为R3，表征双电源运算放大器的外围电阻；在绘制待测芯片的伏安特性曲线时，由于R1在电流作用下会产生一定的压降，使待测芯实际接收到的电压并不是源表设备输出的预设电压，所以如果直接根据源表设备输出的预设电压绘制伏安特性曲线，会影响伏安特性曲线的测试精度；因此，根据R2、R3的分压关系去计算芯片引脚端实际施加的目标电压值，R2、R3对双电源运算放大器的输入电压进行分压，同时根据电压测量设备直接获得的双电源运算放大器的输出电压，就可以得到双电源运算放大器的输入电压，进而通过R2、R3的分压关系计算得到待测芯片目标引脚端实际接收到的目标电压值；由于R3的另一端接地，所以可以根据双电源运算放大器的输入电压和R3的值直接计算得到R2、R3支路的电流，进而通过节点电流公式直接计算得到待测芯片目标引脚端实际接收到的目标电流值。有效的消除了测试线缆、电路板走线等寄生阻抗在电流经过时产生的压降问题，使计算得到的目标电压值和目标电流值即为实际施加给待测芯片目标引脚端的电压值和电流值。

作为一种可选的实施方式，所述获取实际施加给所述待测芯片的目标引脚端的所有目标电压值以及所有目标电流值之前，包括：

针对任意一个目标引脚端，基于源表设备将不同大小和方向的预设电压施加给所述目标引脚端，获取所有预设电压值；获得所有预设电压值对应的所有第一电压值和所有第一电流值，并根据所有第一电压值和所有第一电流值计算所述待测芯片的目标引脚实际施加的所有目标电压值以及所有目标电流值。

具体的，待测芯片有多个目标引脚，针对任意一个目标引脚端，源表设备将不同大小和方向的预设电压施加给目标引脚端，基于所有预设电压值得到对应的所有第一电压值和所有第一电流值，进而根据所有第一电压值和所有第一电流值计算得到待测芯片的目标引脚实际施加的所有目标电压值以及所有目标电流值。上位机通过GPIB总线对源表模块、电压测量模块进行控制，同时将电压测量模块、源表模块的测试数据进行采集、计算、校准，最终基于所有目标电压值以及所有目标电流值精确绘制出芯片的伏安特性曲线，基于校正后的伏安特性曲线，更为准确的分析待测芯片的目标引脚端的基本电特性，提高芯片电特性分析的精度。

作为一种可选的实施方式，基于源表设备将不同大小和方向的预设电压施加给所述目标引脚端，获取所有预设电压值，包括：

通过上位机控制所述源表设备调节所述预设电压的方向；

当所述预设电压为正向电压时，在正向电压的取值范围内线性调节所述预设的大小，获取所有正向预设电压值；当所述预设电压为负向电压时，在负向电压的取值范围内线性调节所述预设电压的大小，得到所有负向预设电压值；所述所有正向预设电压值和所述所有负向预设电压值的合集为所述所有预设电压值。

具体的，上位机模块通过GPIB总线对源表模块进行控制，调节预设电压的大小以及方向。

当当源表模块输出电压V处于正电压范围0~VCC时，此时源表模块输出电流I方向如下图3所示，源表模块输出电流I主要流出至运算放大器端Ib及待测芯片端Ia，因此待测芯片端Ia=I-Ib。根据运算放大器“虚短、虚段”原则，由于运算放大器输入内阻极大，流入运算放大器同相端的电流忽略不计，因此：Vp=Vn=V2，V1=V2(R2+R3)/R3，Ib=V2/R3，Ia=I-V2/R3，计算出电压V1及电流Ia。V1及Ia即为待测芯片引脚端的实际施加的电压值及相应的电流值，此时上位机从源表模块获取到的电压V及电流I需要自校准为V1及Ia。上位机模块控制源表设备线性施加正向电压V并采集对应的电流I，依次计算出芯片引脚端实际施加的电压V1及电流Ia，最终上位机模块绘制输出该特性引脚正向电压状态下的伏安特性曲线图。

当源表模块输出电压V处于负电压范围-VCC~0时，此时源表模块输出电流I方向如下图4所示，源表模块输入电流I主要从运算放大器端Id及待测芯片端Ic流入，因此待测芯片端Ic=I-Id。根据运算放大器“虚短、虚段”原则，由于运算放大器输入内阻极大，流入运算放大器同相端的电流忽略不计，因此：Vp=Vn=V4，V3=V4(R2+R3)/R3，Id=V4/R3，Ic=I-V4/R3。计算出电压V3及电流Ic。V3及Ic即为待测芯片引脚端的实际施加的电压值及相应的电流值，此时上位机从源表模块获取到的电压V及电流I需要自校准为V3及Ic。上位机模块控制源表设备线性施加负向电压V并采集对应的电流I，依次计算出芯片引脚端实际施加的电压V3及电流Ic，最终上位机模块绘制输出该特性引脚负向电压状态下的伏安特性曲线图。

校正后的伏安特性曲线，有效的消除了测试线缆、电路板走线等寄生阻抗在电流经过时产生的压降问题，使计算得到的目标电压值和目标电流值即为实际施加给待测芯片目标引脚端的电压值和电流值，可以更为准确的分析待测芯片的目标引脚端的基本电特性，提高了芯片电特性分析的精度。

作为一种可选的实施方式，获得与所述所有预设电压值对应的所有第一电压值和所有第一电流值之后还包括：

基于所述所有预设电压值和所述所有第一电流值，绘制所述待测芯片的目标引脚端校正前的伏安特性曲线。

具体的，如下图5所示，绘制所述待测芯片的目标引脚端校正前和校正后的伏安特性曲线，直观的体现出本发明校正后的伏安特性曲线与校正前的伏安特性曲线的误差。

作为一种可选的实施方式，所述获取双电源运算放大器输出的第一电压，包括：

所述双电源运算放大器反相闭环连接；根据所述双电源运算放大器输出的第一电压，获取所述双电源运算放大器输入端的电压。

具体的，根据R2和R3对双电源运算放大器输入端的电压的分压关系，计算出待测芯片实际接收到是目标电压值。

作为一种可选的实施方式，基于所述校正后的伏安特性曲线，分析所述待测芯片的目标引脚端的基本电特性包括：

判断所述校正后的伏安特性曲线拐点对应的电压值和电流值是否在预设范围内，分析所述待测芯片的目标引脚端的基本电特性；所述基本电特性至少包括所述待测芯片的目标引脚端的内部电路结构。

具体的，当校正后的伏安特性曲线拐点对应的电压值和电流值超出预设范围时，可以判断出目标引脚端的内部电路结构异常。根据芯片的伏安特性曲线图综合反映出该芯片的电特性，可用于芯片流片良率测试或坏片的测试验证，另外通过某些特定引脚的伏安特性曲线图可快速定位芯片故障点，减少故障定位的时间成本。

在芯片测试技术领域中，通过电压源设备对芯片某两个特定引脚施加特定的电压V，同时采集对应的特定电流I，逐点施加电压V并采集对应的电流I数据，根据V和I之间的关系，绘制出该特定引脚的伏安特性曲线图。根据此方法依次完成芯片其余特定引脚的伏安特性曲线图的绘制，最终得到该芯片所有引脚的伏安特性曲线图。

尽管在此结合各实施例对本发明进行了描述，然而，在实施所要求保护的本发明过程中，本领域技术人员通过查看附图、公开内容、以及所附权利要求书，可理解并实现公开实施例的其他变化。在权利要求中，“包括”（comprising）一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况。单个处理器或其他单元可以实现权利要求中列举的若干项功能。相互不同的从属权利要求中记载了某些措施，但这并不表示这些措施不能组合起来产生良好的效果。

尽管结合具体特征及其实施例对本发明进行了描述，显而易见的，在不脱离本发明的精神和范围的情况下，可对其进行各种修改和组合。相应地，本说明书和附图仅仅是所附权利要求所界定的本发明的示例性说明，且视为已覆盖本发明范围内的任意和所有修改、变化、组合或等同物。显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。

Claims (7)

1.一种基于伏安特性曲线的芯片电特性分析系统，其特征在于，所述基于伏安特性曲线的芯片电特性分析系统包括：

源表设备、上位机、待测芯片、双电源运算放大器以及电压测量设备；

所述上位机控制所述源表设备对所述待测芯片的目标引脚端施加预设电压，并获取所述待测芯片的第一电流；所述上位机控制所述电压测量设备测量所述双电源运算放大器输出的第一电压；所述上位机基于所述第一电压以及所述第一电流，计算实际施加给所述待测芯片的目标引脚端的目标电压值以及目标电流值；所述目标电压值以及所述目标电流值去除了线路中寄生阻抗产生的压降误差；

所述寄生阻抗包括第一电阻；外围阻抗包括第二电阻和第三电阻；所述第一电阻一端连接源表设备，另一端连接待测芯片以及第二电阻的一端；所述第二电阻的另一端连接第三电阻的一端以及双电源运算放大器正输入端；所述第三电阻另一端接地；所述第一电阻至少包括测试线缆和电路板走线携带的阻抗；

所述上位机获取实际施加给所述待测芯片的目标引脚端的所有目标电压值以及所有目标电流值；基于所有目标电压值以及所有目标电流值绘制所述待测芯片的目标引脚端校正后的伏安特性曲线；

基于所述校正后的伏安特性曲线，分析所述待测芯片的目标引脚端的基本电特性；

所述上位机基于通信线控制所述源表设备和所述电压测量设备；所述源表设备、所述待测芯片和所述双电源运算放大器的正相输入端之间通过携带阻抗的导线连接；所述双电源运算放大器的输出端和所述电压测量设备通过导线连接；所述双电源运算放大器的输出端与反相输入端相连，形成闭环。

2.一种基于伏安特性曲线的芯片电特性分析方法，所述方法应用于权利要求1所述的一种基于伏安特性曲线的芯片电特性分析方法系统，其特征在于，方法包括：

获取待测芯片的第一电流；所述第一电流是对所述待测芯片的目标引脚端施加预设电压后产生的；

获取双电源运算放大器输出的第一电压；

获取寄生阻抗和外围阻抗；所述寄生阻抗包括第一电阻；所述外围阻抗包括第二电阻和第三电阻；所述第一电阻一端连接源表设备，另一端连接所述待测芯片以及所述第二电阻的一端；所述第二电阻的另一端连接所述第三电阻的一端以及所述双电源运算放大器的正输入端；所述第三电阻另一端接地；所述第一电阻至少包括测试线缆和电路板走线携带的阻抗；

根据所述第二电阻和所述第三电阻与目标电压值的分压关系，计算所述目标电压值；根据所述第一电压和所述第三电阻计算所述双电源运算放大器的正输入端的电流值；根据所述第一电流和所述双电源运算放大器的正输入端的电流值，计算目标电流值；所述目标电压值以及所述目标电流值去除了线路中寄生阻抗产生的压降误差；

获取实际施加给所述待测芯片的目标引脚端的所有目标电压值以及所有目标电流值；

基于所有目标电压值以及所有目标电流值绘制所述待测芯片引脚端校正后的伏安特性曲线；

基于所述校正后的伏安特性曲线，分析所述待测芯片的目标引脚端的基本电特性。

3.根据权利要求2所述一种基于伏安特性曲线的芯片电特性分析方法，其特征在于，所述获取实际施加给所述待测芯片的目标引脚端的所有目标电压值以及所有目标电流值之前，包括：

针对任意一个目标引脚端，基于源表设备将不同大小和方向的预设电压施加给所述目标引脚端，获取所有预设电压值；获得所有预设电压值对应的所有第一电压值和所有第一电流值，并根据所有第一电压值和所有第一电流值计算所述待测芯片的目标引脚实际施加的所有目标电压值以及所有目标电流值。

4.根据权利要求3所述的一种基于伏安特性曲线的芯片电特性分析方法，其特征在于，所述基于源表设备将不同大小和方向的预设电压施加给所述目标引脚端，获取所有预设电压值，包括：

通过上位机控制所述源表设备调节所述预设电压的方向；

当所述预设电压为正向电压时，在正向电压的取值范围内线性调节所述预设的大小，获取所有正向预设电压值；当所述预设电压为负向电压时，在负向电压的取值范围内线性调节所述预设电压的大小，得到所有负向预设电压值；所述所有正向预设电压值和所述所有负向预设电压值的合集为所述所有预设电压值。

5.根据权利要求3所述的一种基于伏安特性曲线的芯片电特性分析方法，其特征在于，所述获得与所述所有预设电压值对应的所有第一电压值和所有第一电流值之后还包括：

基于所述所有预设电压值和所述所有第一电流值，绘制所述待测芯片的目标引脚端校正前的伏安特性曲线。

6.根据权利要求2所述的一种基于伏安特性曲线的芯片电特性分析方法，其特征在于，所述获取双电源运算放大器输出的第一电压之后，还包括：

所述双电源运算放大器反相闭环连接；根据所述双电源运算放大器输出的第一电压，获取所述双电源运算放大器输入端的电压。

7.根据权利要求2所述的一种基于伏安特性曲线的芯片电特性分析方法，其特征在于，所述基于所述校正后的伏安特性曲线，分析所述待测芯片的目标引脚端的基本电特性包括：

判断所述校正后的伏安特性曲线拐点对应的电压值和电流值是否在预设范围内，分析所述待测芯片的目标引脚端的基本电特性；所述基本电特性至少包括所述待测芯片的目标引脚端的内部电路结构。