JP2005244294A - アナログ・ディジタル変換装置 - Google Patents
アナログ・ディジタル変換装置 Download PDFInfo
- Publication number
- JP2005244294A JP2005244294A JP2004047594A JP2004047594A JP2005244294A JP 2005244294 A JP2005244294 A JP 2005244294A JP 2004047594 A JP2004047594 A JP 2004047594A JP 2004047594 A JP2004047594 A JP 2004047594A JP 2005244294 A JP2005244294 A JP 2005244294A
- Authority
- JP
- Japan
- Prior art keywords
- analog
- gain
- correction data
- gain correction
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
【解決手段】 アナログ・ディジタル変換手段20aに入力されたアナログ波形信号は、PAD21およびHA22からなるアナログ増幅部によりレベル制御されてAD変換される。変換されたディジタル信号は、DSP16においてアナログ増幅部のアナログゲインを補正するゲイン補正データが乗算されてディジタル波形信号として出力される。製造時のゲイン補正データはフラッシュメモリ11に記憶されており、フラッシュメモリ11から電源バックアップされたRAM12に送られるため、製造時の正確なゲイン特性に簡易に戻すことができる。
【選択図】 図1
Description
また、ゲイン調整用の可変抵抗はAD変換装置のケースに収納されている変換基板上にあって、調整済みの可変抵抗が動かされると正確なゲイン特性からはずれてしまうことからユーザが調整を行なうことは禁止されている。この場合、ユーザがケースを開けてその可変抵抗を操作すると、製造時に行なわれたAD変換における正確なゲイン特性が得られる調整結果が失われてしまい、再度計測器を使用し多大の調整時間を費やして再調整しなければならないという問題点が生じるようになる。また、ADコンバータにおけるアナログ増幅手段のゲイン特性が経年変化等により変化する場合があるため、常に正確なゲイン特性を維持するには定期的に計測器を使用し多大の調整時間を費やして再調整する必要があるという問題点があった。
図1に示すアナログ・ディジタル変換装置(AD変換装置)1は、複数チャンネルのアナログ波形信号が入力可能とされており、チャンネル毎に入力されたアナログ波形信号をディジタル信号に変換するAD変換部20a、20b、・・・、20nを備えている。チャンネル数は、例えば8チャンネルとされアナログ波形信号はマイク、電気ギター、オーディオ装置等からのアナログ波形信号とされている。AD変換部20a、20b、・・・、20nは同様の構成とされており、代表してチャンネル1のAD変換部20aの構成が図示されている。AD変換部20aは、例えば0dbまたは−24dBの減衰量をアナログ波形信号に与える減衰器(PAD)21と、例えば、6dBあるいは12dBステップでアナログ波形信号のレベルを制御するヘッドアンプ(HA)22と、HA22から出力されるレベル制御されたアナログ波形信号をディジタル信号に変換するADコンバータ(ADC)23とを備えている。PAD21とHA22によりアナログ増幅部が構成されており、このアナログ増幅部において設定可能なアナログゲイン範囲は、例えば6dBステップで−10dB〜+56dBの範囲において設定できるようにされている。本発明の実施例において、入力するアナログ波形信号の基準レベルは0dB=0.775Vrmsに規定されている。また、ADコンバータ23のヘッドルーム(基準レベルからクリッピングレベルまでのマージン)は、例えば+20dBとされており、アナログゲインが+2dBに設定された場合には+18dBのアナログ信号まで正しくディジタル信号に変換できるものとされている。
なお、フラッシュメモリ11に格納されているゲイン補正データは、アナログ波形信号をAD変換した際にアナログ増幅部のアナログゲインの誤差を補正して正確なゲイン特性を得るためのゲイン補正データであり、メーカでAD変換装置1の出荷時に所定の校正装置を用いてゲイン補正データの調整を行い、得られたゲイン補正データが初期値としてフラッシュメモリ11に格納されている。また、フラッシュメモリ11に動作ソフトウェアを格納することにより、フラッシュメモリ11内の動作ソフトウェアを書き換えることで、動作ソフトウェアをバージョンアップすることができる。
この図に示すように、AD変換装置1のパネルには電源スイッチSW11と、表示器15である7セグメントLEDからなる3桁の表示器DPと、操作子14の一つであるロータリーエンコーダREとが設けられている。また、チャンネル1,チャンネル2,・・・チャンネル8のいずれかを選択する操作子14の一つである選択スイッチSW1,SW2,・・・SW8と、DSP16から出力されるAD変換された各チャンネルのディジタル波形信号のレベルを表示する6セグメントのレベルメータLM1、LM2、・・・LM8が設けられている。DSP16には、各チャンネルのレベルメータの各セグメントに対応して、ディジタル信号の最大レベルを0dBとしたスケールで0dB、−6dB、−12dB、−18dB、−30dB、−48dBの各レベル(そのレベル以上のとき|1|、未満のとき|0|)を検出するためのレベル検出器が備えられており、レベルメータの各セグメントの点灯状態は対応するレベル検出器の出力により制御される。このレベル検出器は6つのレベルしか検出できないが、より細かいレベル(例えば、100くらいのレベル)を精密に検出することのできるレベル検出器に置き換えても良い。
また、電源バックアップされているRAM12のメモリイニシャライズを行うことができる。RAM12のメモリイニシャライズを行うには予め定められたチャンネル選択スイッチの一つ(例えば、チャンネル4のチャンネル選択スイッチ)とスイッチSW10とを押しながら電源スイッチSW11をオンにする(メモリイニシャライズ操作)。これにより、RAM12は初期化されてフラッシュメモリ11に格納されている各チャンネルのゲイン補正データがRAM12に記憶されるようになる。
トリム設定(自動)を行う際には、各チャンネルにアナログ波形信号として基準レベル(例えば、+6dB)の基準アナログ信号を入力してトリム設定(自動)の準備を行う。次いで、ロータリーエンコーダREを操作してトリム設定(自動)を行う制御プログラムの番号を選択して、その番号を表示器DPに表示させる。これにより、トリム設定(自動)の制御プログラムが選択され、次いでスイッチSW10を操作すると選択されたトリム設定(自動)の制御プログラムが実行されてゲイン補正データが自動で調整されるようになる。また、その他I/O18に接続されたパーソナルコンピュータからターミナルソフトから、トリム設定(自動)の制御プログラムを実行するよう命令した場合も、ゲイン補正データが自動で調整されるようになる。
なお、PADとHAからなるアナログ増幅部におけるアナログゲインが切り替わった時もゲイン誤差があるので、アナログゲインを自動的に所定のステップ(例えば、6dBステップあるいは12dBステップ)で順次切り替え、切り替える毎にアナログゲイン誤差を補正するゲイン補正データの自動設定を各チャンネル毎に行い、決定されたゲイン補正データをフラッシュメモリ11に書き込むようにしても良い。
トリム設定(手動)を行うには、各チャンネルにアナログ波形信号として基準レベル(例えば、+6dB)の基準アナログ信号を入力する。次いで、ロータリーエンコーダREを操作してトリム設定(手動)を行うための制御プログラムの番号を選択して、その番号を表示器DPに表示させる。これにより、トリム設定(手動)の制御プログラムが選択され、次いでスイッチSW10を操作すると選択されたトリム設定(手動)の制御プログラムが実行されてゲイン補正データを手動で調整できるようになる。また、その他I/O18に接続されたパーソナルコンピュータで起動されたターミナルソフトから、トリム設定(手動)の制御プログラムを実行するよう命令した場合も、ゲイン補正データを手動で調整できるようになる。
なお、PADとHAからなるアナログ増幅部におけるアナログゲインが切り替わった時もゲイン誤差があるので、アナログゲインを所定のステップ(例えば、6dBステップあるいは12dBステップ)で順次切り替え、切り替える毎にアナログゲイン誤差を補正するゲイン補正データの手動設定を各チャンネル毎に行い、決定されたゲイン補正データをフラッシュメモリ11に書き込むようにしても良い。
選択されたトリム設定(自動)の処理では、まず、ステップS10にて供給されている基準アナログ信号をAD変換部20a、20b、・・・20nに入力し、続くステップS11にて自動調整処理を行う最初のチャンネルであるチャンネル1の準備が行われる。この準備では、チャンネル1のAD変換部20aとDSP16におけるアナログゲインが所定ゲイン(例えば、−4dB)に設定される。そして、ステップS12にて、DSP16より読み出される1チャンネルのレベル検出結果に基づいて、1チャンネルのディジタル信号のレベルが−18dBとなるようゲイン補正データを微調整するトリム調整処理が行われる。このトリム調整処理では決定されたチャンネル1のゲイン補正データがフラッシュメモリ11に格納されて終了し、ステップS13にて自動調整処理を行う次のチャンネルであるチャンネル2が準備され、チャンネル2のAD変換部20bとDSP16におけるゲインが所定ゲイン(例えば、+4dB)に設定される。
図5に示すトリム調整処理(例1)が開始されると、ステップS30にてPADとHAからなるアナログ増幅器に所定のアナログゲインGbが設定される。この所定のアナログゲインGbは、複数チャンネルの自動調整処理あるいは複数ゲインでの自動調整処理により定められている。次に、ステップS31にてDSP16のレベル検出器から当該チャンネルのAD変換されたディジタル信号の精密なレベルが読み出される。この読み出されたディジタル信号のレベルが調整可能範囲外にあるか否かがステップS32にて判断される。この判断では、読み出されたディジタル信号のレベルが、当該チャンネルに入力されている基準アナログ信号のレベルとアナログ増幅部に設定されているアナログゲインGbを勘案したレベルからゲイン補正データの調整範囲(例えば、±1.5dB)を超えている場合に調整可能範囲外と判断される。
また、ステップS32にて読み出されたディジタル信号のレベルが調整可能範囲外と判断されると、ステップS35に分岐してゲイン補正データを決定できない旨のエラー表示を表示器DPに表示し、トリム調整処理(例1)は終了する。
図6に示すトリム調整処理(例2)が開始されると、ステップS40にてPADとHAからなるアナログ増幅器に所定のアナログゲインGbが設定される。この所定のアナログゲインGbは、複数チャンネルの自動調整処理あるいは複数ゲインでの自動調整処理により定められている。次に、ステップS41にて調整データ(ゲイン補正データ)のレベルが最小値に設定されステップS42に進む。ステップS42では、DSP16のレベル検出器から当該チャンネルのディジタル信号の6つのレベルが読み出される。この読み出されたディジタル信号のレベルが調整可能範囲外にあるか否かがステップS43にて判断される。この判断では、読み出されたディジタル信号のレベルが、当該チャンネルに入力されている基準アナログ信号のレベルとアナログ増幅部に設定されているアナログゲインGbを勘案した所定レベルを超えている場合に調整可能範囲外と判断される。具体的に調整可能範囲外とされるのは、ゲイン補正データが最小値(−1.5dB)であるにも関わらず、ディジタル信号が−18dB以上であると判断される場合と、ゲイン補正データが最大値(+1.5dB)であるにも関わらず、ディジタル信号が−18dB未満であると判断される場合である。
また、ステップS43にて読み出されたディジタル信号のレベルが調整可能範囲外と判断されると、ステップS49に分岐してゲイン補正データを決定できない旨のエラー表示を表示器DPに表示し、トリム調整処理(例2)は終了する。
なお、ステップS47の処理は省略するようにしてもよい。
AD変換装置1の電源スイッチSW11が投入されるとメイン処理が開始され、ステップS50にて動作モードの設定が行われる。動作モードの設定では、電源スイッチ投入の時点でAD変換装置1の操作子14に所定の操作が行われていたか否かを判定し、所定の操作が行われていた場合に、AD変換装置1のメインテナンスのための「保守モード」の動作プログラムを実行する。既に説明したように、この「保守モード」の動作プログラムでは、図3に示す複数チャンネルの自動調整処理を起動できる。一方、所定の操作が行われていなかった場合には、ステップS51以降の「通常モード」の処理が実行される。ステップS51では、パックアップ電源の電圧が低下してRAM12に記憶されたデータ(ゲイン補正データを含む)が消えてしまったか否か、あるいは、メモリイニシャライズ操作がされたか否かが判断される。ここで、RAM12のデータが消えてしまったと判断された場合、あるいは、メモリイニシャライズ操作がされたと判断された場合はステップS52に分岐して、フラッシュメモリ11に格納されているゲイン補正データを含む各種初期設定データが電源バックアップされているRAM12にコピーされて記憶されるようになる。そして、ステップS51にてNOと判断された場合、および、ステップS52の処理が終了した場合はステップS53に進み、AD変換装置1の初期化処理が行われる。その際、電源バックアップされているRAM12に記憶されている調整データ(ゲイン補正データ)がDSP16へ送られて設定される。
このnチャンネルのゲイン設定イベント処理は、チャンネル選択スイッチを操作して選択されたチャンネルにおけるゲインを設定する処理であり、チャンネル選択スイッチのいずれかが短時間押された際に起動され、ステップS60にてロータリーエンコーダREからの入力値に基づいて、PDAとHAに設定するアナログゲインGb(例えば、6dBあるいは12dBステップ)と、DSP16に設定するディジタルゲインGs(例えば、1dBステップ)が決定される。次いで、決定されたアナログゲインGbが設定選択されたチャンネルにおけるPDAとHAにステップS61にて設定され、決定されたディジタルゲインGsがDSP16にステップS62にて設定される。これにより、選択されたチャンネルに所望のゲインを設定することができnチャンネルのゲイン設定イベント処理は終了する。
このnチャンネルのトリム設定イベント処理は、チャンネル選択スイッチを操作して選択されたチャンネルにおけるゲイン補正データを調整する処理であり、チャンネル選択スイッチが、例えば2秒以上押し続けられた際にトリム設定イベント処理が起動される。トリム設定イベント処理が起動されると、ステップS70にてロータリーエンコーダREからの入力値が調整データ(ゲイン補正データ)とされ、この調整データ(ゲイン補正データ)が選択されたチャンネルの調整後の調整データ(ゲイン補正データ)として電源バックされたRAM12にステップS71にて書き込まれて更新される。次いで、ステップS72にて調整後の調整データ(ゲイン補正データ)をDSP16に送る。これにより、選択されたチャンネルに適した調整データ(ゲイン補正データ)を設定することができnチャンネルのトリム設定イベント処理は終了する。
このDSPにおけるnチャンネルの信号処理が開始されると、ステップS80にてDSP16に入力されたAD変換されたあるチャンネルのディジタル波形信号に、当該チャンネルにおいて設定されているディジタルゲインGsと調整データ(ゲイン補正データ)に応じた入力ゲインがDSP16において乗算される。次いで、スイッチSW9が操作されていてハイパスフィルタ処理が指示されているチャンネルについては、ステップS81にてハイパスフィルタ処理がディジタル波形信号に施される。次いで、ハイパスフィルタ処理されたディジタル波形信号のレベルが所定の送り出しレベルになるように出力ゲインがステップS82にて乗算されて、波形I/O17を介して外部へ出力されるようになる。このDSPにおけるnチャンネルの信号処理は、各チャンネルからDSP16へ入力されるAD変換されたディジタル波形信号に対して行われる処理であり、所定周期(例えば、サンプリング周期)の割り込みイベントにより全チャンネル分の処理が起動され実行される。
複数ゲインでの自動調整処理では、まず、チャンネル選択スイッチを操作して複数ゲインでの自動調整処理を行うチャンネルを選択する。次いで、ステップS20において、選択されたチャンネルにおけるPADとHAからなるアナログ増幅部に設定される最初のアナログゲインGbが決定され、外部の基準信号発生器から、決定されたゲインに適した基準レベル(そのゲインの結果ADC23に入力するレベルが+2dBとなるようなレベル)の基準アナログ信号を選択されたチャンネルに入力する。そして、ステップS21にて最初のアナログゲインGbにおいて当該チャンネルのADCから出力されるディジタル信号のレベルが所定レベル(例えば、−18dB)となるようにゲイン補正データが決定されるトリム調整処理が行われる。
Claims (3)
- 入力アナログ波形信号に設定されたアナログゲインを乗算するアナログ増幅手段と、
該アナログ増幅手段から出力される入力アナログ波形信号をディジタル信号に変換するアナログ・ディジタル変換手段と、
該アナログ・ディジタル変換手段から出力されるディジタル信号に、前記アナログ増幅手段の誤差を補正するゲイン補正データを乗算してディジタル波形信号を出力する処理手段と、
前記ゲイン補正データが記憶されている不揮発性メモリ手段と、
該不揮発性メモリ手段から送られた前記ゲイン補正データが記憶されると共に、記憶された該ゲイン補正データを前記処理手段に送る電源がバックアップされているメモリ手段と、
該メモリ手段に記憶されている前記ゲイン補正データを調整できると共に、前記ゲイン補正データが調整された際に、前記メモリ手段に記憶されている前記ゲイン補正データを調整後のゲイン補正データで更新すると共に前記処理手段に送る調整手段とを備え、
前記メモリ手段のイニシャライズ指示があった際に、前記メモリ手段に記憶されている前記ゲイン補正データを、前記不揮発性メモリ手段に記憶されている前記ゲイン補正データにより書き換えるようにしたことを特徴とするアナログ・ディジタル変換装置。 - 入力アナログ波形信号に設定されたアナログゲインを乗算するアナログ増幅手段と、
該アナログ増幅手段から出力される入力アナログ波形信号をディジタル信号に変換するアナログ・ディジタル変換手段と、
該アナログ・ディジタル変換手段から出力されるディジタル信号に、前記アナログ増幅手段の誤差を補正するゲイン補正データを乗算してディジタル波形信号を出力する処理手段と、
前記ゲイン補正データが記憶されている不揮発性メモリ手段と、
前記ゲイン補正データの自動調整を指示する指示手段と、
該指示手段により前記自動調整が指示された際に、基準レベルのアナログ波形信号を所定のアナログゲインが設定されている前記アナログ増幅手段に入力し、前記アナログ増幅手段から出力されたアナログ波形信号を前記アナログ・ディジタル変換手段により変換したディジタル信号のレベルが調整範囲内であるか否かを確認し、調整範囲内であることを条件に該ディジタル信号のレベルが前記入力アナログ波形信号のレベルに対応するように前記ゲイン補正データを決定し、決定された該ゲイン補正データを前記不揮発性メモリへ書き込むようにしたことを特徴とするアナログ・ディジタル変換装置。 - 前記アナログ増幅手段では所定ステップの整数倍のステップ毎のアナログゲインが設定可能とされ、前記処理手段では前記所定ステップ毎のディジタルゲインが設定可能とされており、設定されるゲインが前記アナログゲインと前記ディジタルゲインとに振り分けて設定されるようにしたことを特徴とする請求項1または2記載のアナログ・ディジタル変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004047594A JP3915791B2 (ja) | 2004-02-24 | 2004-02-24 | アナログ・ディジタル変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004047594A JP3915791B2 (ja) | 2004-02-24 | 2004-02-24 | アナログ・ディジタル変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005244294A true JP2005244294A (ja) | 2005-09-08 |
JP3915791B2 JP3915791B2 (ja) | 2007-05-16 |
Family
ID=35025611
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004047594A Expired - Fee Related JP3915791B2 (ja) | 2004-02-24 | 2004-02-24 | アナログ・ディジタル変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3915791B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008096698A (ja) * | 2006-10-12 | 2008-04-24 | Korg Inc | 楽器用調律器 |
JP2010288091A (ja) * | 2009-06-11 | 2010-12-24 | Nec Toshiba Space Systems Ltd | パイプライン型アナログ・ディジタル変換器およびその補正方法 |
JP2012506197A (ja) * | 2008-10-17 | 2012-03-08 | サムスン エレクトロニクス カンパニー リミテッド | 移動通信システムの利得制御装置及び方法 |
JP5159951B2 (ja) * | 2009-05-29 | 2013-03-13 | 三菱電機株式会社 | アナログユニット |
US9729161B2 (en) | 2012-05-11 | 2017-08-08 | Mitsubishi Electric Corporation | Analog converter and programmable logic controller system |
-
2004
- 2004-02-24 JP JP2004047594A patent/JP3915791B2/ja not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008096698A (ja) * | 2006-10-12 | 2008-04-24 | Korg Inc | 楽器用調律器 |
JP2012506197A (ja) * | 2008-10-17 | 2012-03-08 | サムスン エレクトロニクス カンパニー リミテッド | 移動通信システムの利得制御装置及び方法 |
US8811549B2 (en) | 2008-10-17 | 2014-08-19 | Samsung Electronics Co., Ltd. | Apparatus and method for automatically controlling gain in portable communication system |
JP5159951B2 (ja) * | 2009-05-29 | 2013-03-13 | 三菱電機株式会社 | アナログユニット |
US8547256B2 (en) | 2009-05-29 | 2013-10-01 | Mitsubishi Electric Corporation | Analog unit |
JP2010288091A (ja) * | 2009-06-11 | 2010-12-24 | Nec Toshiba Space Systems Ltd | パイプライン型アナログ・ディジタル変換器およびその補正方法 |
US9729161B2 (en) | 2012-05-11 | 2017-08-08 | Mitsubishi Electric Corporation | Analog converter and programmable logic controller system |
Also Published As
Publication number | Publication date |
---|---|
JP3915791B2 (ja) | 2007-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3773049B2 (ja) | つまみの位置に応じてデシベルリニアな減衰率データを生成する楽音の減衰率制御装置 | |
US8923533B2 (en) | Control data generation device and method | |
US7882743B2 (en) | Method and system for noise dosimeter | |
JPH0224043B2 (ja) | ||
EP2824834B1 (en) | Audio signal processing system | |
JP3915791B2 (ja) | アナログ・ディジタル変換装置 | |
US4748598A (en) | Method to calibrate acoustic instruments, and calibration system | |
US20180266856A1 (en) | Interface devices for use with measurement probes with enhanced functionality | |
JPH0627831B2 (ja) | シンチレ−シヨンカメラ | |
CN112098702B (zh) | 一种数字示波器和用于数字示波器的垂直档位校正方法 | |
US6931341B2 (en) | Automatic adjusting method for measuring equipment and apparatus using the same | |
JP2009284016A (ja) | 回路装置の出力値自動調整回路 | |
JP2001174489A (ja) | デジタル電圧計 | |
JP4433417B2 (ja) | 自動設定機能を有するグラフィックイコライザ | |
JPS58136134A (ja) | デイジタル・アナログ変換装置 | |
JP4123966B2 (ja) | パラメータ表示装置 | |
JPH04323568A (ja) | アナログ計測回路 | |
CN108055038B (zh) | 一种变频器及其校正方法、模拟量校正方法、系统 | |
US20110109542A1 (en) | Image display device and method of controlling the same | |
US8705772B2 (en) | Method for adjusting the maximum output power of a valve power amplifier stage for an audio amplifier, and corresponding valve power amplifier stage | |
JP5633140B2 (ja) | 音響パラメータの制御装置 | |
JP4768252B2 (ja) | 光増幅器および光出力調整方法 | |
JPH07146756A (ja) | アナログ−デジタル変換器およびそのオートチューン装置 | |
JP2000188547A (ja) | A/d変換ユニット | |
JPH07298097A (ja) | 撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060801 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060808 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061010 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070116 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070129 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120216 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130216 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140216 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |